TWI447998B - 具有耦合區段之分割器／組合器 - Google Patents

Description

具有耦合區段之分割器/組合器

本發明關於分割器/組合器，尤指感應式耦合及感應式未耦合區段結合所構成的這類分割器/組合器。

分割器係將一個信號分割成複數個信號的電路。一N路分割器將一個信號分割成N個信號。反之，一組合器將複數個信號組合成單一信號。同一電路可以是一分割器或一組合器，依電流流動方向而定，也就是說，一單埠不是一輸入埠就是一輸出埠。如同在此所使用的，所使用的用語”分割器”也代表著”組合器”。

在美國專利第3,091,743中，Wilkinson揭示一種功率分割器，其中，複數個分支線路中，每一條線路的一末端係連接至一共同節點或埠，且每一條線路的另一末端係透過一互連電阻器來連接至一第二節點。在二條分支線路的簡單例子中，該二互連電阻器構成一絕緣互連電阻器，其連接該些線路的二分支末端。在1968年2月第MTT－16卷第2冊之微波理論與技術相關之IEEE會刊 內之一種寬頻三埠之橫向電性與磁性模式混合電路類型(“A Class of Broadband Three－Port TEM－Mode Hybrids”)的文章中，Cohn將Wilkinson的單一區段擴大成由各線路長度及互連電阻器對所構成之多個串聯區段。增加的區段數量造成改善之電壓駐波比(VSWR)、絕緣性及頻寬。

當一隔開的傳導線路對的間隔小到足以使流動於一者的能量可電磁及/或靜電感應另一者時，該傳導線路對係感應式耦合。在該些線路間流動的能量大小係與該些導體所在之介電及磁性媒體及該些線路間之空隔有關。即使環繞該些線路的電磁場理論上係無限的，線路通常根據相對耦合量而被稱之為緊密地或密封地耦合、鬆鬆地耦合或未耦合。耦合量可由一耦合係數定義。然而，如同一實際測量所示，當將一可偵測信號自一線路耦合至另一線路時，二線路可被視為感應式耦合。耦合臨界值可適用於區分耦合與未耦合線路。在多數應用中，其間具有小於20分貝感應耦合的二線路可被視為未耦合線路。在某些應用中，具有小於100分貝的線路被視為未耦合線路。

耦合器係被組構來利用感應式耦合線路之裝置，可具有四個埠，二感應式耦合線路中的每一個末端有一個埠。一主線路具有一直接或間接連接至一輸入埠的輸入。另一末端被連接至該直接埠。其它或輔助線路延伸於一耦合埠及一隔離埠之間。該些埠中其中之一或更多可被終止以構成一具有少於四個埠的耦合器裝置。某些耦合器被描述成具有二輸入埠、一具有該些輸入埠所接收信號總和之信號之總和埠、及一具有該些輸入埠所接收信號差值之信號之差值埠。一耦合器可反向操作，此例中的隔離埠變成輸入埠且該輸入埠變成隔離埠。相對地，該耦合埠及直接埠則被顛倒指定。

方向性耦合器係可同時在所有埠進行阻抗匹配之四埠網路。功率可自一或另一輸入埠流至該輸出埠對，而且，若該些輸出埠被適當地終止，則該輸入對的各埠被隔離。一混合耦合器一般被假設為均分它在二輸出埠間的輸出功率，然而，更一般性用語的一方向性耦合器可具有不相等的輸出。通常，該耦合器對該耦合輸出具有非常弱的耦合，其將由該輸入至該主輸出之插入損失降至最低。一方向性耦合器品質的測量係它的指向性，即所要耦合輸出對隔離埠輸出的比值。

耦合相鄰的平行傳輸線路為電性與磁相兩者的耦合。上述耦合天性上係正比於頻率，而且，若該磁性及電性耦合相等，則該指向性高。較長耦合區域增加線路間的耦合，直到所增加耦合的向量總和不再增加為止，且上述耦合會隨一正弦形式的電性長度的增加而減少。在許多應用中，會想要在一寬頻上具有一固定耦合。對稱性耦合器天性上在該些耦合輸出埠之間展現出一90度相位差值，然而，非對稱性耦合器具有接近零度或180度的相位差。

一種分割器可包含一主幹或第一埠以及以直接或間接方式連接或耦合至該第一埠的二或更多分支埠。如所述，一種分割器可包含多個區段。在某些範例中，一種分割器可包含至少一種感應式未耦合區段及一種感應式耦合區段。一種未耦合區段之特徵可以是實質感應式未耦合的複數個相關傳輸線路。另一方面，一種耦合區段可包含實質感應式耦合的複數個相關傳輸線路。

一耦合或未耦合區段可包含一連接於該相關的第一及第二傳輸線路末端間之電阻器。在某些範例中，一或更多未耦合區段係串接至該第一埠，而一或更多耦合區段係串接於該些未耦合區段及該第二及第三埠之間。

同時，在某些範例中，一分割器可包含將一第一埠耦合至第二及第三埠的複數個分割器區段。每一個分割器區段可包含第一及第二相關傳輸線路，每一個傳輸線路具有第一及第二末端。該些分割器區段可包含至少一個耦合區段及至少一個未耦合區段。上述複數個分割器區段中的第一傳輸線路可與直接連接至該第一埠之該些第一傳輸線路中其中之一之第一末端以及直接連接至該第二埠之該些第一傳輸線路中另一者之第二末端串接。上述分割器區段中的第二傳輸線路也可被串接於直接連接至該第三埠的串接電路的一末端。該些分割器區段中至少其中之一又可包含連接於這個分割器區段的第一及第二傳輸線路的第二末端之間的一電阻器。每一個未耦合區段的第一及第二相關傳輸線路可以是實質互相感應式未耦合，且每一個耦合區段的第一及第二傳輸線路可以是實質互相感應式耦合。

本文係為例示性的，並關於可包含一或更多發明的示範性裝置及/或方法。所附申請專利範圍定義包含於所揭示範例中其中之一或更多特定之特定發明。以本申請案為基礎的其它申請案中的申請專利範圍可主張其它發明。沒有單一特徵或構件或其結合對於現在或之後主張的申請專利範圍的所有可能組合是不可缺的。所有發明不一定被包含於每個範例中。可對所揭示實施例執行許多改變。這類改變可指向各種不同組合或指向各種相同組合，且在範圍上也可以是不同、更寬廣、更窄或一樣。

在”一”或”一第一”構件或其等效者被敘述的地方，這類用法包含一或更多這類構件，既不需要也不排除二或更多這類構件。進一步，用於辨識構件的一般指示用語，例如第一、第二或第三，被使用以區分該些構件，並不代表這類構件的需求量或限定量，且除非另有指示，也不代表這類構件的特定位置或順序。

如本文件所使用，當將一可偵測信號自一線路感應式耦合至另一線路時，二線路可被視為感應式耦合。可針對一特定應用來選擇耦合量。既然依據一信號或各信號被施用至該埠上，同一電路可被使用於任一應用中，該分割器一詞也意謂組合器。進一步地，當電路構件之間沒有插入構件時，該些電路構件可被視為直接連接。相對地，當電路構件之間具有插入構件時，該些電路構件可被視為耦合在一起或間接連接。

一分割器可包含第一、第二及第三埠以及將一第一埠耦合至第二及第三埠的複數個分割器區段，每一個分割器區段包含至少一個耦合區段及至少一個未耦合區段，每一個分割器區段包含相關的第一及第二傳輸線路，每一個傳輸線路具有第一及第二末端，該複數個分割器區段的第一傳輸線路係與該些第一傳輸線路中直接連接至該第一埠的其中之一的第一末端以及該些第一傳輸線路中直接連接至該第二埠的另一者的第二末端串接，該些分割器區段中的第二傳輸線路被串接於與另一第一傳輸線路相關並具有一直接連接至該第三埠的第二末端的第二傳輸線路，該些分割器區段中至少其中之一又包含連接於這個分割器區段的第一及第二傳輸線路的第二末端之間的一第一電阻器，每一個未耦合區段的第一及第二相關傳輸線路係實質互相感應式未耦合，且每一個耦合區段的第一及第二傳輸線路係實質互相感應式耦合。

先參考第圖1－5，如此之分割器大體上以編號10示之。分割器10可包含一單主幹或第一埠12以及例如一第二埠16及一第三埠18之二或更多分支埠14。第一埠12可由複數個分割器區段20耦合至分支埠14。分割器區段20可包含一分支區段22及例如一同軸區段26之一或更多同軸區段24。

該些分割器區段20每一個可包含相關第一及第二傳輸線路。該些線路可被感應式耦合或未耦合，也可在該些相關線路之間包含一互連電阻器。其內的該些相關傳輸線路係實質互相感應式未耦合的分割器區段被稱為未耦合區段或簡稱未耦合區段。同樣地，其內的該些相關傳輸線路係實質互相感應式耦合的分割器區段被稱為耦合區段或簡稱耦合區段。各種範例中的傳輸線路的電性長度L典型地係90度或一設計頻率的四分之一波長(λ/4)，然而各特定應用中的長度可以不同。每一個傳輸線路也具有一阻抗，且在耦合傳輸線路例子中，該些線路具有一偶數模式阻抗及一奇數模式阻抗。

第圖2－5說明分割器區段20範例，尤指一分支區段22及一或更多同軸區段24。圖2說明一具有實質感應式未耦合與相關第一及第二傳輸線路32、34的未耦合分支區段30。這些傳輸線路每一個具有各自的第一及第二末端32a、32b及34a和34b。該些傳輸線路的第一末端32a、34a可由連接點36連接至一單導體38。導體38接著被連接或形成該分割器的第一埠12。一互連電阻器40可連接於傳輸線路32、34之間。尤其是，該電阻器的第一末端40a可被連接至傳輸線路末端32b，且該電阻器的第二末端40b可被連接至傳輸線路末端34b。這些傳輸線路的第二末端32b、34b同時可被連接至一相鄰同軸區段中相對應的線路。

圖3說明一具有實質感應式耦合與相關第一及第二傳輸線路52、54的耦合分支區段50。這些傳輸線路具有各自的第一及第二末端52a、52b及54a和54b。傳輸線路52和54各自的第一末端52a、54a可由連接點56連接至一單導體57。導體57接著可被連接至該分割器的第一埠12，或者該傳輸線路末端可作為該第一埠使用。這些傳輸線路的第二末端52b、54b可被連接至一相鄰同軸區段中相對應的線路。選擇性地，一互連電阻器58可連接於傳輸線路52、54之間。尤其是，電阻器58的第一末端58a可被連接至傳輸線路末端52b，且該互連電阻器的第二末端58b可被連接至傳輸線路末端54b。

圖4說明一具有實質感應式未耦合與相關第一及第二傳輸線路62、64的未耦合同軸區段60。這些傳輸線路具有各自的第一及第二末端62a、62b及64a和64b。這些傳輸線路的第一末端62a、64a可被連接至一相鄰分支或同軸區段中相對應的線路。這些傳輸線路的第二末端62b、64b可被連接至一相鄰同軸區段中相對應的線路或就像圖1中的區段26般地連接至該第二及第三埠。一互連電阻器66可連接於傳輸線路62、64各自的末端之間。尤其是，該電阻器的第一末端66a可被連接至傳輸線路末端62b，且該電阻器的第二末端66b可被連接至傳輸線路末端64b。

圖5說明一具有實質感應式耦合與相關第一及第二傳輸線路72、74的耦合同軸區段70。這些傳輸線路具有各自的第一及第二末端72a、72b及74a和74b。這些傳輸線路的第一末端72a、74a可被連接至一相鄰分支或同軸區段中相對應的線路。這些傳輸線路的第二末端72b、74b可被連接至一相鄰同軸區段中相對應的線路或就像圖1中的區段26般地連接至該第二及第三埠。選擇性地，一互連電阻器76可連接於傳輸線路72、74各自的末端之間。尤其是，電阻器76的第一末端76a可被連接至傳輸線路末端72b，且該電阻器的第二末端76b可被連接至傳輸線路末端74b。

圖6係包含一未耦合分支區段82及包含末端耦合同軸區段86之一或更多同軸區段84之示範性多區段分割器80的整體圖。分割器80係分割器10的一特例。分支區段30係與圖2所述區段30相同，具有實質感應式未耦合與相關第一及第二傳輸線路32、34。這些傳輸線路每一個具有各自的第一及第二末端32a、32b及34a和34b。該些傳輸線路的第一末端32a、34a可由交叉點或連接點36連接至一單一導體38。導體38接著被連接或形成該分割器的第一埠12。一互連電阻器40係連接於傳輸線路32、34之間。尤其是，該電阻器的第一末端40a係連接至傳輸線路末端32b，且該電阻器的第二末端40b係連接至傳輸線路末端34b。這些傳輸線路的第二末端32b、34b係連接至一例如末端區段86之相鄰同軸區段中相對應的線路。

在本範例中，末端區段86係一如圖5所示的耦合同軸區段70。據此，區段86包含實質感應式耦合與相關第一及第二傳輸線路72、74。這些傳輸線路具有各自的第一及第二末端72a、72b及74a和74b。這些傳輸線路的第一末端72a、74a係連接至一相鄰分支或同軸區段中相對應的線路。這些傳輸線路的第二末端72b、74b係連接至該第二及第三埠16、18。沒有互連電阻器被連接於傳輸線路72、74之間。

進一步，一或更多同軸區段84可被連接於分支區段82及末段同軸區段86之間。例如，其可以是複數個未耦合區段60或複數個耦合區段70或上述兩者。在一範例中，接著，其可以是與分支區段82串接之複數個未耦合區段60。其也可以是串接於末段區段86及該未耦合區段60之間的複數個耦合區段70。該些未耦合區段每一個可具有一互連電阻器66，然而沒有耦合區段可具有一互連電阻器76。

圖7係具有一未耦合分支區段92及三耦合同軸區段94、96、98以連接一第一埠12至分支埠16和18之四區段分割器90之圖形。分割器90係分割器10及分割器80之特例。分支區段92對應至圖2所示之分支區段30，並包含實質感應式未耦合與相關第一及第二傳輸線路100、102。這些傳輸線路每一個具有各自的第一及第二末端100a、100b及102a、102b。該些傳輸線路的第一末端100a、102a係由交叉點或連接點104連接至一單導體106。導體106接著被連接或形成該分割器的第一埠12。一互連電阻器108係連接於傳輸線路100、102之間。尤其是，該電阻器的第一末端108a係連接至傳輸線路末端100b，且該電阻器的第二末端108b係連接至傳輸線路末端102b。這些傳輸線路的第二末端100b、102b係連接至相鄰同軸區段94中相對應的線路。

同軸區段94、96、98係圖1所示同軸區段24及圖5所示同軸區段70的範例。區段94、96、98中每一個包含實質耦合及相關傳輸線路，而且沒有互連電阻器。特別地，區段94包含實質感應式耦合與相關第一及第二傳輸線路110、112。這些傳輸線路具有各自的第一及第二末端110a、110b及112a、112b。該些傳輸線路的第一末端110a、112a係連接至各自的傳輸線路末端100b、102b及相鄰分支區段92的電阻器末端108a、108b。

區段96包含實質感應式耦合與相關第一及第二傳輸線路114、116。這些傳輸線路具有各自的第一及第二末端114a、114b及116a和116b。該些傳輸線路的第一末端114a、116a係連接至相鄰分支區段94中各自的傳輸線路末端110b、112b。

末段區段98包含實質感應式耦合與相關第一及第二傳輸線路118、120。這些傳輸線路具有各自的第一及第二末端118a、118b及120a、120b。該些傳輸線路的第一末端118a、120a係連接至相鄰分支區段96中各自的傳輸線路末端114b、116b。該些傳輸線路的傳輸線路末端118b、120b係連接至分支埠16、18。

第一傳輸線路100、110、114、118係串接於第一埠12及分支埠16之間。類似地，第二傳輸線路102、112、116、120係串接於第一埠12及分支埠18之間。即使分割器90內具有多個分割器區段20，也只有一個隔離電阻器位在未耦合分支區段92傳輸線路的分支末端。其餘的耦合區段94、96、98被組構成具有奇模式及耦模式阻抗，用以在相關的第一及第二傳輸線路之間提供適當的阻抗。

下列係針對埠12、16及18上50歐姆阻抗及0.5千兆赫(GHz)設計頻率而言的分割器90元件設計值。

傳輸線路100和102中的每一個： 阻抗：87.16歐姆電性長度：87.41度電阻器108 ：52.6歐姆

可看見該些耦合區段的奇模式阻抗值自該未耦合區段至該第二及第三埠漸漸地增加。又，該些耦合區段的偶模式阻抗值自該未耦合區段至該第二及第三埠漸漸地減少。該電阻器及該些傳輸線路被組構以通過一大於5：1的頻寬對在該第一埠上所施加之一給予輸入信號而在該第二及第三埠上提供輸出信號。該電阻器及該些傳輸線路被組構以具有一超過100兆赫的通帶。此外，對一在該輸入埠上的1.0標稱阻抗而言，該第一電阻器具有一小於1.2(52.6歐姆除以50歐姆等於1.05)的標稱阻抗。

圖8係說明分割器90的模擬執行效率。埠12、16及18分別被辨識為1、2及3。可看見通過一具有0.15千兆赫至0.85千兆赫頻率範圍通帶的增益(S₂₁ )係約－3分貝。通過此1：5.7頻寬的大部分在埠12(S₁₁ )處的反射係數或反射損失及在埠16及18之間的隔離性(S₃₂ )係小於－20分貝。

分割器90可被視為一崩潰型科恩(Cohn)分割器。也就是說，該第一或分支區段係類似於一個三埠魏金森(Wilkinson)分割器。該三同軸區段係耦合具有互連電阻器之未耦合區段以外的區段，如同科恩所揭示的。藉由耦合該些耦合區段94、96、98中每一個的相關傳輸線路，該些電阻器在傳輸線路末端100b、102b處的位置實際上可被移動而成為平行。實際上，電阻器108係貢獻至該三耦合區段之平行電阻的總和。產生於該單一互連電阻器之相當低的值令它實際可行，尤其是在對熱效率及高頻效率之間要有所取捨的高功率應用中。

該方法可被施用至大於二分支埠的分割器。例如，一第二分支區段可被施用至一第一分支區段的二分支線路，而一或更多耦合區段接著可被連接至該些第二分支區段中的每一個，類似於分割器90。在一具有一單N路分支區段的N路分割器中，該些同軸區段則提供每一個區段中該相關及耦合N傳輸線路之間的耦合。

以圖9所示之二區段四路分割器130之簡化立體圖來說明之。該圖形係分割器130之導體及電阻器之部分片段的側面圖。本分割器包含一第一或主埠132及四分支埠134、136、138、140。主埠132係一末端導體142的一部分，其係連接至四分支導體144、146、148、150。這些分支導體終止於分支末端144a、146a、148a、150a，其末端可被視為各自的分支埠134、136、138、140。該些導體係由一合適介電材料所支撐，該介電材料的全部或一部分可以是空氣。

類似於分割器10，分割器130包含複數個分割器區段152，內含一第一分支區段154及一第二同軸區段156。第一區段154與圖2所述之分支區段30相對應，而同軸區段156與圖5所述之同軸區段70相對應。區段154包含由各導體144、146、148、150所形成之相關且實質互相未耦合之傳輸線路158、160、162、164。如所示，第一、第二、第三及第四互連電阻器166、168、170、172每一個連接一傳輸線路中各自的末端至一共同節點174。

區段156包含由各導體176、178、180、182所形成之相關且實質互相未耦合之傳輸線路158、160、162、164。在區段156中，在該介電媒體分隔的基礎上，導體144、146、148、150被相當緊密地置放在一起，以在它們之間提供感應性耦合。除非是額外的阻抗被增加至該些導體之間及該些導體及地面之間，否則這些導體的電性長度可約為90度或是一設計波長的四分之一。

接著可看見一分割器可包含一主埠及N分支埠以及一分支區段及至少一耦合同軸區段，其中，N係為一大於1的整數。該分支區段可包含具有第一及第二末端之N第一電阻器，該些第一電阻器之第一末端被傳導性連接在一起，而N分支傳輸線路每一個具有傳導性連接至該主埠的第一末端以及傳導性連接至該些第一電阻器中各自所對應第二末端之一第二末端。該些分支傳輸線路可以是實質互相感應式未耦合。每一個第一耦合區段可包含N相關且實質互相耦合之傳輸線路，每一個耦合傳輸線路具有傳導性耦合至該些第一電阻器中各自所對應第一末端之一第一末端以及傳導性耦合至該些分支埠中各自所對應之一第二末端。

一些同軸區段可被串接或並聯以耦合該主埠及該些分支埠之間的一信號或各信號。分割器130係在每一個區段中具有一同軸區段及四傳輸線路之範例。其它範例可具有更多或更少的傳輸線路及更多的同軸區段。據此，如所述，在多埠分割器範例被特別地顯示及說明時，許多變化例可在此被產生。

產業上應用性

本揭示所述之方法及裝置係可應用至使用高頻信號之工業及系統，例如，使用於包含音訊、視訊及資料通訊之電信應用以及廣播系統中。微波功率分割器可使用於各類設備及系統應用中，例如，將信號饋入至多個天線。功率分割器也可被使用以利用將欲結合之信號施加至那些通常被視為該分割器之輸出者來結合微波信號。以本方式結合信號可提供來自例如放大器之複數個半導體信號元件之高輸出功率。

10、80、90、130．．．分割器

12．．．第一埠

14、134、136、138、140．．．分支埠

16．．．第二埠

18．．．第三埠

20、152．．．分割器區段

22、30、50、82、92、154．．．分支區段

24、26、60、70、84、86、94、96、98、156．．．同軸區段

32、34、52、54、62、64、72、74、100、102、110、112、114、116、118、120、158、160、162、164、176、178、180、182．．．傳輸線路

32a、32b、34a、34b、40a、40b、52a、52b、54a、54b、58a、58b、62a、62b、64a、64b、66a、66b、72a、72b、74a、74b、76a、76b、100a、100b、1o2a、102b、108a、108b、110a、110b、112a、112b、114a、114b、116a、116b、118a、118b、120a、120b．．．末端

36、56、104．．．連接點

38、57、106、142、144、146、148、150．．．導體

40、58、66、76、108、166、168、170、172．．．互連電阻器

132．．．主埠

144a、146a、148a、150a．．．分支末端

174．．．共同節點

為了使本發明可被完全了解並易於實行，現在要舉用非限定性範例而只是本發明較佳實施例來說明，該說明係參考所附之說明圖來進行。

圖1係至少一種包含一分支區段及一同軸區段的二區段分割器的一般方塊圖。

圖2係可使用於圖1分割器的未耦合分支區段的範例圖。

圖3係可使用於圖1分割器的耦合分支區段的範例圖。

圖4係可使用於圖1分割器的未耦合同軸區段的範例圖。

圖5係可使用於圖1分割器的耦合同軸區段的範例圖。

圖6係包含一未耦合分支區段及包含至少一個耦合區段之一或更多同軸區段的一多區段分割器的圖形。

圖7係一種包含一分支區段及三耦合同軸區段的四區段分割器的圖形。

圖8係說明圖7分割器一實施例的模擬執行效率的圖形。

圖9係一示範性二區段、四導體分割器中各導體的簡化側視圖。

10．．．分割器

12．．．第一埠

14．．．分支埠

16．．．第二埠

18．．．第三埠

20．．．分割器區段

22．．．分支區段

24、26．．．同軸區段

Claims (12)

1. 一種分割器，包括：第一埠、第二埠及第三埠；以及複數個分割器區段，其係將該第一埠耦合至該第二埠及該第三埠，該複數個分割器區段包含至少第一耦合分割器區段及至少第一未耦合分割器區段，該複數個分割器區段的每一個分割器區段包含相關的第一傳輸線路及第二傳輸線路，該第一傳輸線路及該第二傳輸線路皆具有第一末端及第二末端，該複數個分割器區段之第一傳輸線路係傳導性串聯連接著，而該第一未耦合分割器區段的第一傳輸線路的第一末端係直接連接至該第一埠，且該第一耦合分割器區段的第一傳輸線路的第二末端係直接連接至該第二埠，並且該複數個分割器區段之第二傳輸線路係傳導性串聯連接著，而該第一耦合分割器區段的第二傳輸線路的第二末端係直接連接至該第三埠，每一個未耦合分割器區段，包含該第一個未耦合分割器區段，係進一步包含連接於該相關的未耦合分割器區段之第一傳輸線路及第二傳輸線路之第二末端之間的至少一相應的第一電阻器，在每一個耦合分割器區段的第一傳輸線路及第二傳輸線路之第二末端之間係沒有電阻器，以及每一個未耦合分割器區段之相關第一傳輸線路及第二傳輸線路，包括該第一未耦合分割器區段，係實質互相感應式未耦合，且每一個耦合分割器區段之相關第一傳輸線 路及第二傳輸線路，包括該第一耦合分割器區段，係實質互相感應式耦合。
2. 如申請專利範圍第1項之分割器，其中複數個分割器區段係未耦合分割器區段。
3. 如申請專利範圍第1項之分割器，其中複數個分割器區段係耦合分割器區段。
4. 如申請專利範圍第3項之分割器，其中該第一未耦合分割器區段之第二傳輸線路之第一末端係直接連接至該第一埠。
5. 如申請專利範圍第1項之分割器，其中該第一未耦合分割器區段係唯一的未耦合分割器區段。
6. 如申請專利範圍第1項之分割器，其中該第一電阻器及該第一傳輸線路和該第二傳輸線路具有相應的阻抗，且該些阻抗被組構以針對在該第一埠上所給予之具有一給予頻率輸入之輸入信號而在該第二埠及該第三埠上提供實際上相等的輸出信號。
7. 如申請專利範圍第6項之分割器，其中該複數個分割器區段係包括複數個耦合分割器區段，其包括該第一耦合分割器區段，該複數個耦合分割器區段係在該第一未耦合分割器區段和該第二埠及該第三埠之間以串接(cascade)方式耦合，該複數個耦合分割器區段中每一個具有一奇模式阻抗，以及該複數個耦合分割器區段之奇模式阻抗值自該第一未耦合分割器區段至該第二埠及該第三埠漸漸地增加。
8. 如申請專利範圍第7項之分割器，其中該複數個耦合分割器區段每一個也具有一偶模式阻抗，以及該複數個耦合分割器區段之偶模式阻抗值自該第一未耦合分割器區段至該第二埠及該第三埠漸漸地減少。
9. 如申請專利範圍第7項之分割器，其中至少該第一電阻器及該些傳輸線路被組構以通過一大於5：1頻寬對在該第一埠上所施加之一給予輸入信號而在該第二埠及該第三埠上提供3分貝輸出信號。
10. 如申請專利範圍第9項之分割器，其中至少該第一電阻器及該些傳輸線路被組構以具有一超過100兆赫的通帶。
11. 如申請專利範圍第6項之分割器，其中對該輸入埠上之一1.0的阻抗而言，該第一電阻器具有一小於1.2的標稱阻抗。
12. 一種分割器，包括：一主埠；N個分支埠，其中N係一大於1的整數；一分支分割器區段，包含：具有第一末端及第二末端之N個第一電阻器，該些第一電阻器之第一末端係傳導性連接在一起；以及N個分支傳輸線路，其具有相應的第一末端和第二末端，該些分支傳輸線路的第一末端係集體直接地連接至該主埠，而該些分支傳輸線路的每一者之第二末端係傳導性連接至該些第一電阻器中所相應的第二末端，該些分支傳 輸線路係實質互相感應式未耦合；以及至少一第一耦合分割器區段，包含N個相關且互相感應式耦合之傳輸線路，在該主埠和該些分支埠的相應分支埠之間，該N個互相感應式耦合之傳輸線路的每一個係以串聯方式延伸於該N個分支傳輸線路的相應分支傳輸線路，且具有之一第一末端係傳導性耦合至該些第一電阻器中相應的第一末端，以及其所具有之一第二末端係傳導性耦合至該些分支埠的相應分支埠。