TWI429317B - Light emitting diode lighting drive - Google Patents

Description

發光二極體照明驅動裝置

本發明係關於一種發光二極體照明驅動裝置，尤指一種可提高LED亮度之發光二極體照明驅動裝置。

按，在過去幾年來，相控整流器的應用非常廣泛，如直流馬達驅動器、照明控制、電池充電器、直流電源供應器以及交流馬達驅動之前置調整器等。除此，也廣泛地應用在高功率和大電流之工業程序控制中，如電解、電焊、直流電動機控制、發光二極體(Light Emitting Diode,簡稱LED)照明系統等，以上應用中主要需求是能在額定範圍內產生可控直流電流源。其中，LED產業被認為最有潛力的產業之一，主要原因是LED體積小、省電、效率高、反應時間快、壽命較其他光源長、不含對環境有害的汞等優點，故深受矚目。目前在許多應用上更需採用到高功率LED(High Power LED)方能適用，如汽車頭燈、液晶顯示器背光源與照明燈具等產業都有此需求。而高功率LED需要高驅動能力，一般習知係採用電源轉換電路及驅動電路結合而成的驅動IC來達成驅動高功率LED之作用。

目前在商業市場上已有某些高功率LED驅動積體電路(Integrated Circuit,簡稱IC)可取得，例如HV9910、PAM2842和ISL78100都是。然而，此等習知驅動IC是以類比和數位混合之雙極性製作技術製作而成，且僅能執行直流/直流(DC/DC)的定電流功能，使用時還須要在前級加上橋式整流器，以將交流市電轉換成固定的直流電壓源使用，因此使用上需要用到兩級的功率轉換器，造成成本所費不貲。因此對LED而言，為能降低系統元件數與提昇工作效率，一個全數位化的定電流控制IC的發展是非常重要的。近年來由於微電子技術的發展，利用數位互補金屬氧化物半導體製程技術(Complementary Metal Oxide Semiconductor,簡稱CMOS)之現場可程式化閘陣列(Field Programmable Gate Array,簡稱FPGA)和複雜化可程式邏輯元件(Complex Programmable Logic Device,簡稱CPLD)紛紛出現，由於其短設計循環、高密度和可編程的優點，已經引起使用者廣泛注意，期能有效解決習知成本所費不貲之缺失。

針對以上需求，本發明人即深入構思研發創新，經長時間努力，遂有本發明產生。

緣是，本發明之主要目的即在提供一種可提高LED亮度之發光二極體照明驅動裝置。

為達成上述目的，本發明係設計一種發光二極體照明驅動裝置，係包含：一電流控制器，至少包括有一相位控制觸發電路；一同步檢測與光耦合隔離電路，與該電流控制器作電性連接，至少包括一同步電路、一光學連接器及一類比/數位轉換器，其中，該同步電路一端與該相位控制觸發電路作電性連接，該相位控制觸發電路另端與光學連接器作電性連接；及一三相相控轉換器電路，至少包括一閘流體橋式整流器、一與該閘流體橋式整流器一端作電性連接之電感式負載、及一與該電感式負載作電性連接之發光二極體；三相相控轉換器電路與同步檢測與光耦合隔離電路作電性連接，該閘流體橋式整流器具有一第一閘流體、第二閘流體、第三閘流體、第四閘流體、第五閘流體及第六閘流體，其中，該第一、第二閘流體一端作電性連接，該第三、第四閘流體一端作電性連接，該第五、第六閘流體一端作電性連接，該第一、第三閘流體另端作電性連接，該第三、第五閘流體另端作電性連接，該第二、第四閘流體另端作電性連接，該第四、第六閘流體另端作電性連接，該第一閘流體與第二閘流體、第三閘流體與第四閘流體、第五閘流體與第六閘流體係分別與一變壓器一端作電性連接，該三相相控觸發電路係與類比/數位轉換器作電性連接；使用上，藉由該閘流體橋式整流器產生一個定電流源，可以VHDL語言設計控制電路實現，並在模擬軟體下進行模擬，此外，電流回授採多重取樣平均值法，以減少電流漣波的影響，最後下載到一實驗板之FPGA邏輯元件實驗，由模擬與實驗結果顯示，此控制模組應用於發光二極體之可行性，實驗測試在40W功率下，發光二極體與傳統白熾燈之亮度比較，由實驗結果顯示發光二極體之亮度明顯較傳統白熾燈之亮度高。

本發明為達成上述目的，所採用之技術手段及可達致之功效，茲舉以下較佳可行實施例配合附圖進行詳細解說說明，俾能完全瞭解。

請參閱第一圖所示，本發明實施例係一驅動裝置1，乃可用於驅動發光二極體照明用之驅動裝置，係包含：一電流控制器10，至少包括有一相位控制觸發電路11，並考量輸出電流會因發光二極體陣列導通時所產生的順向導通壓降產生誤差，可在電流控制器10內之比例積分控制器12一端與一電壓補償器13及反餘弦查值表14作電性連接，以維持定電流輸出，該電流控制器10另端係與一同步串列介面15一端作電性連接，該同步串列介面15另端與一監視處理器16作電性連接，該電流控制器10係以一超高速集成電路硬體描述語言撰寫計設而成(Very-High-Speed Integrated Circuit Hardware Description Language,VHDL，以下簡稱VHDL)；一同步檢測與光耦合隔離電路20，與該電流控制器10作電性連接，該同步檢測與光耦合隔離電路20係至少包括一同步電路21、一光學連接器22及一類比/數位轉換器23，其中，該同步電路21一端與相位控制觸發電路11作電性連接，該相位觸發控制電路11另端與光學連接器22作電性連接；及一三相相控轉換器電路30，與該同步檢測與光耦合隔離電路20作電性連接，該三相相控轉換器電路30係依據三相平衡交流電源所探討出的控制機制，該三相相控轉換器電路30與類比/數位轉換器23作電性連接，該三相相控轉換器電路30至少包括一閘流體橋式整流器31、一與閘流體橋式整流器31一端作電性連接之電感式負載32及一與電感式負載32作電性連接之發光二極體LED，其中，閘流體橋式整流器31至少具有一第一閘流體S₁ 、第二閘流體S₂ 、第三閘流體S₃ 、第四閘流體S₄ 、第五閘流體S₅ 及第六閘流體S₆ ，該第一、第二閘流體S₁ 、S₂ 一端作電性連接，該第三、第四閘流體S₃ 、S₄ 一端作電性連接，該第五、第六閘流體S₅ 、S₆ 一端作電性連接，該第一、第三閘流體S₁ 、S₃ 另端作電性連接，該第三、第五閘流體S₃ 、S₅ 另端作電性連接，該第二、第四閘流體S₂ 、S₄ 另端作電性連接，該第四、第六閘流體S₄ 、S₆ 另端作電性連接，該第一閘流體S₁ 與第二閘流體S₂ 、第三閘流體S₃ 與第四閘流體S₄ 、第五閘流體S₅ 與第六閘流體S₆ 係分別與一變壓器33一端作電性連接，該電感式負載32係至少包括一電阻R_a 及一與電阻R_a 作電性連接之電感L_a ，該三相相控觸發電路30係以VHDL撰寫設計而成；請參閱第二圖所示，其中V_ab 為交流電源輸入信號，經過一零交越電路後產生了同步邏輯信號V_sync ，與延遲觸發命令α送至FPGA內計算，產生六個閘流體觸發信號，使閘流體橋式整流器31導通，交流電源經過整流器轉換成直流電源推動負載； 將負載端電流經由類比轉數位後與定電流命令i_a ^* 相減，再經比例積分控制器12與一個反餘弦計算查值表14修正三相相控觸發延遲命令α，以達到定電流線性控制的目的；閘流體橋式整流器31的作用是將三相市電交流信號轉換為不同的平均直流電壓與直流電流輸出，其輸入信號為三相市電交流電源，分別如下：V_ab =V_m sinωt、V_bc =V_m sin(ωt-2π/3)及Vac=V_m sin(ωt+2π/3)其中，V_m 是輸入端三相交流電源線對線之電壓振幅，ω 為角頻率，假設目前電流連續，在某一瞬間兩個閘流體為導通，當a相與b相間的電壓為最大時，則第一閘流體S₁ 和第六閘流體S₆ 導通，再來較V_ab 為正的線電壓為V_ac ，則第六閘流體S₆ 的觸發信號失效，而第二閘流體S₂ 的觸發信號奏效，由於此時電壓V_ac 大於線電壓V_ab ，電流由第六閘流體S₆ 移至第二閘流體S₂ ，於是第一閘流體S₁ 和第二閘流體S₂ 導通，此電流的延遲取決於電源的電感，在電流的轉移中，第一閘流體S₁ 、第二閘流體S₂ 及第六閘流體S₆ 都導通，負載電壓為線電壓V_ab 和線電壓V_ac 的平均值，此種換向重疊降低負載電壓，在第六閘流體S₆ 的換向期間中負載電流不變，第六閘流體S₆ 中電流減小的速率與第二閘流體S₂ 中電流上升的速率相同，電源電壓在V_ac 較V_ab 為大時使第六閘流體S₆ 為逆向偏壓，而第二閘流體S₂ 為順向偏壓，最後獲得閘流體導通順序為第六間流體S₆ →第一閘流體S₁ →第二閘流體S₂ →第三閘流體S₃ →第四閘流體S₄ →第五閘流體S₅ ，如此反覆 運作，輸出信號V_dc 的平圴值為，因此，改變α值，可得到不同的整流輸出波形與其平均值，由V_dc 的平圴值可知，0≦α≦π /2，則V_dc ≧0；當π /2≦α≦π ，則V_dc ≦0，但因閘流體開關電流為單向流動，故輸出電流恆大於等於零(即ia≧0)，且整流器負載必需為電感性負載，否則，若為電阻性負載，因輸出電流恆大於等於零，則輸出負載電壓不可能為負值；請參閱第三圖及附件一所示，依三相交流信號將開關導通機制區分為六個節區(即I、Ⅱ、Ⅲ、Ⅳ、V及Ⅵ)，第一節區I為當c相和b相間的電壓較其他線電壓間為大時之脈寬，再來較線電壓Vcb為正的線電壓為V_ab ，當線電壓V_ab 大於其他線電壓時之脈寬為第二節區Ⅱ，依此機制最後可獲得六個閘流體開關導通第一節區I、第二節區Ⅱ、第三節區Ⅲ、第四節區Ⅳ、第五節區V及第六節區Ⅵ。而相角延遲命令α與閘流體導通機制之關係如第三圖所示，其中，θ為高度0至2π 之鋸齒波，鋸齒波θ與相角命令α比較可得出六個開關導通節區之信號第一節區I、第二節區Ⅱ、第三節區Ⅲ、第四節區Ⅳ、第五節區V及第六節區Ⅵ(如表一所示)，其中，可發現三相交流信號輸入至閘流體橋式整流器31中所經過之開關也有一固定模式(如附件一所示)，因此，所製作之六個開關導通信號脈寬為2π /3；

請參閱第四、五圖所示，相位控制觸發電路11包含：一同步觸發電路110，與一第一計數器111做電性連接，一端與一反閘112一端做電性連接；一第二計數器120，與第一計數器111一端作電性連接，另端係與反閘112另端做電性連接，第一、第二計數器111、120一端係分別與一除頻器121作電性連接，第一、第二計數器111、120一端係分別與一或閘122一端作電性連接；一第三計數器130，一端與同步觸發電路110一端作電性連接，該第三計數器130另端係與或閘122另端作電性連接；一第一比較器131、第二比較器132、第三比較器133、第四比較器134、第五比較器135及第六比較器136，一端分別與第三計數器130一端作電性連接，第一比較器131、第二比較器132、第三比較器133、第四比較器134、第五比較器135及第六比較器136係相互作電性連接；如第五圖所示，其中，V_ab 為交流電源輸入信號，經過一零交越電路後產生了同步邏輯信號V_sync ，在正半週時V_sync 為1；負半週時V_sync 為0，此V_sync 和相角命令α是相控觸發電路的輸入信號，在V_sync 為1時，第一計數器111開始向上計數，在V_sync 降為0時，第一計數器111清除重置為0，但第二計數器120開始向上計數，再將第一計數器111、第二計數器120時脈相加產生2π週期之第三計數器130；如此反覆運作，使得相角命令α與此2π週期之第三計數器130相比較，分別產生120°的閘流體觸發延遲信號V_G1 、V_G2 、V_G3 、V_G4 、V_G5 及V_G6 ，進而得出閘流體橋式整流器31的輸出電壓信號V_dc ，將此以VHDL語言設計完成，系統時脈頻率40MHz先經過除頻器121除以120，以產生兩個8位元計數器之輸入時脈(即第一計數器111、第二計數器120之clk)，其頻率為333.333KHZ，第一計數器111、第二計數器120交互計數，其輸出信號頻率為60HZ，並與V_sync 信號同步，為避免相位控制觸發電路11與閘流體橋式整流器31因共同接地而導致電路燒毀，故觸發信號必須先經一反相光耦合器隔離(例如：PC817，未示於圖)，而為了配合此反相光耦合器之特性，故在以VHDL語言設計時，先將其反相，將所設計之VHDL語言利用一Max+PlusⅡ程式模擬驗證，其驗證結果如第五圖所示，其中V_sync 為V_ab 之零點偵測訊號、V_CC 為相角延遲命令α、經由數位電路內部計算產生S1~S6之正相、反相觸發信號輸出，其模擬訊號如第六、七圖所示；該反餘弦計算查值表14設計方式是先假設負載電流是連續的，平均輸出電壓為，其中V_m 是輸入端交流電源V_L-L 線對線間之電壓振幅，由輸出電壓V_dc 可知，從相角命令α到平均輸出電壓V_dc 的轉換特性是非線性的，因此，反餘弦計算查值表14的目的，在使比例積分控制器12的輸出命令對閘流體橋式整流器31之輸出為一線性常數增益模型，以便進行線性電流控制器10的設計，其反餘弦函數為：，其中V_cm 控制電壓V_c 的絕對最大值，可得出此閘流體橋式整流器31增益為而在數位電路設計上，則是利用一個10位元反餘弦查值表實現；請參閱第八圖所示，該閘流體橋式整流器31定電流源乃是透過一個電流回授控制器40來實現，而為了設計此電流回授控制器40，閘流體橋式整流器31受控模型可由比例增益K _r 修正為，其中T_r 為觸發延遲時間，對60Hz頻率的電源系統此觸發延遲時間約為1.388ms，並令比例積分控制器12之參數與電感及電阻的關係如下：

可得出閉迴路轉移函數為，控制器參數K_i 與K_p 可由電流響應的規格得出。為了數位控制的實現，採用向矩形近似積分法，該電流控制器10的數位化差分方程式如下：y (k )=y (k -1)+Kp [e (k )-e (k -1)]+KiT ‧e (k )，其中T為取樣時間，e(k)為電流命令與回授之誤差信號，於數位電路的實現上，建立一個控制單元與一個資料路徑內含一個12位元加/減法器、一個具Q格式選擇的12位元乘法器以及一個限制器，依照數位化差分方程式之計算式有效地循序控制資料路徑單元中各運算器的執行運算；請參閱第九、十圖所示，首先以一模擬軟體(例如：Simulink，以下簡稱Simulink)中建立此函數模擬方塊，圖中之LED照明燈具與Ra&La負載串聯，每個照明燈具中之LED為六顆串聯，二串並聯(如第十圖所示)，每顆LED的最大功率可達到1.8W，電壓為3.3V，所以將串聯的LED燈具設定電壓為20V，而電阻為8.5Ω，電感為1.7H，當給予1A~4A的電流步階響應命令，結果如附件二所示，由附件二中可清楚看出由於LED電壓的消耗，造成步階響應的時間延遲，並且略有穩態誤差，所以必須在比例積分電流控制器10之後回補20V的電壓值，並重新建立此一模擬方塊圖(如第十一圖所示)，並給予相同的步階響應命令1A~4A，模擬結果如附件三所示，與附件二之輸出結果比較，可驗證此一方式可改善步階響應的時間及穩態時的誤差；請參閱第十二、十三圖所示，接著利用VHDL所撰寫之具電壓回補電流控制器數位化電路，並利用一模擬軟體(例如：ModelSim，以下簡稱ModelSim)將數位電路與Simulink作共同模擬驗證(如第十三圖所示)，同樣的當給予步階響應命令1A~4A，如附件四所示之模擬結果與附件三之模擬結果相同，進一步驗證本發明的可行性；該閘流體橋式整流器31功率電路所採用的閘流體為SGS-THOMOSOM TYN690(耐壓600V、耐流15A)，當輸入電壓為一三相電源，改變觸發延遲信號VG1~VG6，就可以得到不同的輸出電壓V_dc 及電流i_a ；該類比/數位轉換器23(例如：ADS7844 IC，以下簡稱ADS7844)係一種高性能、寬電壓及低功耗的12-Bit串列模組轉換器，具有8個模擬輸入端，可用軟體編輯為8通道的單端輸入類比/數位轉換器或4通道的差分輸入轉換器，其轉換率高達200KHZ，而線性誤差和差分誤差最大僅為±1LSB ，該ADS7844電源電壓為2.7V~5V之間均能正常工作，最大工作電流為1mA，進入低功耗狀態後的耗電僅3μA ，ADS7844通過6線串列接腳與FPGA元件進行通信；請參閱第十四、十五圖所示，ADS7844具有多種轉換程序，一個轉換週期至少需要24個時脈週期，其中8個用於輸入控制字元碼，16個用於讀取轉換結果，當控制字元碼忙碌(BUSY，以下簡稱BUSY)在時脈上緣觸發時鎖入晶片，轉換結果在BUSY的時脈下緣觸發被逐位移出，所有移入和移出的數據都是高位元在前、低位元在後，而ADS7844是12位元類比/數位轉換器，其轉換結果只有12位元，故在移出12位元結果後，還需送入4個時脈來完成整個轉換過程，這4個多餘的時鐘移出的數據為0，使用時不應作為轉換結果處理，最後在以FPGA撰寫程式控制ADS7844之轉換時序；為了回授電流信號給類比/數位轉換器23(即ADS7844)，係採用一霍爾電流感測元件(例如：LA 55-P)以感測電流信號，霍爾電流感測元件將以實際電流1000：2之比例輸出電流信號，再經過一電阻轉換為電壓信號，最後以二個運算放大器(例如：OP-741)作為電壓信號之比例調整，該驅動裝置之電流回授電路設計為2.5V系統，轉換最大輸出電流為6.68A；該控制模組在Simulink與ModelSim共同模擬環境下，並加以模擬驗證後，將驗證結果下載至一實驗板之FPGA元件上執行(例如：Altera Flex 10k100ARC240-1)，用以控制閘流體橋式整流器31；首先在開迴路測試時，以一類比/數位轉換器23(例如：ADC0804，以下簡稱ADC0804)將0~5V電源轉換為8位元數位值，並作為相角命令α，輸入到FPGA裡運算，其閘流體開關觸發信號實施結果如附件五所示，分別為(a)相角命令，(b)之觸發延遲信號V_G1 ~V_G6 ，在電流閉迴路控制實驗系統裡，回授電流的取樣是以一個12位元類比/數位轉換器(即ADS7844)來實現，負載電流的感測使用霍爾感測器(即LA 55-P)，經由二個運算放大器(即OP-741)設定當回授1A電流，轉換電壓為187.2mV，再經過此12位元類比/數位轉換器的轉換值為306，為了減少電流漣波對電流回授信號的影響，該驅動裝置採用在每個取樣週期(即1/360sec)內擷取8筆電流回授信號，再取其平均值的方法，給予步階響應命令1A~4A，所得實驗波形如附件六所示，其結果顯示該控制模組1對於命令皆有穩定之響應。

是以，本發明藉由驅動裝置1控制閘流體橋式整流器31之閘流體S₁ ~S₆ 以產生一個定電流源，使電流控制器10的輸出命令對閘流體橋式整流器31之輸出為一線性常數增益模型，以便進行線性電流控制器10之設計，本發明可以VHDL語言實現，並在Simulink、ModelSim與PSIM模擬軟體的共同模擬環境下進行模擬分析，此外，電流回授乃採多重取樣平均值法，以減少電流漣波的影響，最後下載到FPGA邏輯元件實驗板實驗，由模擬與實驗結果顯示，此控制模組應用於發光二極體之可行性，實驗測試在40W功率下，發光二極體與傳統白熾燈之亮度比較，由實驗結果顯示發光二極體之亮度明顯較傳統白熾燈之亮度高。

綜上所述，本發明確可達到預期之功效及目的，並且詳細說明能使習於此技藝者得據以實施，然以上所舉之實施例僅用以說明本發明，舉凡所有改變仍不脫離本發明之權利範疇。

1．．．驅動裝置

10．．．電流控制器

11．．．相位控制觸發電路

12．．．比例積分控制器

13．．．電壓補償器

14．．．反餘弦查值表

15．．．同步串列介面

16．．．監視處理器

20．．．同步檢測與光耦合隔離電路

21．．．同步電路

22．．．光學連接器

23．．．類比/數位轉換器

30．．．三相相控轉換器電路

31．．．閘流體橋式整流器

32．．．電感式負載

33．．．變壓器

LED．．．發光二極體

S₁ ．．．第一閘流體

S₂ ．．．第二閘流體

S₃ ．．．第三閘流體

S₄ ．．．第四閘流體

S₅ ．．．第五閘流體

S₆ ．．．第六閘流體

R_a ．．．電阻

L_a ．．．電感

Ⅰ．．．第一節區

Ⅱ．．．第二節區

Ⅲ．．．第三節區

Ⅳ．．．第四節區

Ⅴ．．．第五節區

Ⅵ．．．第六節區

110．．．同步觸發電路

111．．．第一計數器

112．．．反閘

120．．．第二計數器

121．．．除頻器

122．．．或閘

130．．．第三計數器

131．．．第一比較器

132．．．第二比較器

133．．．第三比較器

134．．．第四比較器

135．．．第五比較器

136．．．第六比較器

第一圖所示係本發明實施例之結構示意圖

第二圖所示係本發明實施例三相相控整流器輸入內部控制及輸出波形示意圖

第三圖所示係本發明實施例相角延遲命令與閘流體開關導通機制示意圖

第四圖所示係本發明實施例相控觸發電路方塊圖

第五圖所示係本發明實施例相控觸發方塊圖

第六圖所示係本發明實施例相控觸發訊號相角命令波形圖(一)

第七圖所示係本發明實施例相控觸發訊號相角命令波形圖(二)

第八圖所示係本發明實施例數位式具Q格式餘數回補比例積分電流控制器方塊圖

第九圖所示係本發明實施例發光二極體照明模擬方塊圖

第十圖所示係本發明實施例電壓回補發光二極體照明模擬方塊圖

第十一圖所示係本發明實施例具電壓回補電流控制器電路方塊圖

第十二圖所示係本發明實施例具電壓回補電流閉迴路控制方塊圖

第十三圖所示係本發明實施例發光二極體控制模擬方塊圖

第十四圖所示係本發明實施例類比/數位轉換器轉換時序圖

第十五圖所示係本發明實施例類比/數位轉換器與FPGA控制信號連接示意圖

【附件】

附件一所示係本發明實施例三相電壓源與觸發順序示意圖

附件二所示係本發明實施例步階響應發光二極體照明模擬結果波形圖

附件三所示係本發明實施例電壓回補步階響應發光二極體照明模擬結果波形圖

附件四所示係本發明實施例步階響應發光二極體照明控制模擬結果波形圖

附件五所示係本發明實施例三相相控觸發電路實驗結果波形圖

附件六所示係本發明實施例步階響應發光二極體照明實驗結果波形圖

1．．．驅動裝置

10．．．電流控制器

11．．．相位控制觸發電路

12．．．比例積分控制器

13．．．電壓補償器

14．．．反餘弦查值表

15．．．同步串列介面

16．．．監視處理器

20．．．同步檢測與光耦合隔離電路

21．．．同步電路

22．．．光學連接器

23．．．類比/數位轉換器

30．．．三相相控轉換器電路

31．．．閘流體橋式整流器

32．．．電感式負載

33．．．變壓器

LED．．．發光二極體

S₁ ．．．第一閘流體

S₂ ．．．第二閘流體

S₃ ．．．第三閘流體

S₄ ．．．第四閘流體

S₅ ．．．第五閘流體

S₆ ．．．第六閘流體

R_a ．．．電阻

L_a ．．．電感

Claims (8)

1. 一種發光二極體照明驅動裝置，係包含：一電流控制器，至少包括一相位控制觸發電路；一同步檢測與光耦合隔離電路，與該電流控制器作電性連接，至少包括一同步電路、一光學連接器及一類比/數位轉換器，其中，該同步電路一端與該相位控制觸發電路作電性連接，該相位觸發控制電路另端與光學連接器作電性連接；及一三相相控轉換器電路，至少包括一閘流體橋式整流器、一與該閘流體橋式整流器一端作電性連接之電感式負載、及一與該電感式負載作電性連接之發光二極體；三相相控轉換器電路與同步檢測與光耦合隔離電路作電性連接，該閘流體橋式整流器具有一第一閘流體、第二閘流體、第三閘流體、第四閘流體、第五閘流體及第六閘流體，其中，該第一、第二閘流體一端作電性連接，該第三、第四閘流體一端作電性連接，該第五、第六閘流體一端作電性連接，該第一、第三閘流體另端作電性連接，該第三、第五閘流體另端作電性連接，該第二、第四閘流體另端作電性連接，該第四、第六閘流體另端作電性連接，該第一閘流體與第二閘流體、第三閘流體與第四閘流體、第五閘流體與第六閘流體係分別與一變壓器一端作電性連接，該三相相控轉換器電路係與類比/數位轉換器作電性連接。
2. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，可在電流控制器一端與一電壓補償器作電性連接，以維持定電流輸出。
3. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，該電流控制器另端係與一同步串列介面一端作電性連接，該同步串列介面另端與一監視處理器作電性連接。
4. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，該電感式負載係至少包括一電阻及一與電阻作電性連接之電感者。
5. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，該比例積分控制器、反餘弦計算查值表及三相相控觸發電路係以一超高速集成電路硬體描述語言撰寫設計而成。
6. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，係藉由一可程式化閘陣列元件設計而成者。
7. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，觸發信號先經一反相光耦合器隔離，以避免三相相控觸發電路與閘流體橋式整流器因共同接地而導致電路燒毀。
8. 如申請專利範圍第1項所述之發光二極體照明驅動裝置，其中，該相位控制觸發電路包含：一同步觸發電路，與一第一計數器做電性連接，一端與一反閘一端做電性連接；一第二計數器，與第一計數器一端作電性連接，另端與反閘另端做電性連接，第一、第二計數器、一端分別與一除頻器作電性連接，第一、第二計數器一端分別與一或閘一端作電性連接；一第三計數器，一端與同步觸發電路一端作電性連接，該第三計數器另端與或閘另端作電性連接；一第一比較器、第二比較器、第三比較器、第四比較器、第五比較器及第六比較器，一端分別與第三計數器一端作電性連接，第一比較器、第二比較器、第三比較器、第四比較器、第五比較器及第六比較器係相互作電性連接。