TWI411925B - Virtual time device for time evaluation on virtual platform and its method - Google Patents

Virtual time device for time evaluation on virtual platform and its method Download PDF

Info

Publication number
TWI411925B
TWI411925B TW99108161A TW99108161A TWI411925B TW I411925 B TWI411925 B TW I411925B TW 99108161 A TW99108161 A TW 99108161A TW 99108161 A TW99108161 A TW 99108161A TW I411925 B TWI411925 B TW I411925B
Authority
TW
Taiwan
Prior art keywords
virtual
time
platform
model
simulator
Prior art date
Application number
TW99108161A
Other languages
English (en)
Other versions
TW201133252A (en
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW99108161A priority Critical patent/TWI411925B/zh
Publication of TW201133252A publication Critical patent/TW201133252A/zh
Application granted granted Critical
Publication of TWI411925B publication Critical patent/TWI411925B/zh

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

用於虛擬平台上時間評估之虛擬時間裝置及其方法
本發明係關於一種虛擬時間裝置及其方法，特別是一種依據數學模型及模擬器分析在虛擬平台上執行之指令流，進而估計已執行之指令流之虛擬執行時間的虛擬時間裝置及其方法。
就硬體平台的設計及最佳化而言，效能分析工具扮演一個非常重要的角色，近年來，虛擬平台以模擬硬體功能之方式，提供一個作業環境給軟體設計者，讓他們在軟體設計的初期即可在預期的硬體平台上，操作與評估其所設計出之軟體。其中，高速功能虛擬平台(functional simulator based virtual platform)，如QEMU，在不需要搭配硬體的狀態下，即被廣泛地應用於軟體開發，然而，由於QEMU缺乏虛擬平台上之計時裝置，因此在所欲開發之軟體的效能評估上，準確性便無法予以提升，連帶地使得軟體設計者難以開發出即時應用軟體，並且難以評估整體系統效能。習知之效能分析工具，係使用準確性高但處理速度相對緩慢的指令集架構模擬器(instruction set architecture simulator)或電子化系統層級模擬工具(electronic system-level simulation tool)來評估單一應用軟體之效能，但上述之方式僅著重在硬體之模擬，而沒有辦法更進一步分析應用軟體之效能，所以在使用此種方式來作軟體效能評估時，只能夠提供該軟體在執行時之整體效能數據，而無法單獨對某一特定程式進行剖析(profile)。此外，習知之效能分析工具只適用於簡化後之嵌入式作業系統，也限制住了所開發出之軟、硬體的應用範圍。
本發明人有鑑於習知效能分析工具在虛擬平台上針對軟體效能評估與軟體行為分析所產生之問題，乃積極著手進行開發，以期可以改進上述既有之缺點，經過不斷地試驗及努力，終於開發出本發明。本發明之主要目的在於提供一種用於虛擬平台上時間評估之虛擬時間裝置，其係操作於一虛擬平台，該虛擬平台係在一操作平台上模擬一目標硬體平台，該用於虛擬平台上時間評估之虛擬時間裝置包括一前端分析模組、一時間估算模組、一計數器模組及一時間解譯器。該前端分析模組係用來解析在該虛擬平台上執行之指令流。該時間估算模組係具有至少一時間模型並連結於該前端分析模組，該時間估算模組係依據該對應之時間模型計算出該指令流的虛擬執行時間。該計數器模組係連結於該前端分析模組，其用以記錄在該虛擬平台上的虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊。該時間解譯器係分別連結於該時間估算模組及該計數器模組，來管理在該虛擬平台上執行之指令流及接收從該時間估算模組所傳來之資訊 ，並以該資訊更新該計數器模組所儲存之虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊。本發明之另一目的在於提供一種用於虛擬平台上時間評估之方法，其係應用於一虛擬平台，該虛擬平台係在一操作平台上模擬一目標硬體平台，該方法包括：步驟A：取得一在虛擬平台上執行之指令流的效能相關資訊；步驟B：利用該效能相關資訊，計算出該指令流的虛擬執行時間；及步驟C：儲存該虛擬執行時間及該效能相關資訊。藉由上述之結構與方法，可計算出在虛擬平台上執行之指令流的虛擬執行時間，進而利用該計算出之虛擬執行時間作為時間標籤(timestamp)來標記虛擬平台上發生之事件的虛擬執行時間，並且用以分析系統中軟、硬體互動的行為。
(1)‧‧‧用於虛擬平台上時間評估之虛擬時間裝置
(10)‧‧‧前端分析模組
(11)‧‧‧數學模型
(111)‧‧‧第一數學模型
(112)‧‧‧第二數學模型
(12)‧‧‧模擬器
(121)‧‧‧管線模擬器
(122)‧‧‧快取模擬器
(123)‧‧‧動態隨機存取記憶體模擬器
(124)‧‧‧磁碟模擬器
(20)‧‧‧時間估算模組
(200)‧‧‧時間模型
(201)‧‧‧第一時間模型
(202)‧‧‧第二時間模型
(203)‧‧‧第三時間模型
(204)‧‧‧第四時間模型
(30)‧‧‧計數器模組
(31)‧‧‧虛擬時間標籤計數器
(32)‧‧‧事件計數器
(40)‧‧‧時間解譯器
(601)‧‧‧步驟A
(602)‧‧‧步驟B
(603)‧‧‧步驟C
(604)‧‧‧步驟D
(605)‧‧‧步驟E
第一圖係本發明之裝置架構圖。第二圖係本發明之裝置細部架構圖。第三圖係本發明之方法流程圖。第四圖係本發明之詳細方法流程圖。
為使熟悉該項技藝人士瞭解本發明之目的，茲配合圖式將本發明之較佳實施例詳細說明如下。請參考第一及二圖所示，本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)係操作於一虛擬平台(圖中未示)，該虛擬平台係在一操作平台(圖中未示)上模擬一目標硬體平台(圖中未示)。本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)包括：一前端分析模組(10)、一時間估算模組(20)、一計 數器模組(30)及一時間解譯器(40)。該前端分析模組(10)係包括至少一數學模型(11)及/或至少一用以模擬該目標硬體平台運行之模擬器(12)，來解析在該虛擬平台上執行之指令流。該時間估算模組(20)係具有至少一時間模型(200)並連結於該前端分析模組(10)，該時間估算模組(20)係依據該對應之時間模型計算出該指令流的虛擬執行時間。該計數器模組(30)係連結於該前端分析模組(10)，其用以記錄在該虛擬平台上的虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊。該時間解譯器(40)係分別連結於該時間估算模組(20)及該計數器模組(30)，來管理該在該虛擬平台上執行之指令流及接收從該時間估算模組(20)所傳來之資訊，並以該資訊更新該計數器模組(30)所儲存之虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊。其中，該數學模型(11)係接收從該虛擬平台、該操作平台或目標硬體平台之規格(specifications)得到與估測事件的測量資訊(如不同指令類別的指令數(instruction counts of different types of instructions)、使用者指令數(user instruction counts)及時脈週期時間長度)，該數學模型(11)可為一線性數學模型或非線性數學模型。在本實施例中，該數學模型(11)包括一第一數學模型(111)及一第二數學模型(112)。在本實施例中，該至少一模擬器(12)包括一管線模擬器(121)、一快取模擬 器(122)、一動態隨機存取記憶體模擬器(123)及一磁碟模擬器(124)。其中，該管線模擬器(121)係用以模擬該目標硬體平台之中央處理器之管線(pipeline )執行；該快取模擬器(122)係用以模擬該目標硬體平台之中央處理器之快取記憶體(cache memory)；該動態隨機存取記憶體模擬器(123)係用以模擬該目標硬體平台之動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)；該磁碟模擬器(124)係用以模擬該目標硬體平台之磁碟。該時間模型(200)與該數學模型(11)連結，或者，該時間模型(200)與該模擬器(12)連結，或者，該時間模型(200)與該數學模型(11)以及該模擬器(12)連結。在本實施例中，該時間模型(200)可包括一第一時間模型(201)、一第二時間模型(202)、一第三時間模型(203)及一第四時間模型(204)。其中，該第一時間模型(201)係與該第一數學模型(111)連結，並根據該第一數學模型(111)所分析之結果計算出虛擬執行時間；該第二時間模型(202)係與該管線模擬器(121)連結，並根據該管線模擬器(121)所模擬之結果計算出虛擬執行時間；該第三時間模型(203)係與該第二數學模型(112)及該快取模擬器(122)連結，並根據該第二數學模型(112)及該快取模擬器(122)所分析之結果計算出虛擬執行時間；該第四時間模型(204)係與該第二數學模型(112)、該管線模擬器(121)、該快取模擬器( 122)、該動態隨機存取記憶體模擬器(123)及該磁碟模擬器(124)連結，並根據該第二數學模型(112)、該管線模擬器(121)、該快取模擬器(122)、該動態隨機存取記憶體模擬器(123)及該磁碟模擬器(124)所分析之結果計算出虛擬執行時間、分析該目標硬體平台之記憶體讀取模式及識別快取失誤數。在本實施例中，該第一時間模型(201)使用之第一數學模型(111)係以一線性數學模型為基礎，根據一出自該目標硬體平台之規格資料表單之目錄得到各別指令之時脈週期數(CC)(cycle counts of each instruction)與時脈週期時間長度，以虛擬平台上執行之指令流與該目錄相對應的時脈週期數(CC)計算出虛擬執行時間。該第二時間模型(202)係以模擬中央處理器管線的方式分析與估算虛擬執行時間。該第三時間模型(203)及該第四時間模型(204)所連結之第二數學模型(112)係以線性迴歸模型之方法為基礎，根據在該虛擬平台及該目標硬體平台得到之事件的測量資訊，去建構一線性迴歸模型。舉例來說，該第三時間模型(203)使用之第二數學模型(112)係從該目標硬體平台得到各別程式的時脈週期數(cycle counts of each program)與時脈週期時間長度。將該時脈週期數當作一因變數(Y)(dependent variable)及將使用者指令數(user instruction counts)當作自變數(Ni)(independent variables)，進而分析該時脈週期數與使用者指令數之間的關係，以建構一線性迴歸模型，該時脈週期 數(Y)與使用者指令數(Ni)之間的關係可以下列公式表示 ：其中，Y為時脈週期數，i為指令的類別， Ni為第i個指令類別的指令數，而Pi為一以線性迴歸模型來描述Y與Ni之映像(mappings)的參數。該第三時間模型(203)中之該快取模擬器(122)係以獲取快取誤失次數(number of cache misses)及快取存取次數(number of cache accesses)，來提供該第二數學模型(112)額外之自變數：快取誤失次數(CM)及快取存取次數(CA)，來描述該時脈週期數與使用者指令數、快取失誤次數及快取存取次數之間的關係，進而增進虛擬執行時間的準確度。該第三時間模型可以下列公式表示： 其中，Pi與PC1與PC2 為一以線性迴歸模型來分別描述Y與Ni與CM與CA映像(mappings)的參數。該第三時間模型(203)係將該自變數(Ni)(如使用者指令數)以及快取失誤次數(CM)及快取存取次數(CA)輸入至該線性迴歸模型以預測出該因變數(Y)(時脈週期數)，進而將該因變數Y乘上時脈週期時間長度即可計算出程式的虛擬執行時間。該第四時間模型(204)與第三時間模型(203)原理相同，惟第四時間模型(204)利用額外之該管線模擬器(121)、該動態隨機存取記憶體模擬器(123)及該磁碟模擬器(124) 來獲取記憶體系統與磁碟系統之效能資訊。該第一時間模型(201)、該第三時間模型(203)及該第四時間模型(204)雖皆使用線性數學模型之方法為基礎來計算出虛擬執行時間，但在該第一時間模型(201)之第一數學模型(111)、該時脈週期數與使用者指令數之間的關係，係出自該目標硬體平台之規格資料中的各別指令之時脈週期數(CC)；而該第三時間模型(203)及該第四時間模型(204)中使用之第二數學模型(112)之參數皆由線性迴歸之方法獲得。一般來說，該第一時間模型(201)執行速度最快，但相比於其它時間模型，其準確度較差，適用於在沒有配備快取記憶體的目標硬體平台上執行之簡單程式；該第二時間模型(202)與該第一時間模型(201)一樣，適用於在沒有配備快取記憶體的目標硬體平台，但是由於其模擬中央處理器之管線執行，因此其準確度較高，但速度稍慢；該第三時間模型(203)與該第四時間模型(204)皆適用於該目標硬體平台包含有作業系統之狀況下的系統層級效能評估。但由於該第三時間模型(203)僅模擬快取記憶體的運作，所提供的時間資訊沒有該第四時間模型(204)來的準確，不過其執行速度相較於該第四時間模型(204)來的快速，另一方面，第四時間模型(204)模擬外部記憶體及磁碟運作，因此可以更準確模擬多樣化的程式(如檔案存取程式)。進一步來說，針對相同的程式在相同目標硬體平台上作效能評估，該第一、第二、第三、第四時間模型(201、202、203、204) 的準確度由低至高依序為：該第一時間模型(201)、該第二時間模型(202)、該第三時間模型(203)與該第四時間模型(204)，而該第二時間模型(202)與該第三時間模型(203)應為相同等級，端視不同的程式類別有不同結果。此外，該第一、第二、第三、第四時間模型(201、202、203、204)之執行速度由慢至快依序為：該第一時間模型(201)、該第三時間模型(203)、該第二時間模型(202)、與該第四時間模型(204)。該計數器模組(30)更包括一虛擬時間標籤計數器(31)及一事件計數器(32)，其中，該虛擬時間標籤計數器(31)係用以記錄在該虛擬平台上的虛擬週期數；該事件計數器(32)係用以記錄各種影響效能之事件，如載入指令數目、儲存指令數目及/或算術指令數目；該事件計數器(32)亦用以記錄與效能有關之資訊，如虛擬執行時間、轉換查考緩衝區(Translation Lookaside Buffer)之記憶體存取數與記錄活動數(record activities)及/或主記憶體等元件之記憶體存取數與記錄活動數。該計數器模組(30)更可將虛擬週期數、各種影響效能之事件及與效能有關之資訊傳至外部應用軟體及效能分析工具，以供使用者作進一步的分析與應用。此外，本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)更包括一使用者介面(圖中未示)，其一方面係用以讓使用者決定該時間估算模組(20)之時間模型(200)，另一方面可讓使用者決定該時間模型(200)中對應的數學模型( 11)及/或模擬器(12)。因此，使用者可依實際需求，調整本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的執行速度與準確度，再者，使用者亦可選擇所欲評估之目標硬體平台，進而瞭解程式在各類目標硬體平台上的效能數據(如程式之虛擬執行時間)以及分析系統行為與軟硬體之間的互動。請參考第一及三圖所示，本發明之用於虛擬平台上時間評估之方法係應用於一虛擬平台(圖中未示)，該虛擬平台係在一操作平台(圖中未示)上模擬一目標硬體平台(圖中未示)，該方法包括：步驟A(601)：取得在虛擬平台上執行之指令流的效能相關資訊；此步驟係利用本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的前端分析模組(10)分析在該虛擬平台上執行之指令流，並得到該指令的效能相關資訊，該效能相關資訊包括所有可用來評估一系統之效能資訊，如時脈週期數、使用者指令數及時脈週期時間長度；步驟B(602)：利用該效能相關資訊，計算出該指令流的虛擬執行時間；此步驟係藉由本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的時間估算模組(20)，依據該效能相關資訊，計算出該執行過之指令的虛擬執行時間；及步驟C(603)：儲存該虛擬執行時間及該效能相關資訊；此步驟係使用本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的計數器模組(30)，將計算出之虛擬執行時間與取得之效能相關資訊儲存起來。請參考第一、二及四圖所示，本發明之用於虛擬平台上時間評估之方法更包括：步驟D(604)：係執行於步 驟A(601)之前，來決定是否要模擬部分或全部目標硬體平台之元件，並決定該步驟A(601)應從該虛擬平台、該操作平台或該目標硬體平台中來取得該效能相關資訊；此步驟係使用者利用本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的使用者介面，決定該時間估算模組(20)之時間模型(200)，並決定該時間模型(200)對應的數學模型(11)及/或模擬器(12)；及步驟E(605)：係執行於步驟C(603)之後，以傳送虛擬執行時間及該效能相關資訊至一外部應用軟體或一效能分析工具；此步驟係使用本發明之用於虛擬平台上時間評估之虛擬時間裝置(1)的計數器模組(30)，將虛擬執行時間及該效能相關資訊傳送至該外部應用軟體及該效能分析工具，以供使用者作進一步的分析與應用。顯然地，依照上面實施例中的描述，本發明可能有許多的修正與差異。因此需要在其附加的權利要求項之範圍內加以理解，除了上述詳細的描述外，本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成的等效改變或修飾，均應包含在下述申請專利範圍內。
(1)‧‧‧用於虛擬平台上時間評估之虛擬時間裝置
(10)‧‧‧前端分析模組
(20)‧‧‧時間估算模組
(30)‧‧‧計數器模組
(40)‧‧‧時間解譯器

Claims (19)

  1. 一種用於虛擬平台上時間評估之虛擬時間裝置，其係操作於一虛擬平台，該虛擬平台係在一操作平台上模擬一目標硬體平台，該用於虛擬平台上時間評估之虛擬時間裝置包括：一前端分析模組，係用來解析在該虛擬平台上執行之指令流；一時間估算模組，係具有至少一時間模型並連結於該前端分析模組，該時間估算模組係依據該對應之時間模型計算出該指令流的虛擬執行時間；一計數器模組，係連結於該前端分析模組，其用以記錄在該虛擬平台上的虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊；及一時間解譯器，係分別連結於該時間估算模組及該計數器模組，來管理在該虛擬平台上執行之指令流及接收從該時間估算模組所傳來之資訊，並以該資訊更新該計數器模組所儲存之虛擬執行時間、虛擬週期數、各種影響效能之事件及與效能有關之資訊。
  2. 如申請專利範圍第1項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該前端分析模組係包括至少一數學模型及至少一用以模擬該目標硬體平台之模擬器。
  3. 如申請專利範圍第1項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該前端分析模組係包括至少一數學模型。
  4. 如申請專利範圍第1項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該前端分析模組係包括至少一用以模擬該 目標硬體平台之模擬器。
  5. 如申請專利範圍第2、3或4項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該計數器模組更包括：一虛擬時間標籤計數器，係用以記錄在該虛擬平台上的虛擬週期數，以供計數器模組將虛擬週期數傳至一外部應用軟體及一效能分析工具；及一事件計數器，係用以記錄各種影響效能之事件及與效能有關之資訊，以供該計數器模組將各種影響效能之事件及與效能有關之資訊傳至該外部應用軟體及該效能分析工具。
  6. 如申請專利範圍第2項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該數學模型為一線性數學模型，其包括：一第一數學模型，為一以線性數學模型為基礎之數學模型，根據一出自該目標硬體平台之規格資料表單之目錄得到各別指令之時脈週期數(CC)(cycle counts of each instruction)與時脈週期時間長度，以虛擬平台上執行之指令流與該目錄相對應的時脈週期數(CC)計算出虛擬執行時間；以及一第二數學模型，為一線性迴歸模型，係接收從該虛擬平台、該操作平台或目標硬體平台之規格得到之事件的時脈週期數(cycle counts)及使用者指令數的測量資訊，進而建構一線性迴歸模型，該線性迴歸模型係以下列數學式 表示：其中，Y為時脈週期數，i為指令的類 別，Ni為第i個指令類別的指令數，Pi為一以線性迴歸模型來描述Y與Ni之映像(mappings)的參數。
  7. 如申請專利範圍第3項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該數學模型為一線性數學模型，其包括：一第一數學模型，為一以線性數學模型為基礎之數學模型，根據一出自該目標硬體平台之規格資料表單之目錄得到各別指令之時脈週期數(CC)(cycle counts of each instruction)與時脈週期時間長度，以虛擬平台上執行之指令流與該目錄相對應的時脈週期數(CC)計算出虛擬執行時間；以及一第二數學模型，為一線性迴歸模型，係接收從該虛擬平台、該操作平台或目標硬體平台之規格得到之事件的時脈週期數(cycle counts)及使用者指令數的測量資訊，進而建構一線性迴歸模型，該線性迴歸模型係以下列數學式 表示：其中，Y為時脈週期數，i為指令的類 別，Ni為第i個指令類別的指令數，Pi為一以線性迴歸模型來描述Y與Ni之映像(mappings)的參數。
  8. 如申請專利範圍第2或3項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該數學模型為一非線性數學模型。
  9. 如申請專利範圍第6項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該至少一模擬器包括：一管線模擬器，係用以模擬該目標硬體平台之中央處理器之管線執行；一快取模擬器，係用以模擬該目標硬體平台之中央處理器之快取記憶體；一動態隨機存取記憶體模擬器，係用以模擬該目標硬體平台之動態隨機存取記憶體；及一磁碟模擬器，係用以模擬該目標硬體平台之磁碟。
  10. 如申請專利範圍第2或3項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該時間模型與至少一數學模型連結。
  11. 如申請專利範圍第2或4項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該時間模型與至少一模擬器連結。
  12. 如申請專利範圍第2項所述之用於虛擬平台上時間評估之虛擬時間裝置，其中該時間模型與至少一數學模型以及至少一模擬器連結。
  13. 如申請專利範圍第9項所述之用於虛擬平台上時間評估之虛擬時間裝置，該時間模型係包括有：一第一時間模型，係與該第一數學模型連結，並根據該第一數學模型所分析之結果計算出虛擬執行時間；一第二時間模型，係與該管線模擬器連結，並根據該管線模擬器所分析之結果計算出虛擬執行時間；一第三時間模型，係與該第二數學模型及該快取模擬器連結，並根據該第二數學模型及該快取模擬器所分析之結果計算出虛擬執行時間；及一第四時間模型，係與該第二數學模型、該管線模擬器、該快取模擬器、該動態隨機存取記憶體模擬器及該磁碟模擬器連結，並根據該第二數學模型、該管線模擬器、該快取模擬器、該動態隨機存取記憶體模擬器及該磁碟模擬器所分析之結果計算出虛擬執行時間、分析該目標硬體平台之記憶體讀取模式及識別快取失誤數。
  14. 如申請專利範圍第12或13項所述之用於虛擬平台上時間評估之虛擬時間裝置，其更包括一使用者介面，以供一使用者透過該使用者介面來決定該時間估算模組之時間模型。
  15. 如申請專利範圍第14項所述之用於虛擬平台上時間評估之虛 擬時間裝置，其中該使用者介面，係用以讓使用者透過該使用者介面來決定該時間模型中對應的數學模型或模擬器。
  16. 一種用於虛擬平台上時間評估之方法，其係應用於一虛擬平台，該虛擬平台係在一操作平台上模擬一目標硬體平台，該方法包括：步驟A：取得一在虛擬平台上執行之指令流的效能相關資訊；步驟B：利用該效能相關資訊，計算出該指令流的虛擬執行時間；及步驟C：儲存該虛擬執行時間及該效能相關資訊；該方法更包括步驟D：係執行於步驟A前，決定是否要模擬部分或全部目標硬體平台之元件，並決定該步驟A應從該虛擬平台、該操作平台或該目標硬體平台中來取得該效能相關資訊。
  17. 如申請專利範圍第16項所述之用於虛擬平台上時間評估之方法，更包括：步驟E：係執行於步驟C後，以傳送虛擬執行時間及該效能相關資訊至一外部應用軟體及一效能分析工具。
  18. 如申請專利範圍第17項所述之用於虛擬平台上時間評估之方法，該效能相關資訊包括所有用於描述效能之資訊，如時脈週期數、使用者指令數及時脈週期時間長度。
  19. 一種用於虛擬平台上時間評估之方法，其係應用於一虛擬平台，該虛擬平台係在一操作平台上模擬一目標硬體平台，該方法包括：步驟A：取得一在虛擬平台上執行之指令流的效能相關資訊；步驟B：利用該效能相關資訊，計算出該指令流的虛擬執行時間；及步驟C：儲存該虛擬執行時間及該效能相關資訊；該方法更包括步驟E：係執行於步驟C後，以 傳送虛擬執行時間及該效能相關資訊至一外部應用軟體或一效能分析工具。
TW99108161A 2010-03-19 2010-03-19 Virtual time device for time evaluation on virtual platform and its method TWI411925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99108161A TWI411925B (zh) 2010-03-19 2010-03-19 Virtual time device for time evaluation on virtual platform and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99108161A TWI411925B (zh) 2010-03-19 2010-03-19 Virtual time device for time evaluation on virtual platform and its method

Publications (2)

Publication Number Publication Date
TW201133252A TW201133252A (en) 2011-10-01
TWI411925B true TWI411925B (zh) 2013-10-11

Family

ID=46751129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99108161A TWI411925B (zh) 2010-03-19 2010-03-19 Virtual time device for time evaluation on virtual platform and its method

Country Status (1)

Country Link
TW (1) TWI411925B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501102B (zh) * 2013-08-27 2015-09-21 Inst Information Industry 虛擬時間控制裝置、方法及電腦程式產品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488713A (en) * 1989-12-27 1996-01-30 Digital Equipment Corporation Computer simulation technique for predicting program performance
US5671402A (en) * 1994-04-12 1997-09-23 Mitsubishi Denki Kabushiki Kaisha Method of evaluating a data processing rate using simulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488713A (en) * 1989-12-27 1996-01-30 Digital Equipment Corporation Computer simulation technique for predicting program performance
US5671402A (en) * 1994-04-12 1997-09-23 Mitsubishi Denki Kabushiki Kaisha Method of evaluating a data processing rate using simulation

Also Published As

Publication number Publication date
TW201133252A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
Hao et al. Estimating mobile application energy consumption using program analysis
US20130096903A1 (en) Simulation apparatus and simulation method
CN100356341C (zh) 基于模拟器的嵌入式软件运行时能耗估算方法
Rosa et al. Instruction-driven timing CPU model for efficient embedded software development using OVP
De Jong et al. NoMali: Simulating a realistic graphics driver stack using a stub GPU
Posadas et al. Fast data-cache modeling for native co-simulation
US7684971B1 (en) Method and system for improving simulation performance
Ottlik et al. Context-sensitive timing simulation of binary embedded software
JP7036814B2 (ja) デバッギングシステム及び方法
TWI411925B (zh) Virtual time device for time evaluation on virtual platform and its method
JP5040625B2 (ja) Ｌｓｉの電力見積方法及びその装置
JP2012502340A (ja) 分岐オーバーライドを用いたプロセッサ実行のシミュレーション
TW201140313A (en) Virtual performance monitoring apparatus and method for using to monitor system performance
Nambiar et al. Model driven software performance engineering: Current challenges and way ahead
CN115858092A (zh) 时序仿真方法、装置及系统
Cong et al. Coverage evaluation of post-silicon validation tests with virtual prototypes
US20230056423A1 (en) Processor core simulator including trace-based coherent cache driven memory traffic generator
US20120185231A1 (en) Cycle-Count-Accurate (CCA) Processor Modeling for System-Level Simulation
KR102007881B1 (ko) 빠르고 정확한 실행 시간 예측을 위한 하이브리드 명령어 집합 시뮬레이션 방법 및 시스템
JP2011238137A (ja) 性能推定装置
Reischer et al. Bio-algebras
Ramadas et al. Closing the Gap: Improving the Accuracy of gem5’s GPU Models
Jamieson et al. gem5 GPU accuracy profiler (GAP)
Zaman et al. CAPE: A cross-layer framework for accurate microprocessor power estimation
Chang et al. Configurable fast cycle-approximate timing estimation for instruction-level emulators