TWI378253B - Mixed gps receiving method and associated device and system - Google Patents

Description

1378253 九、發明說明： 【發明所屬之技術領域】 神月係有關於全球定位系統(gl〇bal p〇siti〇ning system ’ GPS)，尤指一種混合型Gps接收方法、相關裝 置及系統。 【先前技術】 利用GPS來進行定減導般，已是廣泛使用的技術， 而目前在GPS接收器的設計上，主要有兩種習用的解決 方案。第一種解決方案中’GPS接收器對於所接收之Gps 衛星訊號完全利用硬體電路進行射頻前端(radi〇 frequency front end)處理及執行辨識Gps衛星所需之運 算’本身需要具有專屬的微處理器及記憶體，以執行Gps 演算法軟體，來產生位置、速度及時間等資訊；然而，此 解決方案由於需使用專屬的微處理器及記憶體，因此製造 成本偏高，並且所製造出來之晶片面積大且電路運作沒有 彈性，不利於整合在講究輕薄短小之可攜式電子裝置中。 更進一步地，純硬體的GPS接收器之硬體設計十分 複雜。若使用時域解決方案，熟知GPS領域之人士可以 了解到直接利用時域進行相關運算，將牵涉到1〇23個碼 晶片（codechip)之運算’每次長度為2〇48，另外還需要同 相訊號I、正交訊號Q、正負號與振幅等位元，總共約需 要8Mbits大小之記憶體儲存空間。若使用頻域解決方案， 熟知GPS領域之人士可以了解到時域之相關運算將對應 6 至頻域之紐il算，但是在料雜號雜雜至頻域函 數時，需要複雜的快速傅利葉轉換器(Fast Fourier Transform ’簡稱FFT)，等到頻域乘法運算完畢後，又需 要複雜的逆快速傅利葉轉換器（inverse Fast F〇urier Transform，簡稱，將結果轉換至時域，以2〇48取 樣點解析度為例，典型地需要2G48*2點的FFT與 點的FFTM硬體。兩種方式顯然㈣要大量的硬體支援， 導致晶片面積無法有效縮小。 第二種解決方案中，GPS接收器僅執行Gps衛星訊 號之接收及射頻前端處理，而後續的處理工作，像是執行 辨識GPS衛星所需之運算及產生位置、速度及時間等資 訊，70全交由尚等級微處理器及大量記憶體執行有關的軟 體來達成，此種軟體取向的解決方案所處理的資料量極 大，會大幅增加GPS接收器之運算、儲存及電力上的負 擔，其即時(realtime)反應能力、精確度與成本並不理想。 【發明内容】 有鑑於此’本發明的目的之一，在於提供一種混合型 GPS接收接收方法及相關裝置與系統，其可利用外無主機 的既有資源以降低製造成本，並縮小GPS接收裝置冬體 積，以利整合於可攜式電子裝置中。 本發明之另一目的，在於提供一種混合型Gps接收 方法及相關裝置與系統’其可藉由硬體電路執行辨識Gps 衛星所需之運算，以提高定位精確度’並減少外接主機之 運算、儲存及電力上的負擔β 本發明揭露-種GPS接絲置，包含：射頻前端電 路、關聯性電路、探測引擎及介面控制單元，射頻前端電 路接收GPS衛星訊號並將其轉換為數位基頻訊號；關聯 性電，祕至㈣前端電路’肖哺触基頻訊號進行關 聯運算產生關聯運算結果；探測引擎耦接至關聯性電路， 根據關聯運算絲㈣聰麟星訊叙接㈣率；介面 控制單元，耦接至探測引擎，提供低速雙向傳輸介面以傳 輸GPS中間(intermediate)資料，GPS中間資料包含碼槽、 頻率槽、導航資料、本地系統時間以及Gps時間，介面 控制單元包含記憶體介面單元，用以耦接至隨機存取記憶 體。 本發明揭露一種混合型GPS系統，包含:天線、qps 接收裝置及具有微處理器之主機，GPS接收裝置，耦接至 天線，用以接收衛星訊號及產生GPS中間資料；主機經 由低速雙向傳輸介面耦接至GPS接收裝置，使得主機利 用微處理器根據GPS中間資料執行定位運算。 本發明另揭露一種GPS接收方法，包含：接收GPS 衛星訊號；將GPS衛星訊號轉換為數位基頻訊號；將各 數位基頻訊號與偽隨機碼進行相關運算；計算GPS衛星 訊號之接收功率，以辨識出相關於GPS衛星訊號之GPS 衛星；以及產生GPS中間資料，其包含碼槽、頻率槽、 導航資料、本地系統時間以及GPS時間。 【實施方式】 第1圖係本發明之-較佳實施例之混合型全球定位 (GPS)系統方塊圖，其中，GPS接收裝置1〇包含射頻前端 電路12 '關聯性電路13、探測(acquisiti〇n)引擎14及二面 控制單元16。天線11從複數個GPS衛星接收複數個 衛星訊號，射頻前端電路12則對GPS衛星訊號執行類比 放大、降頻、類比至數位轉換等動作，以轉換為數位基頻 訊號。關聯性電路13依據該些數位基頻訊號，執行複數 個相關(correlation)運算，探測引擎14依據該些相關運算 之結果探測接收GPS衛星訊號之功率強度，關聯性電路 13與探測引擎14經過多次的遞迴運算，辨識出發射該也 GPS衛星訊號之複數個GPS衛星。在全球定位系統中， 母個GPS衛星具有獨特之展頻碼(啊^㈣C0(je，如e/A 碼(Coarse/Acquisition code)) ’内含於各自發射之Gps衛 星訊號中，而關聯性電路13與探測引擎14經過多次的遞 迴運算產生GPS衛星之重要資訊，包括重要參數碼槽 (code bin)、頻率槽(frequenCy bin)、導航資料、原始資料 以及本地系統時間。關聯性電路13可利用碼槽及頻率槽 與每一數位基頻訊號分別執行相關運算；探測引擎14執 行探測及追縱衛星訊號，以鎖定有效的GPS衛星之訊號。 導航資料包含所辨識出之GPS衛星的衛星資訊，如年曆 (almanac)及星曆(ephemeris)，以供後續進行定位時使用。 較佳地’辨識出至少四個GPS衛星，就能利用其發射之 1378253 衛星訊號來進行定位。 GPS接收裝置10透過介面控制單元16受控於主機 18之控制，可以將GPS接收裝置1〇所產生之Gps中間 資料’包括重要參數碼槽(code bin)、頻率槽(frequency bin)、導航資料(navigation data)、原始資料(raw data)以及 本地系統時間，選擇性地經由傳輸介面17傳送至主機 18，而主機18透過介面控制單元％控制gps接收裝置 10之硬體運作。主機18包含既有之微處理器18〇及記憶 裝置182。微處理器180可依據運作時需求並依據傳輪介 面17所送來之GPS中間資料，進行定位咖郝⑽運算， 根據GPS接收裝置1〇所產生的碼槽及頻率槽參數，控制 GPS接收裝置10進行探測及/或追蹤運作，病槽及頻率槽 參數係為十分重要之參數，其精確度影響到後續定位的準 確性，舉例而言，碼槽之精確度希望在土1/2晶片（chip)， 而頻率槽之精確度在±500赫茲(Hz)，根據第i圖之架構， 藉由主機18之控制，使得GPS接收裝置1〇運作到達所 要的精確度；然後，交由微處理器18〇進行定位運算，由 可信賴(reliable)的GPS中間資料之導航資料與本地系統 時間，測量出GPS接收裝置10至各個所辨識Gps衛星 間之距離’並依據測量結果進行精確定位，甚至測速 '導 航或定時等。記憶裝置182提供微處理器180運作時所需 之儲存空間以及微處理器180進行量測運算與定位運算 所需之韌體儲存空間，例如隨機存取記憶體(RAM)、唯讀 記憶體(ROM)或快閃記憶體。 ° 1378253 藉由第1圖之架構，GPS接收裝置1〇可與主機i8 共用主機18之資源、，如微處理器18〇及記憶體i82，以 執行精確放’並可節省硬體成本。換言之，主機18之 資源並非專供GPS目的額，而爾著域18本身的設 »十而有其他不同用途^舉例而言，主機可為可攜式電 子裝置，例如但不限於手機、個人數位助理PDA)或筆記 型電腦等，而微處理器18〇及記憶體182即為該可攜式電 子裝置本所具有之元件。GPS接收裝置1()_硬體之關 聯性電路13與探測引¥ 14執行運算量極A之相關、探測 及追蹤衛星訊號遞迴運作，可大幅減少Gps接收裝置⑴ 與主機18間之傳輸資料量，因此傳輸介面π可使用一般 微處理器180所採用之低速雙向傳輸介面，例如但不限於 序列周邊介面(Serial Peripheral Interface，簡稱 SPI)、通用 異步收發器（Universal Asynehronous

Receiver/Transmitter，簡稱UART)介面、積體電路間 (Inter-Integrated Circuit，簡稱 I2C)介面、GPIO 或直接記 憶體存取(Direct Memory Access ’簡稱DMA)介面等等， 因此’第1圖之架構可應用於多種不同之微處理器平台， 並達到理想的定位精確度。 較佳地，微處理器180經由傳輸介面π發出控制訊 號至介面控制單元16，以控制GPS接收裝置10之運作， 舉例而言’控制訊號控制GPS接收裝置1〇之運作，例如 啟動或停止GPS接收裝置1〇之運作，或者命令Gps接 收裝置10進入或離開睡眠狀態。 (s) 1378253 第2圖顯示根據本發明之一較佳實施例之全球定位 (GPS)接收裝置200之詳細電路圖，Gps接收裝置2〇〇包 含射頻刖端電路220、關聯性電路230、探測引擎240及 介面控制單元260。天線210從複數個GPS衛星接收複數 個GPS衛星訊號，射頻前端電路220對gps衛星訊號執 行類比放大、降頻、類比至數位轉換等動作，以轉換為數 位基頻訊號Sin。關聯性電路230依據數位基頻訊號Sjn， 執行相關運算，探測引擎240依據相關運算之結果經過多 次的遞迴運算’辨識出GPS衛星。關聯性電路230包含 關聯器232與偽隨機碼產生器〇jSeud〇 rand〇m c〇(je generator)234 ’偽隨機碼產生器234接收碼槽、頻率槽參 數’以提供對應的偽隨機碼(又稱粗調探測碼，C/A碼)供 關聯器232對基頻訊號Sjn執行相關運算，較佳地，Gps 接收裝置200包含複數個相同的關聯性電路23〇以對複數 個GPS衛星訊號分別進行關聯性運算。於此實施例中， 探測引擎240於頻域上探測衛星訊號之接收功率，探測引 擎240包含64點傅利葉轉換器242、功率計算器244、累 加器（accumulator)246以及門檻值偵測器（threshold detector)248’關聯性電路230所產生之相關運算之結果送 進傅利葉轉換器242進行傅利葉轉換，以將相關運算之時 域結果轉換至頻域，功率計算器244將頻域結果平方以獲 得衛星訊號之接收功率；累加器246可以經由致能訊號 EN1決定致能與否，當致能累加器24之時，可以將多次 衝星訊號之功率累加起來改善微弱衛星訊號之接收功 12 c S ) 率，當禁能累加器24之時，則探測引擎240計算單次衛 星訊號之功率；經過門檻值偵測器248偵測此區衛星訊號 之接收功率是否超過門檻值，並將相關結果透過記憶體介 面單元262儲存至記憶體25〇中，例如是隨機存取記憶 體、快閃記憶體或者靜態隨機存取記憶體，並可藉由直接 記憶體存取(DMA)方式快速存取記憶體25〇中之資料，較 佳地’GPS接枚裝置2〇〇與靜態隨機存取記憶體25〇整合 成積體電路(integrated circuit，1C);介面控制單元260則 提供主機端(未示出)存取與觀察GpS接收裝置2⑻之運算 結果，以及控制GPS接收裝置200之運作模式。熟知此 技藝之人士可以了解依據GPS接收裝置2〇〇之電路架構 可以進一步依照本發明之構想簡化硬體電路複雜度，一般 而言’GPS接收電路需要搜尋引擎與追蹤引擎兩種獨立電 路’而且需要多達2G48*2點的傅利葉轉換器才能達到所 需要的高猜確度GPS定位，例如碼槽之精確度希望在士 1/2 晶片，而頻率槽之精確度在±500Hz , Gps接收裝置2〇〇 之電路架構可以實現搜尋引擎與追蹤引擎之兩種硬體運 作舉例而3，一開始主機端(未示出)經由介面控制單元 下令GPS接收裝置200運作於搜尋模式，以運算出所 有碼槽與鮮槽之衛星减轉，根據魅峨功率之大 小判斷出對應之衛星訊號是否存在，並儲存其對應正確衛 星訊號功率之碼槽與頻率槽；主機端則在預定時間之後經 由介面控制單元26〇來讀取儲存之補與頻率槽是否為 正確可，在此預定時_，主機射以自行運行其: 1378253 作’例如主機為手機’因此GPS接收裝置與主機可 以發揮其各自的最大運作效率，較佳地，Gps接收裝置 200藉由致能訊號eN〗禁能累加器246之運作，並藉由 64點傅利葉轉換器運算快速地找到此衛星之碼槽與頻率 槽之大略位置。#域類_抛鮮槽為正雄可信賴 後，可經由介面控制單元26〇令Gps接收袭置2〇〇運作 於追蹤模式’舉例而言，GPS接收裝置2〇〇可藉由致能訊 號EN2禁能探測引擎24〇之運作，直接利用關聯性電路 230之輸出資料進行封閉迴路(ci〇sed_1〇〇p)微調碼槽與頻 率槽’亦即探測引擎240直接旁通(bypass)關聯性電路23() 之輸出，換言之，由於GPS接收裝置2〇〇於搜尋模式已 經粗略4握碼槽與頻率槽之大略位置，於追蹤模式下以小 刻度方式運算小區域的衛星訊號能量分部，例如碼槽之精 確度在±1/2晶片，而頻率槽之精確度在±5〇〇Hz之範圍 内，微調碼槽與頻率槽之精確度，進一步提高衛星定位的 精確度；第3圖顯示第2圖中GPS接收裝置200運作於 封閉迴路與微控制器310間之協同運作電路方塊圖，於上 述實施例中，經過搜尋模式之後，碼槽之精確度已經落在 ±1/2晶片’而頻率槽之精確度在±5〇〇112之範圍内，主機 端可經由介面控制單元260令GPS接收裝置200運作於 追蹤模式’此時，微控制器310將±1/2晶片範圍内所代表 的三個碼槽值饋送進關聯性電路230，藉由致能訊號EN2 禁能探測引擎240之運作，使得探測引擎240直接旁通關 聯性電路230之輸出而將結果儲存至記憶體250中，微控 制器310再經由介面控制單元26〇將對應士 1/2晶片範園内 所代表的三個碼槽值所運算的結果取還分析，而更新碼槽 與頻率槽參數，迴路運作而鎖住碼槽與頻率槽，最終產生 精確的碼槽與頻率槽結果。微控制器31〇例如為8〇51微 處理器，應注意到，根據本發明所揭示的實施例，所需的 微控制器310為低階的微控制器即可完成相關工作，毋需 習知技藝的高階專屬處理器。 另一方面，主機可經由介面控制單元260監控gps 接收裝置200之運作狀態，舉例而言，主機可定時經由介 面控制單元260讀取碼槽與頻率槽以及一相關之變異數 (variance) ’判斷目前此衛星定位的準確度，舉例而言，若 邊異數值不符合標準’例如超出某門檻值，則判定碼槽與 頻率槽不符合精確度要求。更進—步，域可經由介面控 制單元260令GPS接收裝置200運作於開迴路(〇pen ιό〇ρ) 模式，舉例而言’ GPS接收裝置200藉由致能訊號ΕΝ2 致此探測脾240之運作，並藉由致能訊號腦致能累 加器246之運作，可以提供開迴路運作模式，此模式非常 有利於衛星訊號微弱的環境，例如大都市的高樓林立的環 境下之咖啡廳，當主機察覺GPS接收裝置2⑻定位準確 度不佳時’可經由介面控制單元260令GPS接收裝置200 從追蹤模式切換至開迴路模式，可以再以大刻度方式觀察 衛星訊號之強弱分布，並可適當地設定累加器246功率累 加-人數，因此可以大幅提升衛星微弱訊號環境之定位能 1378253 於此實施例中，gps接收裝置200提供精簡的哪 接收電路架構，並提供主機端藉由傳輸介面27〇控制Gps 接收裝置200之搜尋模式、追蹤模式與開迴路模式等等彈 性運作，而且主機端可藉由傳輸介面27〇與介面控制單元 260存取GPS接收裝置之重要資料，應注意到，傳輸 介面27〇可利用低速的傳輸介面即可實現本發明，舉例而 言，但不限於SPI介面、UART介面、fc介面、Gpi〇介 面或DMA介面等等。主機亦可令Gps接收裝置之 關聯性電路23G輸$獅性運算、絲齡(d娜)並讀取 之’亦即觀察B夺域之原崎料(rawdata)，判斷其衛星訊號 是否正常接收運作❶ 更進-步說明GPS接收裝置綱之電路架構可以簡 化傅利葉轉換器之硬體數量，亦可達到高精確度定位之需 求。於此實施例中係以64點傅利葉轉換器242予以實現， 但不應以itt關本發明。侧雜齡之數量可以配合 GPS接收裝置2〇〇之整體硬體架構予以精簡，詳細說明如 下。假設希望糊Η點傅轉換器，實簡率槽之精 破度在士500Hz ’而碼槽之精確度士μ晶片： fr= fss/Nr _ (式一） fs/Ns = fss/Nss __________ (式二） N/NSS = T _______ (式二） 其中’fr為頻率解析度，fss為1毫秒内之次取樣頻率， fs為類比前端電路之取樣頻率’风為對應取樣頻率&之取 樣數’ Nss麟應取樣頻率fss之次取樣數，τ則為對應Nr 1378253 點取樣數所需之時間，單位為毫秒^於Gps接收裝置· 電路設計Bf，可以定義所狀硬體規格，_所欲之定位 精確度’舉例而言，以衛星定位有_個晶片而言，週 期為1毫秒，碼槽之精確度土1/2晶片，相當於风=纖 點取樣取樣頻率fs為2 ，頻率解析度 Η代表64點傅利葉轉換器，則根據式一二為= 可得到4= 32Khz，Nss = 32點，τ為2毫秒。依=規 格設計的GPS接收裝置 ，即可_ 64點傅利葉 轉換器實現碼槽之精確度晶片、頻率槽之精破度在 ±500Hz之定位精·，而類比前端電路對類比訊號取樣 產生取樣頻率為fs=2.048Mhz之資料，舉例而言，可以利 用降取樣器(down converter)(未示出)將原始較高頻率取樣 之資料精確地降頻為想要的2.G48Mhz之資料，每毫秒產 生Ns=2048個取樣，對應的次取樣頻率fss=32Khz，每毫 秒產生次取樣數Nss=32點，代表在這樣的硬體設計架構 下，每紐產生32個次取樣數，而Nr=64點，因此τ= NWss = 2毫秒才會產生64個次取樣數，亦即第2圖中 GPS接收裝置200之經取樣之數位基頻訊號&資料頻率 為fs=2.048Mhz ’而關聯性電路230每1毫秒產生32個次 取樣關聯性結果，探測引擎24〇可以每2毫秒利用料= 傅利葉轉換器242對64點時域之關聯性結果進行頻域訊 號轉換’即可達到所欲之定位精確度：碼槽之精確度士ι/2 晶片、頻率槽之精確度在±500Hz之定位精確度。 第4圖係本發敗—較佳實施例之Gps接收方法流程 • · · · 17 c S ) 1378253 圖，於步驟40，接收複數個GPS衛星訊號；於步驟4】， 將該些GPS衛星訊號轉換為數位基頻訊號；於步驟仏 將各數位_喊與—觸機錢行相騎算；於步輝 43 ’依_些_運算之絲’藉由傅利葉轉換計算接收 功率，以觸出發賴些GPS魅訊號之複數個删衛 ^ ;於步驟44，產生GPS中間資科，包括碼槽、頻率槽、 航#料、原始資料、本地系統時間以及Gps時間；於 =驟45」回應於—請求命令，將Gps中間資料經由傳輪 w面傳达至-域，傳輸介面可以為，例如但不限於，刺 介面、UART介面、此介面或DMA介面。 以上所述侧雜佳解細制本發明，而非限 制本發明之細。熟知此技藝人士皆_瞭，可根據以上 實施例之揭示而《諸多可能變化，仍不齡本發明之 神和範圍。 【圖式簡單說明】 第1圖係本發明之-難實施例之混合型Gps系統 之方塊圖。 第2圖顯不根據本發明之一較佳實施例之Gps接收 裴置之詳細電路圖。 第3圖顯不第2圖中GPS接收裝置運作於封閉迴路 之電路圖。 第4圖係本發明之—錄實施例之删接收方法流 程圖。 < S ) 1378253

【主要元件符號說明】 10 : GPS接收裝置 12 :射頻前端電路 14 :探測引擎 17 :傳輸介面 180 :微處理器 200 : GPS接收裝置 220 :射頻前端電路 232 :關聯器 240 :探測引擎 244 :功率計算器 248 :門檻值偵測器 260 :介面控制單元 270 :傳輸介面 11 :夭線 13 :關聯性電路 16 :介面控制單元 18 :主機 182 :記憶裝置 210 :天線 230 :關聯性電路 234 :偽隨機碼產生器 242 :傅利葉轉換器 246 :累加器 250 :記憶體 262 :記憶體介面單元 310 :微控制器 40〜45 :本發明之一較佳實施例之GPS接收方法流程

Claims (1)

101年04月02日修正替換頁 十、申請專利範圍： L_-—.一_ L一種全球定位系統(GPS)接收裝置，係用以連接並受控於一 主機，包含： 一射頻前端電路，用以接收一 GPS衛星訊號並將該GPS衛 .星訊獍轉換為一數位基頻訊號； 一關聯性電路，耦接至該射頻前端電路，用以對該數位基頻 訊號進行關聯運算產生一關聯運算結果； 一探測引擎，耦接至該關聯性電路，用以根據該關聯運算結 果探測該衛星訊號之接收功率；以及 一介面控制單元，耦接至該探測引擎，用以傳輸一 Gps中 間資料至該主機，使得該主機根據該GPS中間資料執行 疋位運算；而該GPS中間資料係包含一碼槽、一頻率 槽、一導航資料、一本地系統時間以及一 Gps時間。 2·如申請專利範圍第1項所述之GPS接收裝置，其中該GPS 接收裝置根據該關聯運算結果與該衛星訊號之接收功率產 生該GPS中間資料。 3·如申請專利範圍第1項所述之GPS接收裝置，其中該導航 資料包含一年曆及一星曆。 4.如申請專利翻第〗項所述之Gps接收袭置，其中該關聯 性電路包含^襲器與—舰機碼產生器，關聯器輕接至 該偽隨機褐產生器，該偽隨機碼產生器根據一碼槽及一頻率 槽產生-偽隨機瑪，該關聯器接收該些數位細訊號與該偽 隨機碼進行Μ運算以產倾_運算結果。 5·如申晴專概圍第丨項所述之Gps接收裝置，其中該探測 1378253 101年04月02日修正替換頁 引擎包含： -- 一傅利葉轉換器，用以將該關聯運算結果進行傅利葉轉換； 以及 功率计算器，相接至該傅利葉轉換器，用以計算該衛星訊 .號之接收功率。 6·如申請專利範圍第5項所述之哪接收裝置，其中該探測 引擎更包含：-累加器，接至該功率計算器，用以累加該 衛星訊號之接收功率；以及—門檻值伽傻，減至該累加 器，用以判斷該累加之接收功率是否超過一門檻值。 7. 如申請專利範圍第6項所述之Gps接收裝置，其中該累加 器具有一致能訊號以控制該累加器致能與否。 8. 如申請專利範圍第6項所述之Gps接收裝置，其中該探測 引擎具有一致能訊號以控制該探測引擎致能與否。 9. 如申，專利範圍第！項所述之Gps接收裝置，其中該介面 控制單元經由一傳輸介面輕接至該主機，該主機可經由該介 面控制單元控制該GPS接收裝置運作於—搜尋模式、一追 蹤模式以及一開迴路模式。 10. 如申請專利範圍第9項所述之GPS接收裝 介面係下列其中之一序列周邊介面脚）、=用3 收發機(UART)介面、-積體電路間攸)介面及 體存取(DMA)介面。 11·如申請專利細第9項所述之GPS接收裝置，其中該主機 包含^處理器，用以根據該GPS中間資料執行一定位軟 體運算。 2 101年04月02日修正替換頁 12. 如申請專利範圍第9項所述之gps接收 可經由該傳輸介面啟動或停止該GPS接收裝置之運作。 13. 如申請專利範圍第9項所述之Gps接收裝置，其中該主機 可經由該雜介面命令該GPS接收裝置進人—睡眠狀態。 R如申請專利範圍第9項所述之GPS接收裝置，其中該主機 係一可攜式電子裝置。 u如申請專利範圍第9項所述之GPS接收裝置，其中該主機 包含一微處理器，用以根據該GPS中間資料執行一定位、 測速、導航及定時軟體運算。 專利細第1項所述之gps接收裝置，其中該介面 包含—記憶體介面單元，用喻接至-記憶體。 清專利範圍第i項所述之Gps接收裝置，其中該探測 引擎係於頻域上探測該衛星訊號之接收功率。 18·一種混合型全球定位系統(GPS)接收方法，包含： 接收複數個GPS衛星訊號； 將該些GPS衛星訊號轉換為複數健位基頻訊號； 將各數位編訊號與-偽_碼進彳#目_#; «+算該^_GPS衛星賴;之接收辨，以觸出相關於該些 GPS衛星訊號之複數個Gps衛星；以及 產生- GPS中間資料，並將該GPS中間餅傳送至一具 有-微處理器之主機，使得該主機利用該微處理器根據 該GPS令間育料執行一定位運算；其中，該GPS中間 資料，包括一補、一頻率槽、一導航雜、一本地系 統時間以及一 GPS時間。 101年04月02日修正替換·'頁， 19.如申請專利範圍第18項所述之GpS接收方法，其中該導 料包含一年層及一星層。 20·如申請專利範圍第18項所述之GPS接收方法，更包含一 將該GPS中間資料經由一低速傳輸介面傳送至_該主機之 步驟，該低速傳輸介面係下列其中之一：一序列周邊介面 (SPI)、一通用異步收發機(UART)介面、一積體電路間(!2C) 介面及一直接記憶體存取(DMA)介面。 21. 如申請專利範圍第18項所述之Gps接收方法更包含步 驟.該主機利用該微處理器根據該GPS中間資料執行一測 （ 速運算、一導航運算及一定時運算。 22. 如申請專利範圍第18項所述之（jpg接收方法，其中該主 機係一可攜式電子裝置。 23. 如申請專利範圍第18項所述之Gps接收方法，其中該計 算該些GPS衛星訊號之接收功率之步驟係利用傅利葉轉換 而計算該些GPS衛星訊號之接收功率。 24. 如申請專利範圍第18項所述之Gps接收方法，其中該計 算該些GPS衛星訊號之接收功率之步驟係於頻域計算該些 （ GPS衛星訊號之接收功率。 25. —種混合型全球定位(GPS)系統，包含： 一天線； . 一 GPS接收裝置，耦接至該天線，用以接收複數個衛星射 頻訊號及產生一 GPS中間資料；以及 一具有一微處理器之主機，經由一低速傳輸介面耦接至該 GPS接收裝置， 101年04月02日修正替換頁 其中，該主機利用該微處理1§根據該GPS中間資料執行定 位運算； 該GPS中間資料，包括一碼槽、一頻率槽、一導航資料、 一本地系統時間以及一 GPS時間。 26. 如申請專利範圍第25項所述之混合型全球定位系統，其中 該低速傳輸介面係下列其中之一 ··一序列周邊介面(sPI)、 一通用異步收發機(UART)介面、一積體電路間(j2c)介面及 一直接記憶體存取(DMA)介面。 27. 如申請專利範圍第25項所述之混合型全球定位系統，其中 該主機可透過該低速傳輸介面控制該GPS接收裝置運作於 一搜尋模式及一追蹤模式。 28. 如申請專利範圍第25項所述之混合型全球定位系統，其中 該主機可透過該低速傳輸介面控制該GPS接收震置運作於 一搜尋模式、一追蹤模式以及一開迴路模式。 29. 如申請專利範圍第25項所述之混合型全球定位系統，其中 該導航資料包含一年曆及一星曆。 30. 如申請專利範圍第25項所述之混合型全球定位系統，更包 含一非揮發性記憶體，耦接至該主機，用以儲存一地圖 料。 31. 如申請專利範圍第25項所述之混合型全球定位系統，盆中 該主機係一可攜式電子裝置。 八 32. 如申請專利細第25項所述之混合型全球定位系統，其中 該低速傳輪介面係為一低速雙向傳輸介面。 、