TWI342703B - Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode - Google Patents

Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode Download PDF

Info

Publication number
TWI342703B
TWI342703B TW096116623A TW96116623A TWI342703B TW I342703 B TWI342703 B TW I342703B TW 096116623 A TW096116623 A TW 096116623A TW 96116623 A TW96116623 A TW 96116623A TW I342703 B TWI342703 B TW I342703B
Authority
TW
Taiwan
Prior art keywords
authentication
encryption
order operation
order
ciphertext
Prior art date
Application number
TW096116623A
Other languages
English (en)
Other versions
TW200845688A (en
Inventor
Chih Hsu Yen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW096116623A priority Critical patent/TWI342703B/zh
Priority to US11/858,906 priority patent/US7970130B2/en
Publication of TW200845688A publication Critical patent/TW200845688A/zh
Application granted granted Critical
Publication of TWI342703B publication Critical patent/TWI342703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724—Finite field arithmetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Complex Calculations (AREA)
  • Storage Device Security (AREA)

Description

342703 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種認證加密(authenticated encryption) 之迦羅瓦計數模式(Galois Counter Mode，GCM)中赫序 (GHASH)運算的加速方法與裝置。 【先前技術】 GCM 是一種提供認證加密(authenticated encryption) 的區塊密碼(block cipher)系統的操作模式(operation mode)。其主要特色在於能夠以高處理速度，同時提供機 密性(confidentiality)和完整性(integrity)。其中，以 GCM 先進加密標準(GCM-Advanced Encryption Standard， GCM-AES)為最常見，主要應用在高速的傳輸環境。 GCM的資料加密（data encryption)是以計數模式 (CTR mode)來達成，而認證是用一種以迦羅瓦場(Galois Field，Gi1)為基礎的赫序函數來完成。此認證加密有四 個輸入(input)，分別為秘密金錄(secret key)尺、初始向量 (initialization vector)/F、純文本(plaintext)尸、和額外的認 證資料(additional authenticated data，ADD)J。戶被分成《 個128-位元區塊’以h，P2,.·.，/>„·}來表示，而J被分成w 個丨28·位元區塊，以恤，為，...,疋}來表示，其中區塊Pn•和 <是少於128個位元。 5 此#忍證加密有兩個輸出(output)，也就是密文(cipher text)C和認證標籤(authentication tag)!T。密文C的長度與 純文本尸的長度相同，認證標籤:Γ的長度記為p此兩個 輸出C和:Γ是經由下列認證加密的運算而取得： H= e(k,〇'28) y。= |’厂 |〇 1 if len(/K) = 96 [GHASH(//,{ },IV) otherwise incr^.,) for i = 1,..., aj ⑴ C,.=尸 θ£(Κ)ί·0Γι· = 1，..·，„_1 C:= Ρ:㊉ MSB"⑻尤，rj T= MSB, (GHASH(i/，j，C)㊉五(尤，y〇)) 其中，扮代表具有金鑰！之尤值的區塊加密(w〇ck cipher encryption)。MSBt⑺傳回位元串列⑽贫如咖之最 左方(leftmost)的ί個位元的位元串列。丨丨代表長度為零的 位元_列。〇”代表”個位元的零序列(zer〇 sequence)。incr() 32^Tt(least significant bit on the right) 當作是一個非負的整數，然後對此非負的整數進行加i 後再取2的餘數。更精碟地說，incr(F |丨乃的值是F丨丨⑺^ mod 232) ° GHASH函數是GCM巾的—觀算，此函數有三個 輸入，並且會產生出-個128位元的赫序值(hash抑㈣。 此三個輸人就是心（：和β，而片是經由⑴式中以秘密 金狀對全數為0的區塊加密而得到的值。下列式子描 述了 GHASH函數之第,.個步驟的輪出不。 (2) (uk|〇i28_v))·" U,,, @C )·Η (U(c:|o128-")).e 、(U (iendlenfc))).// for / = 0 forz = for i = m for / = m +1，.. · 5 w + w — 1 for / = m + w for / = m + n +1 (2)式中’ v是區塊疋的位元長度(bit iength)，w是c„·的 位元長度，®是GF(2128)的加法運算，而乘法運算則是定 義於GF(2128)。J丨| 5代表兩個位元序列(bit sequence)」 和 5 的串接(concatenation)。 (2)式中’GHASH函數可以用第一圖所示的硬體架構 來實現。第一圖中’此GHASH硬體架構的核心(core)是 一個128-位元平行的(parallel)GF(2128)乘法器HH。义暫 存器内赫序值的初始值設定為〇。在最初的w個工作時 脈裡’將w個128-位元區塊為,…，疋一個接一個代入 至(2)式的右關係式。之後，在接下來的„個工作時脈裡， 將密文C的《個128-位元區塊代入至(2) 式的第三行的右關係式。在最後一個工作時脈裡，將 lenG^len^)代入至(2)式的最後一行的右關係式。使用此 硬體架構’總共費時m+«+l個工作時脈來計算此赫序值。 從第一圖也可看出’暫時的結果(temporary result)^· 會與下一個dC暫存器的輸入作X0R的運算後，回饋至 暫存器，以產生G/r(2128)乘法器101的下一個運算元 7 (operand)。GF(2128)乘法器1〇1的另一個運算元是丑，存 放在//暫存器裡。 在2005年5月，D. A. McGrew等人提出的文獻中， 介紹了 GCM的操作模式。此GCM使用64-位元或是128-位元的區塊密碼來同時提供認證和加密。 在2005年ό月，B. Yang等人提出的文獻中，以及 2006年5月’ A· Satoh提出的文獻中，也都揭露了實現 此 GCM-AES 之南速的架構(high-speed architecture to realize the GCM-AES)。此兩種架構都需要費時w+„+i的 工作時脈(dock cycle)來執行GCM中GHASH的運算， 其中，《是密文(cipher text)資料長度，w是認證資料長 度。此m+n+1個工作時脈會導致硬體延遲(iatenCy 〇f hardware)。 美國專利公開號2006/0126835的文獻中，揭露了一 種關於高速的GCM-AES區塊加密裝置與方法。此 GCM-AES區塊加密裝置以四個模組來實現，如第二圖 所示，分別為金錄展開模組(key expansion module)201、 8-回合區塊加密模組(8-round CTR-AES block cipher module)203、3-回合區塊加密模組(3-round CTR-AES block cipher module)205、以及 GF(2128)乘法模組 (multiplication module)207。欲加密的資料來自於 32/128 位元轉換器210，加密後的資料則輸入於ι28/32位元轉 換器220。 此區塊加密裝置可運作於l25MHz的低時脈頻率 (low clock frequency),並且提供一個在局端光終端設備 (Optical Line Termination，〇LT)的 2_Gbps 鏈接安全功能 (link security function)，以及一個乙太被動光網路 (Ethernet Passive Optical Networfc，EPON)的光網路單元 (Optical Network Unit » ONU) ° 【發明内容】 本發明的範例中可提供一種認證加密之GCM中 GHASH運算的加速方法與裝置。本發明同時計算GCM 規範中的認證資料、密文與//n+1值，提供平行化執行 GCM中GHASH運算的處理方式^認證資料與密文的輸 入順序可以相互無關(independent)，如此可讓GCM在應 用上更有彈性(more flexible)。本發明可快速平行化執行 GCM中GHASH運算，僅需約max{w,”}+l個工作時脈。 若密文與//值是固定不變的(invariant)，則僅需個 的工作時脈。 本發明的方法中’首先，根據GCM規格中定義的認 證資料、密文、以及HASH金錄值//，將GHASH函數 最終輸出結果展開成三個中間值(interim value)，尤、和、 位疋區塊。 位疋區塊。
右以習知技術的方程式(2)來執行襲中⑽犯的 了 則需要費時，的工作時脈，才能得到G_ 函數的運算結果。 根據本發明，腿加密之MM t (}Η^ 速方法，其流程範例如第三_示。首先，將ghash 函數的最終輸出結果U開成三個中間值，記為 尤、々、和的組成，如步驟301所示。 在步驟301巾，尤是與額外認證資料❻關的暫時 值，而々是與密文C相關的暫時值*是認證資料的所 個區塊分肺//值崎幂的_，再各職行加總後產 生的臨時值，片值的乘冪最高為糾。而A是密文的„ 個區塊分躲//值轉幕的_，再各職行加總後產 生的臨時值，片值的乘幂最高為《+1。 下列展開式可說明此GHASH函數之第_+1個輸 出值尤+州如何由此三個中間值石、;^、和"„+1來組成。 11
I
[342703 夂+”+丨=4em+n+2㊉4^m+"+丨㊉…㊉2㊉ 严”+丨ec2"”㊉…㊉(/，)卜(咖 . =㊉…θΚ|| 广)>τ+ι ㊉， * ' ----- ， ‘…㊉㈣今㊉(/，|MC^ • Xc "~" * *----- 其中V是/個位元的二元串列(binary string)，v是區塊γ ， 的位元長度’ M是< 的位元長度，A是秘密金鑰尺的位^ 長度，v和w的值皆小於等於灸。 然後，平行化算出石、义C、和//n+l的值，如步驟3〇2 所示。步驟302共有max{m，《}個子步驟，每個子步驟定 • 義為有三個輸入’假設是a、b、和c。每個子步驟執行 : 的運算是_b) . c，需要1個工作時脈。因此計算不 . 需要w個子步驟，換言之，需要m個工作時脈。計算 々和//則需要《個子步驟，也就是需要”個工作時脈。 所以’同時算出K、和γ、值僅需要職㈣ φ 個工作時脈 . β當尤'為、和以+1的值都算出後，最後一個步驟就 是根據尤、&、和W的值，算出GHASH運算的赫序 - 值，也就是執行運算，如步驟303所示， - 此步驟需要1個工作時脈。所以，本發明執行GCM中 GHASH運算共需要_㈣+1個工作時脈。
第四圖是根據本發明，認證加密之GCM中GHASH 12 運算的加速裝置，其硬體架構的一個範例示意圖。此裝 置的硬體架構包括三個模組，用來計算與額外認證資料 4相關的暫時值尤、計算與密文C1相關的暫時值义"c'和 計算//"+1的值。從第四圖可以看出，此裝置的硬體架構 可用三個GF(2*)乘法器401-403、三個暫存器411-413、 和一種GF(2*)加法運算(addition)㊉來實現。三個暫存器 411-413分別儲存丨、和尤的暫時值。暫存器 411、413的初始值是GF(2*)中的加法單位元素〇，暫存 器412的初始值是GF(2”中的乘法單位元素丨。GF(2*)加 法運算㊉可用X0R閘或軟體模組來實現。 在準備過程(preparation process)裡，此三個G/φ*)乘 法器401-403各自計算出於、丑时丨、和石的值，並各 自輸入至三個暫存器411-413。此準備過程中，在計算 不:緙，此裝置使用一個控制訊號441，並透過一個多工 器431來選擇某-q或是len(j|en(c)。暫存器411儲存 之Zc的暫時結果會與多工器431的輸出作^以)加法運 算㊉後，回饋至GF(2*)乘法器4〇1，以產生g尸(约乘法 器401的下-個運算元，G/r(约乘法器4〇1的另一個運 算元是if。類似地’在計算石時，暫存器413儲存之 尤的暫時結果會與某—稱畔*)加法運算喊，回饋 至GF(2*)乘法器403，以產生研约乘法器4〇3的下— 個運算元丨，2¼法器403的另—個運算元是片。在 十算//時暫存器412儲存的暫時結果會回饋至g厂(约 13 此口外右在應用中，無視(2)式中讀c的分類，將 單毛疋為—筆輸入，而僅以奇偶順序輸入，則第四 圖與「第五，的架構可用來加速GHASH運算’將時間 短為^。 间缩 本發明可翻於採用GCM加麵式的範脅，如 MACSeC、EP〇N、儲存裝置或正細中。 惟，以上所述者，僅為發明之實施範例而已，當不能 ，此限定本發明實施之範圍。即大凡—本發明申請專利 範圍所作之均特化與修飾n仍屬本發明專利涵蓋 之範圍内。 Ϊ342703
303執行運算石./r+1ezc A 額外認證資料 C密文 尤與^相關的臨時值 Zc與C相關的臨時值 H HASH金鑰值 w d的長度 « C的長度 401-403 GF(2*)乘法器 411-413暫存器 ㊉加法運算 431多工器 441控制訊號 510 Z矩陣電路 501-503矩陣向量乘法器 510a Z矩陣 542控制訊號 20

Claims (1)

1342703
十、申請專利範園： 1. 一種認證加密之迦羅瓦計數模式(GCM)中赫序運算的 加速方法，以提供資料隱密性與資料完整性之應用， 該赫序運算備有三個輸入，分別是定義於該GCM中的 額外的認證資料d與密文C，以及該赫序運算的赫序 金鑰//，該方法包含下列步驟： 將該赫序運算的最終輸出結果义·Μ+Λ+1屐開成三個中間 值’記為尤、Xc、和/Γ+1 ’的組成，該尤是該額外認 證資料4相關的暫時值，該又C是該密文c相關的暫時 值； 平行化算出該尤、該4、和的值；以及 根據該石、該;、和/Γ+1的值，算出該赫序運算的赫 序值； 其中，該額外的認證資料J被分成w個區塊，記為 4,4，.·.，疋’密文c被分成„個區塊，記為 ，㊉是一種加法運算。 2. 如申請專利範圍第1項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中該㊉是一種x〇R運 算。 3. 如申請專利範圍第1項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中該㊉是以一軟體來 實現。 4·如申請專利範圍第！項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中該尤和而分別如 21 1342703 ^月π修正替換頁 下： 1 -—- xc π//-1 ㊉ c2/r ㊉…㊉(c:||s“k θ 卜M)||MC 加， 其中，y是/個位元的二元串列，V是區塊圮的位元長 度，W是C:的位元長度，A:是定義於該GCM中的秘密 • 金鑰尺的位元長度’v和w的值皆小於等於A；，/⑼⑷是 額外的認證資料J的長度’ 是密文C的長度。 5. 如申請專利範圍第1項所述之認證加密之迦羅瓦計數 ® 模式中赫序運算的加速方法’其中，維持以max{w，„} 個子步驟來執行該平行化算出；^、和#+ι的值。 6. 如申請專利範圍第1項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中，執行運算石.片Μ ㊉不:來算出該赫序運算的赫序值。 7. 如申請專利範圍第5項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中，每個該子步驟定 鲁 彡為有二個輸入a、b、和c’並且執行的運算是(a®b). C ° ’如申印專利範圍第1項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中，計算該心需要所 個子步驟。 9. ^申請專利範圍第i項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速方法，其中，計算該处和該 y+|需要《個子步驟。 10. 如申請專利範圍第1項所述之認證加密之迦羅瓦計數 22 1342703 =年3月之田修正替換頁 it-- - 模式中赫序運算的加速方法，其中該額外認證資料/ 與密文C的輸入順序是獨立的。 11. 一種認證加密之迦羅瓦計數模式(GCM)中赫序運算的 加速裝置’以提供資料隱密性與資料完整性之應用， 該赫序運算備有三個輸入，分別是定義於該GCM中的 額外的認證資料d與密文c，以及該赫序運算的赫序 金鑰//,該裝置包含： 三個乘法器，稱之為第一、第二和第三乘法器，分別 平行計算出三個中間值，記為石、#1和炎，並且在 計算該不；和該尤時，該第一與該第二乘法器的兩個 運算元分別是透過一種加法運算㊉後的結果與該赫序 金输以及 二個暫存器，稱之為第一、第二和第三暫存器，分別 儲存該尤、該β+1、和該々的暫時值； 其中，該尤是該額外認證資料j相關的暫時值，該 不:是該密文C相關的暫時值，算出該石、々和#+1 的值後，透過該三個乘法器之其中一乘法器與該加法 運算㊉而得出該赫序運算的赫序值。 ^2，如申5月專利範圍第^項所述之認證加密之返羅瓦計 數模式中赫序運算的加速裝置，其中在計算該^時， 該裝置更透過-第-控制訊號與—個多工器來選擇 MWMc·)或是該密文c的一區塊，並且儲存該第一 暫存器與該多工器的輸出作該加法運算㊉後，饋入至 該第-乘法器’以產生該該第一乘法器的下—個運算 23 1342703 ^24修立替 元，而/⑼⑷為額外認證資料J的長度，/e„(Q為密文 C的長度，|丨代表串接運算。 13. 如申凊專利範圍第11項所述之認證加密之趣羅瓦計數 模式中赫序運算的加速裝置，其中在計算該不時，該 第三暫存器與該額外認證資料J的一區塊作該加法運 异㊉後，饋入至該第三乘法器，以產生該第三乘法器 的下一個運算元。 14. 如申明專利範圍第11項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速裝置，其中在計算丹州時，該 第二暫存器的值饋入至該第二乘法器，以產生該第二 乘法器的下一個運算元。 15. 如申叫專利範圍第u項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速裝置，其中該三個乘法器係三 個定義在上縣法器]為自然數。 .如申π專利範圍第11項所述之認證加密之迦羅瓦計數 換式中赫序運算的加速裝置，其令該三個乘法器共享 矩陣電路’ 3玄Ζ矩陣電路是以Mastrovito乘法器 方法來a十异Ζβ矩陣，Za矩陣代表由一多項式與— 夕項式產生器導出的一個方矩陣。 .如申β專她圍第10項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速裝置，其中該三個乘法器係以 §亥Ζ矩陣電路和三個矩陣向量乘法器來實現。 8·如申叫專利範圍第16項所述之認證加密之迦羅瓦計數 ^式中赫序運算的加速裝置其甲該當該額外認證資 24 ^42703 修正替換頁 料讀該密文c都輸入完畢後，該裝置透過-第二控 制訊號，將e 1栽入於該2矩陣電路，然後計算出一 ' 矩陣。 ‘ 19·如申請專利Ι&圍第16項所述之認證加密之迦羅瓦計數 模式中赫序運异的加速裝置，其令當該赫序金鑰开載 ' 入於該Ζ矩陣電路時，該ζ矩陣電路計算一 Ζ//矩陣。 - 20.如申請專利範圍第17項所述之認證加密之迦羅瓦計數 模式中赫序運算的加速裝置，其中該三個矩陣向量乘 φ 法器是三個Mastrovito's標準基底乘法器。 25
TW096116623A 2007-05-10 2007-05-10 Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode TWI342703B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096116623A TWI342703B (en) 2007-05-10 2007-05-10 Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode
US11/858,906 US7970130B2 (en) 2007-05-10 2007-09-21 Low-latency method and apparatus of GHASH operation for authenticated encryption Galois Counter Mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096116623A TWI342703B (en) 2007-05-10 2007-05-10 Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode

Publications (2)

Publication Number Publication Date
TW200845688A TW200845688A (en) 2008-11-16
TWI342703B true TWI342703B (en) 2011-05-21

Family

ID=39969546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116623A TWI342703B (en) 2007-05-10 2007-05-10 Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode

Country Status (2)

Country Link
US (1) US7970130B2 (zh)
TW (1) TWI342703B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8290147B2 (en) * 2009-10-30 2012-10-16 General Dynamics C4 Systems, Inc. Systems and methods for efficiently creating digests of digital data
CN102355352B (zh) * 2011-07-24 2015-03-11 哈尔滨工程大学 一种数据机密性和完整性保护方法
JP5755609B2 (ja) * 2012-07-31 2015-07-29 日本電信電話株式会社 演算装置、その方法およびプログラム
US9646105B2 (en) * 2012-11-08 2017-05-09 Texas Instruments Incorporated Reduced complexity hashing
US10015152B2 (en) * 2014-04-02 2018-07-03 International Business Machines Corporation Securing data in a dispersed storage network
EP3032523B1 (en) * 2014-04-10 2019-03-27 Fuji Electric Co., Ltd. Information processing device, program, and storage medium
WO2016087395A1 (en) * 2014-12-03 2016-06-09 Nagravision S.A. Block cryptographic method for encrypting/decrypting messages and cryptographic devices for implementing this method
US10110376B1 (en) 2016-03-28 2018-10-23 Secturion Systems, Inc. Systolic parallel Galois hash computing device
WO2018118569A1 (en) 2016-12-21 2018-06-28 Cryptography Research, Inc. Protecting parallel multiplication operations from external monitoring attacks
RU2666303C1 (ru) * 2017-12-14 2018-09-06 Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" Способ и устройство для вычисления хэш-функции

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990624B2 (en) * 2001-10-12 2006-01-24 Agere Systems Inc. High speed syndrome-based FEC encoder and decoder and system using same
KR100675837B1 (ko) * 2004-12-13 2007-01-29 한국전자통신연구원 고속 ｇｃｍ-ａｅｓ 블록 암호화 장치 및 방법
US7991152B2 (en) * 2007-03-28 2011-08-02 Intel Corporation Speeding up Galois Counter Mode (GCM) computations

Also Published As

Publication number Publication date
US20080279368A1 (en) 2008-11-13
TW200845688A (en) 2008-11-16
US7970130B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
TWI342703B (en) Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode
KR102628466B1 (ko) 메시지 부호화 및 복호화를 위한 블록 암호화 방법 및 이 방법을 구현하기 위한 암호화 장치
Hodjat et al. Minimum area cost for a 30 to 70 Gbits/s AES processor
Gueron Intel’s new AES instructions for enhanced performance and security
JP5120830B2 (ja) 共用のハードウェアを利用して暗号文及びメッセージ認証コードを生成するための方法及びシステム
Hammad et al. High-speed AES encryptor with efficient merging techniques
US8452006B2 (en) Cryptographic processing using a processor
US20110255689A1 (en) Multiple-mode cryptographic module usable with memory controllers
US20080240423A1 (en) Speeding up galois counter mode (gcm) computations
JP2001007800A (ja) 暗号化装置および方法
TW201105080A (en) Processor instructions for improved AES encryption and decryption
Taha et al. Key updating for leakage resiliency with application to AES modes of operation
Liu et al. Format-preserving encryption for datetime
Hodjat et al. Speed-area trade-off for 10 to 100 Gbits/s throughput AES processor
Gouvêa et al. Implementing gcm on armv8
Shastry et al. ASIC implementation of AES
Dong et al. Enabling privacy preserving record linkage systems using asymmetric key cryptography
Biglari et al. Maestro: A high performance AES encryption/decryption system
Hammad Efficient hardware implementations for the advanced encryption standard algorithm
CN109714151A (zh) 基于aes-gcm的芯片数据处理方法及系统
Buell Modern symmetric ciphers—Des and Aes
Hao et al. Algebraic fault attack on the SHA-256 compression function
Momin et al. Unprotected and masked hardware implementations of spook v2
Tonde et al. Implementation of Advanced Encryption Standard (AES) Algorithm Based on FPGA
Sasongko et al. Architecture for the secret-key BC3 cryptography algorithm