TWI270168B - Method for manufacturing non-volatile memory - Google Patents

Description

I270 職— 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種記憶

關於-種非揮發性記憶體广方法域別疋有 【先前技術】 H 元件。其中，= 用以儲存資料或數據的半導體 後也不會消失之優:揮㈣入之資料在斷電 記憶體，以維持電器產口 ，甩為產品中必須具備此類 電腦和電子設備所;泛;二件而成為個人 典型的非揮發性記憶體豆 閘極(floating gate)與控 ^的夕日日石夕衣作子置 窝入;令日#，、、± w Θ極(contro1 gate)。當記憶體進行 …'木、/入洋置閘極的電荷會 矽浮置閘極之中。铁而如々口曰J J刀呻趴正们夕日日 λν^( …、，在夕日日矽浮置閘極下方的穿隧氧 oxide layer)有缺陷存在時，: =路諸存的電荷购 =^仏的問題之外’其亦難以同時與一般的互 補式金氧+賴元件(CMOS)電路製程整合。 …為了^非揮發性記憶體漏電流之問題，—般的方法 是採用梦·氧化秒-氮化石夕-氧化參梦(SONOS)我憶體。 S0N0S型記憶體為採用—層電荷陷人雜卿_ !㈣取 ，習知記憶體衫糾浮置_，此電荷陷人層之材質為 氮化矽。由於，氮化矽具有捕捉電荷的特性，因此注入電 5

1270168 18254twf.doc/y i ^ : G:的二荷並不會均勻分布整個電荷陷入層之 木於遠^陷入層的局部區域上。雖铁，相鲈於 =記憶體的多晶料㈣極中的電荷，對於穿 =ίί較小，元件漏電流的現象也較不 a:%荷陷人的局部區域很靠近電荷陷人層與穿隨氧 是而對這些電荷而言，上述之電荷陷入層還 件漏電^的^電流流出，亦即是還是紐完全地解決元 目、刖，有人提出一種新穎的非揮發性記憶體元件社 構，奈米點(nan〇crystai)非揮發性記憶體元件，其係以= 體奈米點取代習知記憶體的乡晶料置_儲存 功 用、。，美國專利公告號第雇舰如AU虎揭露_種奈米 束半導體元件’其巾所公開的製造半導體元件的製程;， 在奈米束(nanocluster)上會形成—層氧化阻障^ ―丨啊）。但是，上述專利之奈米束通常 (coulomb blockade)效應的影響，每次僅能夠儲存單一電 子，如此一來會導致較小的臨界電壓窗口。 迅 【發明内容】 有鑑於此’本發明的目的就是在提供一種非揮發性記 憶體的製造方法，以解決元件漏電流的問題，進而提古元 件的可靠度。 本發明的另一目的是提供一種非揮發性記憶體的製 造方法，能夠整合記憶胞區與週邊電路區之製程，且可避 免奈米點受後續製程影響。 & σ k 6 1270 繼 wf.doc/y 本發明提出一種非揮發性記憶體的製造方法，首先在 基形成穿^介電層。然後，於穿隨介電層上形成多個 矽不只點。接著，進行金屬矽化製程，以上 個金屬錢物奈米點。隨後，於基紅依序^ ^層，體層，以覆蓋這些金屬魏物奈米點與穿隧介 二爲圖案化導體層、介電層、金屬矽化物奈米點 二其广^ % y ’以形成閘極結構。然後，於間極結構兩側 之基底切成源極/¾極區。 θ ’ 日月的實施例所述’上述之金屬矽化製程例如 Ϊ:铁』土底亡形成金屬層，以覆蓋石夕奈米點與穿随介電 二二二進行第—次快速熱回火製程，以使金屬層與矽 声之後，予g。在一貫施例中，在移除未反應的金屬 S rJT例如是進行第二次快速熱回火製程。 層的方、法例=r、t實施例所述，上述之移除未反應的金屬 刀 疋進行一姓刻製程。 是一:埶、2明的實施例所述’上述之金屬層的材質例如 鎳所組成之^其中，雜金屬係選自於鈦、鵠、翻、钻、 法例實施例所述，上述之梦奈米點的形成方 予氣相沈積法。 是掺雜多Btj明的實施綱述，上述之導體層的材質例如 本毛月另提出—種非揮發性記憶體的製造方法，其方 7 1270 __ 决係先提供-基底，此基底具有—記憶胞區以及— =區。然後’在基底上形成穿隧介電層，之後於穿隨介^ 上上形成多财奈絲。接著，進行金屬魏製程，以 這些石夕奈米點轉魏多個金射化物奈米點。隨後，於爲 底上形成介電層’以覆蓋這些金b化物奈米點與穿^ 電層。繼之，移_邊電路區之介電層、金㈣化物 點與穿隨介電層。然後，於記憶胞區之介電層以及週邊電 2之基底上形成閘氧化層。之後，於閘氧化層上形成導 脰層。接I ’圖案化導體層、閘氧化層、介電層、金屬石夕 ”點與穿随介電層’直至曝露出基底表面，以於記 L月l區也成第-間極結構，以及於週邊電路區形成第二閑 極結構。隨後，於第—閘極結構兩側之基底中形成第-源 極A極區，以及於第二閘極結構兩側之基底中形 極/汲極區。 β 2照本發明的實施例所述，上述之金射化製程例如 =於基底上形成金屬層，以覆蓋珍奈米點與穿隨介電 = ’、、、、後’進行第-次快速熱回火製程，以使金屬層與石夕 示ί點反應’以形成多個金屬石夕化物奈米點。接著，再移 =的金屬層。在—實施例中，在移除未反應的金屬 層後，還可例如是進行第二次快速熱回火製程。 =本發明的實施例所述，上述之移除未反應的金屬 層的方去例如是進行一蝕刻製程。 甘一=本發明的實施例所述，上述之金屬層的材質例如 °其中’耐熱金屬係選自於鈦、鶴、翻、钻、 8 127〇1紙— 鎳所組成之族蛘。 依照本發明的實施例所述 法例如是 ：化學氣相沈積法。 依照本發明的實施例所述 法例如是進行-熱氧化製程。 上述之矽奈米點的形成方 上述之閘氧化層的形成方

八帝、t奄明的貫施例所述，上述之移除週邊電路區之 介電層L金屬⑦化物奈米點與穿隧介電層的方法例如是， 先於記憶胞11之介電層上形成-光_。紐，以光阵層 為_罩幕，則週邊電路區之介電層、金屬⑦化物奈米 點與穿隧介電層。 依肊本發明的實施例所述，上述之介電層的材質例如 是氮化矽。 、 上述之導體層的材質例如 依照本發明的實施例所述 是換雜多晶梦。 本發明係利用一金屬石夕化製程，來形成金屬石夕化物奈 米點，以作為電荷儲存的單元，因此本發明可較習知之半 導體奈米點有更大之臨界電壓窗口。另—方面，由於電荷 是儲存在這些金財化物奈米財，目此#㈣介電層產 生缺陷時，只有靠近缺陷處之金屬魏物奈米點的電荷會 流失，其他部分之電荷仍會保存在金屬砂 因此可以改善元件的可靠性。而且，本發明=二 方法可同時整合記㈣區與週邊電路_非揮發性記 之製程’因此可簡化製程，提高記憶體元件的積集度以及 減少製程成本。此外，本發明係於金屬矽化物奈^二上形 9 1270 Hc/y 成一層介雷爲 (如氧化制€，以保護金屬矽化物奈米點不受到後續製程 程響，以避免降低元件的可靠度與元件效能。 易懂7 °襄本發明之上述和其他目的、特徵和優點能更明顯 下文特舉實施例，並配合所附圖式，作詳細說明如 【實施方式】 p I ~r-* ’說明本發明之非揮發性記憶體的製造方法。 |JSL| 1 a

" 至圖1F為依照本發明一實施例所繪示的非揮發 性__^方法之純剖㈣。 首先，晴參照圖1A，提供一基底100，此基底100例 底。然後，於此基底_上形成—層穿隧介電層 例如Ί隨介電層102的材質例如是氧化石夕，其形成方法 其他；電=法技ΐ然，介電層102之材質也可以是 乎點104石:大妾者’於穿隨介電層102上形成多個石夕奈 如是化學氣相沈積法4，其形成方法例 例如疋，進订-化學氣相沈 1万法 上’以長晶的方式形成之。 卩於祕介電層102 之後’再進行—金屬矽化製程 變成多個金屬矽化物奈米點1〇4,，、使矽示米點104轉 上述，金屬石夕化製程為，如目1β戶=故為電荷儲存單元。 成一層金屬層1〇6，以覆蓋矽太不，於基底100上形 !02。金屬層Κ)6的材質例如是而ϋ占104 *穿隨介電層 自於欽、達|、銘、錯、錦所組成之，而其可例如是選 失蛘。金屬層1〇6的形 1270 槪 f.-/y 成方法例如是錢射沉積法(sputtering deposition)。 接著，請參照圖1C，於金屬層106形成後，進行一 第一次快速熱回火製程(rapid thermal process，RTP)log， 以使金屬層106與矽奈米點i〇4反應，以形成金屬矽化物 奈米點104,。 然後，請參照圖1D，將未反應的金屬層106移除。 上述將未反應的金屬層106移除的方法例如是進行一餘刻 製程，其可例如是濕式蝕刻法。在一實施例中，更可於移 除未反應的金屬層106之後，進行一第二次快速熱回火製 程110，其反應溫度較第一次快速熱回火製程高，可 使金屬矽化物奈米點104,轉變為阻值更低之相態。當然， • 第一次快速熱回火製程與第二次快速熱回火製程11〇 的反應溫度、反應時間及其他製程條件皆視金屬層的材質 不同而不同。 值得一提的是，本發明係利用金屬矽化製程，以形成 多個金屬矽化物奈米點104,，而電荷可被儲存於獨立的金 • 屬矽化物奈米點104,中。另外，由於庫倫阻斷(coulomb blockade)效應的影響，習知之半導體奈米點每次僅能夠儲 存單一電子，如此一來會導致較小的臨界電壓窗口。本發 明之金屬矽化物奈米點與習知之半導體奈米點不同，其^ 儲存多個電子，因此可提高臨界電壓窗口，以及元 作速度。 繼之，請參照圖1E，於基底100上形成—層介電層 112,以覆蓋住金屬矽化物奈米點104,與穿隧介電層ι〇2曰。 1270 權’ wf.doc/y =電層112之材質例如是氮化矽，其形成方法例如是化學 ，相沈積法。當然，穿隧介電層1〇2之材質也可以是其他 材料。然後，在介電層112上形成一層導體層114。 ^奴層114的材質例如是摻雜多晶矽，而其形成方法例如 ^利用化學氣相沈積法形成一層未摻雜多晶矽層（未繪示） Y ’進行離子植入(ion implantati〇n)步驟，而形成之。此外， 時徵層114的形成方法亦可在進行化學氣相沈積製程 通入含有摻質之反應氣體，而形成之。 金屬照圖1F，_化導體層114、介電層山、 極社i奈米點1〇4,以及穿隨介電層⑽，以形成一門 成二=接著’於間極結構116兩側之基底⑽中开: 進行:摻：二1二源 的相關製程，關;知之非揮發性記憶體 於此不再費述 衣私為砂此技藝者所週知，因此 本务明利用金屬魏物奈米，點财 此丄而電荷係儲存在這些金屬石夕化物太:為笔何儲存的 化物;ί::;層產生缺陷時，只有靠:缺 不木點的電荷备泠生 處之金屬石夕 物奈米點厂因此可仍會保存在 損時，也僅會二 ^何儲存或是電荷傳遞的特性。i夕化物奈米點 外，本發明之非揮發性記憶體的製造方法亦可與週 12 I27〇Hdoc/y 邊電路區的製程進行聲人 、 ^ 丁正口，以同時製作在同一晶圓上，形 成種同π、、、口 a心[思胞區與週邊電路區的非揮發性記憶 體。圖2Α至圖2Η為依照本發明另一實施例所繪示的非揮 發性記憶體的製造方法之流程剖面圖。其中，圖2八至圖 2D係與圖1Α至圖1D的製程相同，且於圖2Α至圖犯中， 與圖1Α至圖1D相同的構件係使用相同的標號，並省略豆 說明。 八 首先，請參照圖2Α，提供_基底100，其中基底1〇〇 具有-記憶胞區l〇la以及一週邊電路區1〇lb。然後，於 此基底100上形成-層穿隧介電層1〇2。接著，於穿隨介 電層102上形成多個矽奈米點1〇4。 .i之後，再進行一金屬矽化製程，以使矽奈米點104轉 變成多個金屬魏物奈米點104,，以做為浮置閘極。上述， 金屬矽化製程為，如圖2B所示，於基底1〇〇上形成一層 金屬層10ό ,以覆蓋矽奈米點1〇4與穿隧介電層1〇2。日 接著，請參照圖2C，於金屬層106形成後，進行— • 第一次快速熱回火製程108，以使金屬層1〇6與矽奈米點 104反應’以形成金屬矽化物奈米點104,。 然後’請參照圖2D，將未反應的金屬層1〇6移除。 在一實施例中，更可於移除未反應的金屬層1〇6之後，、進 行一弟一次快速熱回火製程1 1 〇。 繼之，請參照圖2E，於基底100上形成一介電層12〇, 以覆蓋金屬矽化物奈米點1〇4,與穿隧介電層1〇2。此介電 層120的材質例如是氮化矽，其形成方法例如是化學^: 13

I27〇Mf,oc/y 介電層12G之材f也可以是其他介電材料。 2电:"用來避免金屬梦化物奈米點104,受到後續之 氧化製程的影響。 Η交、，貝之 j %參照圖2F ’移除週邊電路區101b之介電肩 〇、'㈣化物奈米點刚，與穿隨介電層似，其移除; H如於記憶胞區丨㈣之介電層i2Q上形成—光阻居 (=)。！後，以此光阻層為蝕刻罩幕，蝕刻週邊電： :丨電層120、金屬矽化物奈米點104,與穿隧介電 層 102。 隨後，請參照圖2G，於記憶胞區驗之介電層12〇 =及週^路區祕之基底⑽上形成—閘氧化層122。 閑氧化層122的材質例如是氧切，其形成方法例如是埶 乳化法。接者’於閘氧化層122上形成-層導體層124。 其中’導體層124的材質及形成方法可與圖1E之導體層 114相同’因此不再贅述。特別是，由於金屬石夕化物奈米 點104上形成有一層介電I 120，因此在閘氧化層122的 形成過耘中，可使金屬矽化物奈米點104,不會受到氧化作 用，而影響到可靠度。 隨^复’請參照圖2H，圖案化導體層124、閘氧化層 122、；|電層120、金屬矽化物奈米點1〇4，與穿隧介電層 102，直至曝露出基底100表面，以於記憶胞區i〇ia形成 閘極結構126,以及於週邊電路區1〇lb形成閘極結構128。 接著，於閘極結構120兩侧之基底10〇中形成源極/汲極區 130，以及於閘極結構128兩側之基底1〇〇中形成源極/汲 14 1270 磁 wf.doc/y 極區源極/汲極區13〇 一摻雜製程。 同樣地，之後更可進行非揮發性記憶體的相關製程， 關於這些i程為4知此技藝者所周知，因此於此不再贅述 綜上所述，本發明可具有下列優點··

1·本發明利用金屬矽化物奈米點作為電荷儲存的。σ 元，因此當穿隧介電層產生缺陷時，只有靠近缺陷處之: 屬石夕化物奈米點的電荷會流失，而其他部分之電荷仍會二 存在金屬矽化物奈米點中，因此可以改善元件的可靠 2·^發明之金屬矽化物奈米點能夠儲存多個電子，因 此可提咼臨界電壓窗口，以及元件的操作速度。 3.本發明係於金屬矽化物奈米點上形成一層介電層， 因此可保護金屬矽化物奈米點不會受到後續之氧化掣^ 影響，以避免降低元件的可靠度與元件效能。 、、 4·本發明之方法可同時整合記憶胞區與週邊電路區的

的形成方法例如是進行 非揮發性⑤隨之製程，目此可簡化製程，提高記憶體元 件的積集度，以及可減少製程成本。 〜且 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明、，，任何熟f此技藝者，在不獅本發明之精神和範 圍内’當可作些許之更動與潤飾，@此本發明之保護範圍 i視後附之申請專利範圍所界定者為準。 【圖式簡單說明】

圖1A至圖1F&依照本發明一實施例所繪示的非 性記憶體的製造方法之流程剖面圖。 X 15 127 0 \^5^wf.d〇c/y 圖2Α至圖2Η為依照本發明另一實施例所繪示的非 揮發性記憶體的製造方法之流程剖面圖。 【主要元件符號說明】 100 :基底 102 :穿隧介電層 104 :矽奈米點 104’ ：金屬矽化物奈米點 106 :金屬層 • 108 :第-次快速熱回火製程 110 ··第二次快速熱回火製程 112、120 :介電層 . 114、124 :導體層 116、126、128 :閘極結構 118、130、132 :源極/汲極區 122 :閘氧化層 16

Claims (1)

1. 丨wf.doc/y 十、申請專利範圍： 1. 一種非揮發性記憶體的製造方法，包括： 在一基底上形成一穿隧介電層； 於該穿隧介電層上形成多數個矽奈米點； 進行一金屬石夕化製程，以使該些石夕奈米點轉變成多數 個金屬矽化物奈米點； 於該基底上依序形成一介電層與一導體層，以覆蓋該 些金屬矽化物奈米點與該穿隧介電層； 圖案化該導體層、該介電層、該些金屬矽化物奈米點 與該穿隧介電層，以形成一閘極結構；以及 於該閘極結構兩側之該基底中形成一源極及極區。 2. 如申請專利範圍第1項所述之非揮發性記憶體的製 造方法，其中該金屬矽化製程，包括： 於該基底上形成一金屬層，以覆蓋該些矽奈米點與該 穿隧介電層； 進行一第一次快速熱回火製程，以使該金屬層與該些 矽奈米點反應，以形成該些金屬矽化物奈米點；以及 移除未反應的該金屬層。 3. 如申請專利範圍第2項所述之非揮發性記憶體的製 造方法，其中在移除未反應的該金屬層之後，更包括進行 一第二次快速熱回火製程。 4. 如申請專利範圍第2項所述之非揮發性記憶體的製 造方法，其中移除未反應的該金屬層的方法包括進行一蝕 刻製程。 17 I27〇H.doc/y 5. 如申請專利範圍第2項所述之非揮發性記憶體的製 造方法，其中該金屬層的材質包括一耐熱金屬。 6. 如申請專利範圍第5項所述之非揮發性記憶體的製 造方法，其中該耐熱金屬係選自於鈦、鎢、鉑、鈷、鎳所 組成之族群。 7. 如申請專利範圍第1項所述之非揮發性記憶體的製 造方法，其中該些矽奈米點的形成方法包括一化學氣相沈 積法。 8. 如申請專利範圍第1項所述之非揮發性記憶體的製 造方法，其中該導體層的材質包括摻雜多晶矽。 9. 一種非揮發性記憶體的製造方法，包括： 提供一基底，該基底具有一記憶胞區以及一週邊電路 區， 在該基底上形成一穿隧介電層； 於該穿隧介電層上形成多數個矽奈米點； 進行一金屬矽化製程，以使該些矽奈米點轉變成多數 個金屬矽化物奈米點； 於該基底上形成一介電層，以覆蓋該些金屬矽化物奈 米點與該穿隧介電層； 移除該週邊電路區之該介電層、該些金屬矽化物奈米 點與該穿隧介電層； 於該記憶胞區之該介電層以及該週邊電路區之該基 底上形成一閘氧化層； 於該閘氧化層上形成一導體層； 18 ;wf.doc/y 圖案化該導體層、該間氧化層、該介電層、該些金屬 石夕化物奈《與該輯介㈣，直至曝露出該基底表面， 以於該記憶胞區形成-第1極結構，以及於該週邊電路 區形成一第二閘極結構；以及 於該第-閘極結構兩側之該基底巾形成—第一源極/ 沒極區，以及於該第二閘極結構兩側之該基底中形成一第 -源極/没極區。 ，、10·如中請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中金屬矽化製程，包括： 於该基底上开>成一金屬層，以覆蓋該些石夕奈米點與該 穿隧介電層； 進行一第一次快速熱回火製程，以使該金屬層與該些 石夕奈米點反應，以形成該些金屬矽化物奈米點；以及 移除未反應的該金屬層。 ，U·如申請專利範圍第10項所述之非揮發性記憶體的 製造方法，其中在移除未反應的該金屬層之後，更包括進 行第二次快速熱回火製程。 12·如申請專利範圍第10項所述之非揮發性記憶體的 衣造方法，其中移除未反應的該金屬層的方法包括進行一 蝕刻製程。 13·如申請專利範圍第10項所述之非揮發性記憶體的 製造方法，其中該金屬層的材質包栝一耐熱金屬。 14·如申請專利範圍第13項戶斤述之非揮發性記憶體的 製造方法，其中該耐熱金屬係選自於鈦、鎢、鉑、鈷、鎳 19 !wf.doc/y 所組成之族群。 15·如申請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中該些石夕奈米點的形成方法包括一化學氣相 沈積法。 16. 如申請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中該閘氧化層的形成方法包括進行一熱氧化 製程。 17. 如申請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中移除該週邊電路區之該介電層、該些金屬 矽化物奈米點與該穿隧介電層的方法，包括： 於該記憶胞區之該介電層上形成一光阻層；以及 以該光阻層為餘刻罩幕，韻刻該週邊電路區之該介電 層、該些金屬矽化物奈米點與該穿隧介電層。 18. 如申請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中該介電層的材質包括氮化矽。 19. 如申請專利範圍第9項所述之非揮發性記憶體的 製造方法，其中該導體層的材質包括摻雜多晶矽。 20