TWI237397B - Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices - Google Patents

Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices Download PDF

Info

Publication number
TWI237397B
TWI237397B TW93119774A TW93119774A TWI237397B TW I237397 B TWI237397 B TW I237397B TW 93119774 A TW93119774 A TW 93119774A TW 93119774 A TW93119774 A TW 93119774A TW I237397 B TWI237397 B TW I237397B
Authority
TW
Taiwan
Prior art keywords
substrate
scope
item
patent application
silicon
Prior art date
Application number
TW93119774A
Other languages
English (en)
Other versions
TW200601574A (en
Inventor
Cheng-Yeh Yu
Suen-Rung Jan
Shu-Tung Jang
Chee-Wee Liu
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW93119774A priority Critical patent/TWI237397B/zh
Application granted granted Critical
Publication of TWI237397B publication Critical patent/TWI237397B/zh
Publication of TW200601574A publication Critical patent/TW200601574A/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

1237397 五、發明說明(1) —-- 【發明所屬之技術領域】 在積體電路技術上’元件的速度受到載子先天物理條 件的影響而有一定的極限。本案藉由將用於製做積體電路 凡件的基板應力應變,而使得載子的有效質量減小,進而 提升元件的操作速度。 【先前技術】 習知將應變矽(strained Si )技術應用於金氧半場 效電晶體(MOSFETs )的方法,考里用將矽成長於鬆弛的 (relaxed )矽鍺層上」,由於鍺的晶格常數大約比矽大 4% ’所以石夕便受到矽鍺層施予拉伸的張力而產生應變。而 此石夕鍺層可成長在絕緣石夕(silic〇n — 〇n_insulat〇r, so I )的基板,或者傳統的矽基板上,不論是那一種方 式,j證實可增強p型及N型金氧半場效電晶體的速度。 。 若直接成長應變矽於傳統矽晶圓之上,必須先在矽晶 圓上先成長一層鬆弛的矽鍺層,但是因為鬆弛矽鍺層與矽 曰曰圓介面處晶格常數差異過大所以會產生缺陷;為了降低 =樣的缺陷,多會先成長一層厚度較厚(0·5〜2 之鍺 /辰度漸、复(漸A )之石夕鍺緩衝層(grade(j relaxed SiGe buf f ’然後再成長一鍺濃度均勻之厚鬆弛矽鍺層,最 後才疋蠢晶成長厚度較薄之應變矽層。環顧目前應變矽的 成長方法’皆必須先成長鬆弛之矽鍺緩衝層,而這個步驟 會造成應變矽與矽鍺緩衝層介面產生不少的錯位 (dislocation),而降低應變矽的品質。 驾知利用機械方式產生應變的方法為四點彎曲法
1237397 五、發明說明(2) (Four point Bending Method,參考Jeffery c Shuling et al, IEEE Sensors Journal, Vol. 1, pp. 14-30),其結構屬於量測性質。方法是將整片晶圓’ (wafer )的兩點固定,在另外兩個點上施力以使晶圓產 生應變。這種方法一般用於壓阻材料上的應力校正居多, 目前曰本的Hitachi公司與麻省理工學院(MIT )的研究團 隊都有用此方式來將製做好的金氧半場效電晶體元件產生 應變。這個方法雖然方便且容易實施,然而卻無法讓元件 產生永久應變。職是之故,本案創作人鑒於上述習知技術 之缺失,經悉心之研究,並本鍥而不捨的精神,終創作出 本案之『利用機械應變矽增加積體電路或元件速度的方 法』。 【發明内容】 本案之主要目的在於提供一種增加積體電路或元件速 度的方法1藉由在基板上作用應力,使基板產生應變,基 板發生應變後,傳輸載子的有效質量就會縮小,載子遷移 率及飽和速度均增加,因此元件的操作速度可以獲得提 升。 根據本案之構想’利用將基板應力應變以增加積體電 路或元件速度的方法,包含以下步驟··提供一基板;固定 該基板的邊界,於該基板上施予一應力;以及該基板受該 應力而產生應變。 根據上述之構想,其中該基板係選自單晶矽、多晶
第7頁 1237397 五、發明說明(3) 矽、非晶矽、鍺化矽、以及其他第三、四、五族元素之元 素或化合物,以提供能承受應變之半導體基板或絕緣體基 板0 根據上述之構想,其中該基板係選自絕緣矽基板 (SOI )以及絕緣矽鍺基板(silic〇n Germanium 〇η Insulator,SG01)其中之一。 根據上述之構想’其中該基板係選自原始基板以及經 過加工的基板其中之一。 根據上述之構想,其中該基板係為方形。
^根據上述之構想,其中對該方形基板施予應力的方^ 係為於該方形基板的對稱軸上,以橫桿沿著對稱軸自該戈 形基板的底部向上頂撐,以使該方形基板得到對稱應變。 係盔ϊ ί i述之構想’其中對該方形基板施予應力的“ t為於该方形基板的對稱軸上,以二點以 變。 q上貞撐,以使该方形基板得到對稱應 進杆:5 12 2構想’ •中該基板係為與其他基板或薄膜 違仃黏合或鍵結之複合基板。 磨、ΐΐ上述之構想中該複合基板於應變前可施予研 ^ 以及分裂以改變該複合基板的厚度。 應力:ii?之構想,λ中該應力係為拉伸應力以及壓縮 f,上述之構想,其係藉由一組模具器材完成。 根據上述之構想,其中該組模具器材係由一夾扣裝置 1237397 --—--- 乂及一活動軸桿所組成。 液體插^康上述之構想’其中可於該組模具中注入可凝固之 _ ’利用凝固後之液體將受應變之基板固定。 體電t案另—方面提供一種利用將基板應力應變以增加積 —義路或70件速度的方法,包含以下步驟:(a)提供一第 複i板;(b)於該第一基板表面形成複數個孔洞;(C)於該 板·個孔洞内填入體積可改變之物質;(d )提供一第二基 貼人(e)將該第二基板覆蓋於該第一基板之上,使其緊密 兮I ’(f)使該物質改變體積;以及(g)該第二基板受到因 $體積改變所產生的應力而產生應變。 晶石夕根據上述之構想,其中該第一基板係選自單晶矽、多 = 、非晶石夕、鍺化矽、以及其他第三、四、五族元素之 %素或化合物。 晶發根據上述之構想,其中該第二基板係選自單晶矽、多 元素/非晶石夕、鍺化矽、以及其他第三、四、五族元素之 基板4 t合物’以提供能承受應變之半導體基板或絕緣體 (8根據上述之構想,其中該第二基板係選自絕緣矽基板 )以及絕緣矽鍺基板(SGOI )其中之一。 f f據上述之構想,其中該第二基板於黏合前以及黏合 後可施予研磨、蝕刻、以及分裂以改變該複合基板的厚 度。 根據上述之構想,其中該第二基板於黏合前於其上制 作電子積體電路元件以及光電元件。 衣
第9頁 1237397 五、發明說明(5) 根據上述之構想,其中該步驟(f )係利用溫度或壓力 的改變,而使得該物質改變體積。 根據上述之構想,其中該第二基板於產生應變後,將 該第二基板表面平坦化,以製做電子積體電路元件以及光 電元件。 根據上述之構想,其中該應力係為拉伸應力以及壓縮 應力其中之一。 【實施方式】 本案透過對矽基板施予機械應力,使矽基板彎曲產生 應變,進而有效地降低電子及電洞的有效質量,以增加電 子和電洞的遷移率。因為電子和電洞的遷移率增加、元件 的操作速度變快,一些例如M〇SFET的電子元件的特性可以 因而獲得改善。 ^第一圖是本案最基本實施例的示意圖。第一圖中以圓 形基板—為例,第一圖(a)是圓形基板10的上視圖。第一固 顯示將圓形基板10的邊緣以夾具12固定,然後基板^ 又到來自於基板底部的一個向上的機械應力2〇的作 形成彎曲的應變基板11。 失去ΐ基板為方形基板,則基板受應力作用的情形,可以 2;;;力::圖= 方形基板13的州 固定。為ίίΐι 爽具12將基板13的邊緣 的下方生對稱應變,在對稱軸(X轴) 也予個向上的機械應力,基板1 3便會因此應力 1237397 五、發明說明(6) 的作用,而產 械應力,較簡 方法是在基板 21,然後將水 的機械應力2 0 外一個方法則 軸,平均放置 距離大致相等 每個支撐棒2 2 支撐棒22所施 基板1 4。 上述的兩 形和方形做為 小、或甚至是 你何處理之基 是如第三圖所 片以上的半導 3 2,可以在鍵 化學蝕刻、或 計。而半導體 形成產生應變 欲對基板 外,還可以製 產生應變,並 生對稱應 早且易於 下方沿著 平桿21水 ,使基板 如第二圖 多個垂直 ,第二圖 上施予均 予的機械 變。要在基板的對稱軸上施予一機 實施的方法可參考第二圖(b),該 對稱轴的方向上,放置一水平桿 平向上抬舉以對基板13施予一向上 彎曲而形成彎曲的應變基板丨4。另 (c)所示,在基板13下方沿著對稱 的支樓棒2 2 ’每個支撐棒2 2之間的 (c)是以兩個支撐棒為例,然後在 勻且相等的力,使基板1 3受到這些 應力2 0的總合’而形成彎、曲的應變 個例子中,基板1 〇和基板1 3是以較常見的圓 例子,事實上基板可以是任何形狀、任意大 切割後的基板。而且,基板可以是表面未經 板、已製作積體電路元件之半導體基板、或 示’可以是事先進行鍵結或黏合之兩片或兩 體晶圓基板3 1、3 2。此外,半導體基板3 1和 結或黏合後、受應力應變前,以機械研磨、 是smart-cut等方式進行基板厚度之削減設 基板3 1和3 2在受到機械應力2 0的作用後,便 的半導體基板3 11和321。 施以應力使其產生應變,除了以上的方法之 做特定的模組或器具,以便專門用來使基板 使得製做應變基板的步驟更簡化。如第四圖
第11頁 1237397 五、發明說明(7) (a)所示,提供應力之模組4〇主要由夾具41與活動軸桿42 所構成。提供應力之模組40適用於任意形狀的基板,只要 基板43能夠被模具兩邊的夾具41固定,然後將活動軸桿42 由底部升起,對基板4 3施以應力,便可以得到應變基板 44,如第四圖(b)所示。除了第四圖(b)中所示的單一軸桿 之外/也可以使用多點對稱之軸桿4 5,如第四圖(c)所 示,對基板43施以對稱的應力,進而產生對稱的應變基板 44 ° 第五圖(a )表示形成應變基板4 4之後,將提供應力之 ,組40整個置於裝滿可凝固之液態溶液51的容器5(^中,待 溶液凝固之後,將應變基板44與提供應力之模組4〇分離, ,第五圖(b)所示,之後應變基板44所受的應力,便由已 破固=溶液52提供,以使得應變基板44繼續保持在受應力 的狀恶。利用這種方式,提供應力之模組4〇便可以重覆使 用以節省成本,且有助於封裝工程的進行。 第六圖提供另一種在基板上施予應力以使其產生應變 ,方式。士口第六圖(a)所示,首先在模具6〇上製做一個或 夕個凹槽61,在凹槽61中填入容易改變體積之填充物“, H Ϊ基板43蓋上’以黏合或鍵結等方式,使基板43與模 具60緊密貼合,將凹槽61密封,如第六圖⑻所示。之後 =改變溫度或是改變壓力的方式,讓填充物62產生體積變 化。如果填充物變為膨脹之填充物63,如第六圖(〇)所 基板43受到拉伸應力作用,而形成受拉伸應力應變 土板46,或是如果填充物變為收縮之填充物64,則基板 1237397 發明說明(8) 43受到壓縮應力作用,而形成受壓縮應力應變之基板47。 而且不論是受拉伸應力應變之基板46,或是受壓縮應力應 蚤之基板4 7,Ik後都可以用蝕刻或研磨的方式進行表面平 垣化處理。 為了清楚了解基板受應力應變之後所產生的效果,我 們=用杈擬軟體分析,並且經由實驗證實元件的操作速度 確貫獲得提升。第七圖是利用模擬軟體ANSYS分析外加應 力對基板產生應變之分析圖,其顯示在本案中對晶圓施以 機械應力而於晶圓上產生應變的分佈圖,由這個分析圖可
以看出晶圓確實會受應力影響而產生應變,而且離中心愈 近’應變就愈大。第八圖是分析藉由本案的方法所製造出 的應變矽基板,其上的電晶體的汲極電流對應汲極電壓的 關係圖。由第八圖中可見,基板受到應變之後,不論閘極 電壓為何,汲極電流與未受應變前相較之下,均有提升, =且增加的幅度可至6· 5%。由此可見,本案之利用機械應 交矽以增加積體電路或元件速度的方法確實對元件的效能 =所提升,而且電流增加因子可望由實驗化 步提升。
^案得由熟悉技藝之人任施匠思而為諸般修飾,然皆不脫 如附申請範圍所欲保護者。
第13頁 1237397 案號 93119774 年 月 曰 修正 圖式簡單說明 3 11應變的半導體基板 4 0提供應力之模組 4 2 活動軸桿 4 4應變基板 46受拉伸應力應變之基板 50 容器 5 2 已凝固之溶液 61凹槽 63膨脹之填充物 321應變的半導體基板 41夾具 43基板 45多點對稱之軸桿 4 7受壓縮應力應變之基板 5 1 可凝固之液態溶液 60模具 62易於改變體積之填充物 6 4 收縮之填充物
第15頁

Claims (1)

1237397 __案號93119774_年月曰 修正___ 六、申請專利範圍 1 · 一種利用將基板應力應變以增加積體電路或元件速度的 方法,包含以下步驟: (a) 提供一基板; (b) 固定該基板的邊界; (c )於該基板上施予一應力;以及 (d)該基板受該應力而產生應變。 2 ·如申請專利範圍第1項所述之方法,其中該基板係選自單 晶矽、多晶矽、非晶矽、鍺化矽、以及其他第三、四、五 族元素之元素或化合物,以提供能承受應變之半導體基板 或絕緣體基板。 3·如申請專利範圍第1項所述之方法,其中該基板係選自絕 緣石夕基板(SOI )以及絕緣矽鍺基板(SGOI )其中之一。 4·如申請專利範圍第1項所述之方法,其中該基板係選自原 始基板以及經過加工的基板其中之一。 5 ·如申請專利範圍第1項所述之方法,其中該基板係為方 形。 如申請專利範圍第5項所述之方法,其中對該方形基板施 應力的方式係為於該方形基板的對稱軸上,以橫桿沿著 至ϊί自該方形基板的底部向上頂樓,以使該方形基板得 到對稱應變。 7予ΐΐϊ專利範圍第5項所述之方法,其中對該方形基板施 的的方式係為於該方形基板的對稱軸上,以二點以上 «•力點由該方形基板的底部向上頂 得到對稱應變。 貝筏’以使δ亥方形基板
1237397 A號 931J^j 申請專利範圍 Λ 曰 8 ·如申請專利範圍第] 他基板或薄膜進行觀人項所述之方法,其中該基板係為與其 9.如申請專利範圍第:或鍵結之複合基板。 變前可施予研磨、蝕*,、所述之方法,其中該複合基板於應 . 蚀刻、以及分裂以改變該複合基板的厚 度0 10 ·如申叫專利範圍第1項所述之方法,其中該應力係為拉 伸應力以及壓縮應力其中之一。 11 ·如申请專利範圍第1項所述之方法,其係藉由一組模具 器材完成。 1 2·如申請專利範圍第11項所述之方法,其中該組模具器材 係由一夾扣裝置以及一活動軸桿所組成。 1 3·如申請專利範圍第丨丨項所述之方法,其中玎於該組模具 中注入可凝固之液體,利用凝固後之液體將受應變之基板 固定。 1 4 · 一種利用將基板應力應變以增加積體電路或元件速度的 方法,包含以下步驟: (a) 提供一第一基板; (b) 於該第一基板表面形成複數個孔洞; (c) 於該複數個孔洞内填入體積可改變之物質’ (d) 提供一第二基板; (e) 將該第二基板覆蓋於該第一基板之上’使其緊密貼合; (f) 使該物質改變體積;以及 (g) 該第二基板受到因該物質體積改變所產生的應力而產生 應變。
1237397
1 5·如申請專利範圍第1 4項戶斤述之方法,其中該第—基板係 選自單晶矽、多晶矽、非晶矽、鍺化矽、以及其他第三、承 四、五族元素之元素或化合物。 1 6 ·如申請專利範圍第1 4項所述之方法,其中該第二基板儀 選自單晶矽、多晶矽、非晶矽、鍺化矽、以及其他第三、” 四、五族元素之元素或化合物’以k供能承受應變之半導 體基板或絕緣體基板。 1 7·如申請專利範圍第1 4項所述之方法,其中該第二基板夂 選自絕緣矽基板(s〇I )以及絕緣矽鍺基板(SGOI )其中糸 - 〇 1 8.如申請專利範圍第1 4項所述之方法,其中該第二基板於 黏合前以及黏合後可施予研磨、蝕刻、以及分裂以改變該、 複合基板的厚度。 ^ 1 9·如申請專利範圍第丨4項所述之方法,其中該第二基板、 黏合前於其上製作電子積體電路元件以及光電元件。 < 20·如申請專利範圍第14項所述之方法,其中該步驟(f)係 利用溫度或壓力的改變,而使得該物質改變體積。 “ 21·如申請專利範圍第14項所述之方法,其中該第二美 、 產生應變後,將該第二基板表面平坦化,以製做電反於 電路元件以及光電元件。 積體 22.如申請專利範圍第14項所述之方法,其中該應力 伸應力以及壓縮應力其中之一。 ’、馬拉
第18頁
TW93119774A 2004-06-30 2004-06-30 Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices TWI237397B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW93119774A TWI237397B (en) 2004-06-30 2004-06-30 Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93119774A TWI237397B (en) 2004-06-30 2004-06-30 Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices

Publications (2)

Publication Number Publication Date
TWI237397B true TWI237397B (en) 2005-08-01
TW200601574A TW200601574A (en) 2006-01-01

Family

ID=36821440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93119774A TWI237397B (en) 2004-06-30 2004-06-30 Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices

Country Status (1)

Country Link
TW (1) TWI237397B (zh)

Also Published As

Publication number Publication date
TW200601574A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
TWI264061B (en) Strained silicon-on-insulator (SSOI) and method to form same
JP5465630B2 (ja) 高ゲルマニウム濃度のSiGeストレッサの形成方法
US7525161B2 (en) Strained MOS devices using source/drain epitaxy
TWI269441B (en) Multiple gate MOSFET structure with strained Si Fin body
EP3915135A1 (en) Rf semiconductor device and manufacturing method thereof
EP3915138A1 (en) Rf semiconductor device and manufacturing method thereof
EP3915143A1 (en) Rf semiconductor device and manufacturing method thereof
WO2020154443A1 (en) Rf semiconductor device and manufacturing method thereof
JP2006019727A5 (zh)
TWI234811B (en) Manufacturing method for semiconductor substrate, semiconductor substrate and semiconductor device
CN101916741B (zh) 一种绝缘体上应变硅制备方法
TWI237397B (en) Method utilizing mechanically strained silicon to increase the processing speed of integrated circuits (IC) or the processing speed of integrated circuits devices
US9525067B2 (en) Method for forming integrated circuits on a strained semiconductor substrate
US7307004B2 (en) Method with mechanically strained silicon for enhancing speed of integrated circuits or devices
CN101692440A (zh) 混合晶向应变硅衬底及其制备方法
CN102334181A (zh) 晶体管安装体及其制造方法
US8686544B2 (en) Semiconductor device
TWI222673B (en) Substrate structure having relaxed thin-film layer with low defect-density and its manufacturing method
Mooney Improved CMOS performance via enhanced carrier mobility
Mooney Improved CMOS performance via enhanced carrier mobility
Lochtefeld Supercritical strained silicon on insulator
JP2007250664A (ja) 半導体装置
TW557484B (en) A method utilizing mechanically strained Si to enhance integrated circuit (IC) speed
Qian et al. Investigation of warpage induced reliability of a system in package in assembly process
Hongdong et al. Growth of strained-Si material using low-temperature Si combined with ion implantation technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees