TW594489B - Apparatus and method for monitoring computer system resources - Google Patents
Apparatus and method for monitoring computer system resources Download PDFInfo
- Publication number
- TW594489B TW594489B TW092105000A TW92105000A TW594489B TW 594489 B TW594489 B TW 594489B TW 092105000 A TW092105000 A TW 092105000A TW 92105000 A TW92105000 A TW 92105000A TW 594489 B TW594489 B TW 594489B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- computer system
- mentioned
- resource
- scope
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Description
594489 五、發明說明Ο) 發明所屬之技術領域 本發明係有關於電腦系統,特別係指一種能以典型的 系統管理匯流排(System Management Bus,簡稱SMBus)介 面監測電腦系統資源之裝置。 先前技術 系統管理匯流排(S y s t e m M a n a g e m e n t B u s - ---- 間栴 SMBus)係一種以I2C運作原理為基礎的簡單雙線且雙向介 面,而I2C則是Inter Integrated Circuit的縮寫,其係
一種於ic之間控制用的高效率匯流排。SMBus最初的/目的 是定義智慧型電池、充電器以及系統微控制器之間的通气 連結,然而,SMBus亦可以連接種種不同的裝置,包 電源相關裝置、系統感測器、EEPR〇M和通訊裝置i 今已有許多的SMBus相容裝置可從市面上取 '而' ° 數電腦主機板的晶片組均已整合了 s M B u s =夕 (host controller) 。 J 王 & 制裔 SMBus不僅提供了期待的功能,其低耗電和 目的特性,使其非常適,用於以低頻寬為目禪 離·1〜 SMBus能讓系統設計人員及製造者做到最 〜、,利用 佳的硬體效率。雖然SMBus擁有許多的特ς 路及最 無法存取像是中央處理器、系統記情體寺、‘”’好處’但卻 他匯流排之類的電腦系統資源,二 ,邊控制器及其 容裝置是不能扮演主控裝置的角& :致使的相 系統資源的存取處理以監測系統資源,“、、决t動對電腦 缺乏適當的機制來讓SMBus裝置成貝為主主要的障礙在於其 ’、、 者,所以很遺憾
594489 五、發明說明(2) 地,SMBus相容裝置無法盥雷腦 钮六、、古 士, /、电知糸統資源之間直接進杆二欠 料父、"IL。有鑑於此,亟需一插趨 丁貝 礙。 種機制來克服先前技術的障 發明内容 ^發明之目的是提供一種具有SMBus 置,能扮演主控裝置的角多,氺^ ^ 表 ^ . J月色來發動對電腦系統資源存敌 的處理以監測系統資源。 貝雄吞取 本發明之另-目的是提供一種方》,使雙線的序 〜排可以與電腦系…统資源之間進行f料的讀寫。 j ^ 、為^目=,本發明揭露一種裝置以監測電腦系統 貝源,、由二仔列區、一匯流排介面邏輯單元、一解碼器、 抑仲裁單兀以及一橋接邏輯裝置所組成。匯流排介面 早元與序列匯流排相通,且其分析通過該序列匯流排之位 疋机而付指令及位址;序列匯流排以遵循SMBus規格之雙 線介面為較佳。解碼器從匯流排介面邏輯單元接收該指令 並將其解碼,若指令代表存取資源匯流排之既定要求,則 ^遞和該位址關聯的既定要求至佇列區,其中,電腦系統 資源係位於此資源匯流排。每當該既定要求出現時,仲裁 單元許可這個既定要求存取資源匯流排,且使佇列區輸出 和上述位址關聯的既定要求。橋接邏輯裝置與資源匯流排 相通’根據既定要求及位址,橋接邏輯裝置和電腦系統資 源之間進行資料讀寫。 另一方面,本發明提供一種序列匯流排和電腦系統資 源間相通之方法,具有以下的步驟:先自序列匯流排輸入
位元流,然後分析該位元流從 指令解碼,若其代表存取資 =扣令及位址,並將該 和該位址關聯的既定要求至^列P卜之既定要求,則傳遞 二位於該資源匯流排。出;:,:腦系統資源 聯於上述位址。接下ί讓:這個既定要求,其關 系統資源之間進行資料讀寫。、疋要求及位址’與電腦 實施方式 為使本發明之上述目 下文特舉一較佳實施例, 下: 的、特徵和優點能更明顯易懂, 並配合所附圖式,作詳細說明如
-1ίί7 ^^ ^ 與南橋(South Bridge)130,稱 2drH2ge)120 梆之為I橋」的由來係其將 夕不同匯流排連接在一起。北橋1 20係作為CPU 1 10、 DRAM ^系統1 12、繪圖控制器丨14以及南橋13〇的連接點, 其將則端匯流排(front side bus,FSB)或CPU匯流排122 轉接到DR AM匯流排124、AGP繪圖匯流排丨26,以及與南橋 130之間的專屬互連通道128。南橋13〇簡單地說整合了許 多輸出入(簡稱I /〇)控制器,提供不同週邊裝置和匯流排 的介面,並且透過專屬互連通道128與北橋12〇之間進行資 料的移轉。舉例來說,南橋13〇提供了 idE介面142和USB介 面146,IDE的裝置一般包括磁碟機及光碟機;主機板上的 超級I/O晶片140經由LPC匯流排134連到南橋130,而超級
0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第8頁 594489
1 /0晶片1 40可提供軟碟機與鍵盤介面、滑鼠埠、並列和序 列埠,以及紅外線埠;網路控制器丨44 一般是透過pci ^流 排1 3 2連到南橋1 3 0 ;除此之外,儲存基本輪出入系統 (basic input-output system,BIOS)程式和資料的記情 體1 48則可以直接地,或經由LPC匯流排1 34,連到南橋〜 130。以上所述的CPU 110、DRAM次系統112、北橋12〇\南 橋1 30以及種種連接到晶片組的裝置和匯流排,^下文中 將通稱為系統資源,然而本發明並不限定於任何特別形式 的電腦系統。 ” 參考第2圖,根據本發明的裝置2〇〇具有雙線 (two-wire)的序列(serial)介面,能扮演主控裝置的角色 來監測糸統資源’視實際的應用而定,本發明的裝置〇 可被整合進北橋或南橋。如圖示,裝置2〇〇包括匯流排介 面邏輯單元210、解碼器220、仲裁單元230、佇列區24 〇以 及橋接邏輯裝置260。匯流排介面邏輯單元21〇連繫於雙線 序列匯流排,且分析通過雙線序列匯流排之位元流而從中 得到指令及位址,如果必要的話,匯流排介面邏輯單元 2 1 0還會從位元流分析出資料。根據本發明,該雙線序列 匯流排最好是遵循系統管理匯流排(S y s t e m M a n a g e m e n t B u s,亦稱S Μ B u s )的規格,因此,匯流排介面邏輯單元2 i 〇 提供兩條雙向的訊號線SMBCLK和SMBDAT來連接SMBus 212。解碼器220從匯流排介面邏輯單元210接收指令並將 其解碼,以查看收到的指令是否屬於以下所述的特殊指 令,若這個收到的指令係有關一種特殊的指令,其所代表
0608-8247TWF(nl);VIT02-0107100TlV;MFLIN.ptd 第 9 頁 594489
者乃存取資源匯流排之既定要求,則解碼器22 〇將 上述位址關聯的既定要求傳遞至佇列區240。待處理二 類既定要求是暫存在佇列區24〇,並且資源匯流 = cm匯流排、記憶體匯流排、pci匯流排,以及南、2係 的專屬互連通道等等’而電腦系統資源就位於此類^二 匯流排。除此之外,另有一佇列區25〇用來暫存由盆貝源 控裝置所發動的平常要求。 /、、主 繼續參考第2圖,仲裁單元2 30用來評估、安排在佇 區240和250中等待存取資源匯流排的要求,亦即:仲裁單 疋230執行匯流排要求的仲裁,對佇列區25〇中的平常要求 以及佇列區2 40中的既定要求的進行仲裁。根據本發明/ 仔列區240中的既定要求係授與最高優先權利來存取資源 匯流排’俾使仲裁單元2 3 0永遠是優先地將資源匯流排的 控制權應允給這類的既定要求,每當既定的要求出現時, 仲裁單元2 3 0就許可這個既定要求存取資源匯流排,且使 仔列區2 3 0輸出和上述位址關聯的既定要求。橋接邏輯裝 置2 6 0用來連繫資源匯流排2 7 〇,根據仲裁的贏家及其關聯 的位址,橋接邏輯裝置2 6 0和電腦系統資源之間進行資料 的讀寫。 第3 A〜3D圖所示係本發明的四個特殊SMBus協定,這些 特殊的協定仍然遵循SMBus的規格,放在SMBus上的每個位 元組的長度都必須是8位元,每個位元組後面均跟著一個 確收位元(acknowledge bit)。第3A和3B圖分別說明I/O讀 取轉移及I/O寫入轉移之相關特殊協定。在第3A圖中,特
594489 五、發明說明(6) 殊I/O讀取轉移的協定其第一個位元組3 1〇a代表指令 (command),後面接著一個A(表示確收)位元3〇2,下兩個 位元組320a代表16位元之I/O位址(address) ··位址<〇>及 位址<1>,並且後面各接著A位元302。根據本發明,針對 資源匯流排所要求進行的I / 〇讀取轉移,代表指令的第一 個位元組310a其值以十六進位表示為〇xF 6。如第3B圖所 示’特殊I/O寫入轉移的協定其第一個位元組3丨〇b同樣代 表‘令’後面接著一個A位元3 〇 2,下兩個位元組3 2 0 b代表 1 6位元之I / 〇位址·位址< q >及位址< 1 >,並且後面各接著a 位元3 0 2 ’其後的一或多個位元組3 3 〇 b則是將被寫入的資 料(data),每個資料位元組33〇b亦跟著a位元3〇2。根據本 發明’針對資源匯流排所要求進行的丨/〇寫入轉移,代表 指令的第一個位元組3 l〇b其值以十六進位表示為0xF7。 第3C和3D圖分別說明記憶體讀取轉移及記憶體寫入轉 移之相關特殊協定。參考第3C圖,特殊記憶體讀取轉移的 協定其第一個位元組3 l〇c代表指令,後面接著一個a位元 302,再來的四個位元組32〇c代表32位元之記憶體位址: 位址<0>〜位址<3>,並且後面各接著a位元3〇2。根據本發 明,針對資源匯流排所要求進行的記憶體讀取轉移,代表 指令的第一個位元組31〇c其值以十六進位表示為〇xF4。如 第3D圖所示,特殊記憶體寫入轉移的協定其第一個位元組 31 0d同樣代表指令,後面接著一個A位元3〇2,再來的四個 位元組320d代表32位元之記憶體位址:位址<〇>〜位址 <3>,並且後面各接著A位元3〇2,其後的一或多個位元組
0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第11頁 594489
3 3 0 d則是將被寫人的咨扭 .
呙入的貝枓,每個資料位元組330d亦跟菩A 位元30 2。根據本發明,料m次、広广> ^ ^ ^ ^ ^豕+知月針對貧源匯流排所要求進行的- 憶體寫入轉移,代表指八沾锋 ^ 八衣知令的弟一個位元組3丨〇d其值以 丄 進位表示為0 xF 5。 /、 運用本發明的裝置來監控、探測電腦系統資源 統設計研發人貝來說是非常有㈣,例如:制安裝在 1 腦中之附加卡’且該電腦内含本發明的裝置,目此當匯流 排出錯而停止、處理器無法運作或是中止在某個處理周期 時,糸,設計人員可透過SMBus來詢問、修改電腦系統資 源的狀悲,當然該附加卡必須相容於SMBus,並且能夠發 出本f明所定義的特殊指令以利用本發明的裝置來和電腦 系統資源溝通。再次參考第2圖,當附加卡定址到本發明 的裝置200枯,匯流排介面邏輯單元2ίο會分析通過SMBus 之位元流而從中得到指令及位址,倘若這個指令其值為 0xF6,則解碼器22 0將之解譯成對資源匯流排執行特殊1/〇 讀取轉移的既定要求,使得本發明的裝置2 〇 〇變成資源匯 流排的主控裝置。上述的既定要求會暫放在仵列區2 4 〇等 待處理’由於這類的既定要求係授與最高優先權利來存取 資源匯流排,仲裁單元2 30會把資源匯流排的控制權優先 地應允給這個既定要求來進行I / 〇讀取轉移。根據既定要 求及其關聯的位址,橋接邏輯裝置2 60執行I/O讀取轉移而 將所關心的電腦資源狀態傳回給匯流排介面邏輯單元 210,以此方式,本發明的裝置2〇〇可以透過SMBus將電腦 糸統負源的狀報告給上述附加卡。
594489 五、發明說明(8)
綜合以上所述,具有SM Bus序列介面之裝置2〇〇,擁有 擔任主控裝置的能力,因此可發動對電腦系統資源存取的 處理以監測系統資源。本發明的裝置2 〇 〇内建匯流排介面 邏輯單元210,所以能透過SMBus與其他SMBus的相容裝置 直接溝通,由於雙線序列的SMBus將電路間的互連訊號數 目減到最少,内建裝置2 0 0的1C晶片會具有較少的訊號腳 並且使印刷電路板的走線減少,結果讓印刷電路板變的更 小、更便宜,此外,整合的SMBus協定使得系統無需額外 的位址解碼器及接合邏輯(glue l〇gic)元件。本發明所採 用的SMBus,讓不同版本的系統製造更為容易、也易於升 級,而不斷地保有最新的產品設計。 再 法,適 下:先 從中而 其代表 和該位 資源係 先許可 出這個 定要求 行資料 者,本 用於遵 自雙線 得指令 存取資 址關聯 位於該 此既定 既定要 及位址 讀寫。
發明還提供一種讀/寫電腦系統資源之方 循S Μ B u s規格的雙線序列匯流排,其步驟如 序列匯流排輸入位元流,然後分析該位元$ 及位址’並由解碼器2 20將該指令解碼,若 源匯流排270之既定要求,則解碼器2 20傳至 的既定要求至佇列區240 ’其中,電腦系統 資源匯流排270。每當既定要求出現時,優 要求存取資源匯流排2 70,並讓佇列區24〇幸 求,其關聯於上述位址。接下來,根據這爸 ,橋接邏輯裝置26 0與電腦系統資源之間進 雖然本發明已以一具體實施例揭露如上,然1 易於說明本發明之技術内容,而並非二=" 儿非肘本發明狹義地限
594489 五、發明說明(9) 於該實施例,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第14頁 (1 594489 圖式簡單說明 第1圖是電腦系統之示意圖; 第2圖是本發明較佳實施例之功能方塊圖;以及 第3A〜3D圖是本發明的特殊SMBus協定示意圖。 符號說明
I 0 0〜示範用的電腦系統 110〜CPU II 2〜DRAM次系統 11 4〜繪圖控制器 1 2 0〜北橋 122〜CPU匯流排 124〜DRAM匯流排 126〜AGP繪圖匯流排 128〜專屬互連通道 1 3 0〜南橋 13 2〜PCI匯流排 134〜LPC匯流排 1 4 0〜超級I / 0晶片 142〜IDE介面 1 4 4〜網路控制器 146〜USB介面 1 4 8〜B10 S記憶體 2 0 0〜本發明的裝置 2 1 0〜匯流排介面邏輯單元 212〜SMBus
0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第15頁 594489 圖式簡單說明 2 2 0〜解碼器 2 3 0〜仲裁單元 2 4 0〜佇列區 2 5 0〜佇列區 2 6 0〜橋接邏輯裝置 2 7 0〜資源匯流排 302〜A(嫁收)位元 31Oa-d〜指令 320a-d〜位址 33 0b、3 30d〜寫入的資料
0608-8247TWF(nl);VIT02-01G7100TW;MFLIN.ptd 第16頁
Claims (1)
- 594489 六、申請專利範圍 K 一種監測電腦系統 一佇列區; 貝,原之裝置,至少包含: 一匯流排介面邏輯單 、、 分析通過該序列匯流排之一用以連繫一序列匯流排,且 -解碼器,用以解碼:‘:流:得-指令及-位址; 源匯流排之一既定要求,:,5亥指令代表存取一資 求至該件列區,其令一 j遞和°亥位址關聯的該既定要 排; ^以統資源係位於該資源匯流 一仲裁單元,每當誃 a 定要求存取該資源匯流;;,:::; =用以許可該既 聯的該既定要求;以及 使該仔列區輸出和該位址關 一橋接邏輯裝置,用 既定要求及該位址,和該^繫該資源匯流排,且根據該 寫。 μ電月自糸統資源之間進行資料讀 置,a中1 ΐ第1項所述監測電腦系統資源之裝 Management Bus,R、遷循糸統管理匯流排(System 丌%SMBus)規格之雙線介面。 署盆由明利範圍第2項所述監測電腦系統資源之裝 ί取^ 定要求係於上述資源匯流排,要求-1/0 ^如申明專利範圍第3項所述監測電腦系統資源之裝 、中倘右來自於上述SMBus且經由分析而得之上述指 7其值以十/、進位表示為〇 x F 6,則上述解碼器將上述指令 解譯成對上述資源匯流排執行上述丨/0讀取轉移之上述既 0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第17頁 /、、申請專利範圍 定要求。 5 ·如申請專利範圍筮 置,其中上述既定要求二2項所述監測電腦系、统資源 寫入轉移。 ,、於述負源匯流排,要求一^^ 6.如申請專利範圚笛 置’其中倘若來自於上=所述監測電腦系統資源之裝 對上述資源匯流排執行上彻寫入; t如申請專利範圍第2項所述監測電 Li:上述既定要求係於上述資源匯流排Λ源之裳 體%取轉移。 讲要未一記憶 晋,8甘ΐ申請專利範圍第7項所述監測電腦系統資调… 人甘,、中倘若來自於上述SMBus篡經由分析而得之裝 7,、值以十六進位表示為0xF4,則上述解碼器 v指 解譯成對上述資源匯流排執行上述記憶轉=令 既定要求。 得移之上述 9·如申請專利範圍第2項所述監測電腦系統資源之穿 置’其中上述既定要求係於上述資源匯流排,要求一記:隱 體寫入轉移。 1 0 ·如中請專利範圍第9項所述監測電腦系統資源之裝 置’其中倘若來自於上述SMBuS真經由分析而得之上述指 令其值以十六進位表示為〇xF5,則上述解碼器將上述指令 解譯成對上述資源匯流排執行上述記憶體寫入轉移之上述六、申請專利範圍 既定要求。 11 ·如申請專利範圍第1項所述監測電腦系統資源之裝 置’其中上述仲裁單元執行一匯流排要求仲裁,對來自於 八他名置之一平常要求以及上述既定要求進行仲裁。 12 ·如申請專利範圍第11項所述監測電腦系統資源之 Ϊ置、’ ί中上述既定要求係授與最高優先權利來存取上述 二貝源匯"iL排,俾使上述仲裁單元優先將上述資源匯流排的 控制權應允給上述既定要求。 1 3 ·如申請專利範圍第丨項所述監測電腦系統資源之裝 ’其中上述資源匯流排係一記憶體匯流排。 1 4 ·如申請專利範圍第丨項所述監測電腦系統資源之壯 ,其中上述資源匯流排係一處理器匯流排。 衣 15.如申請專利範圍第j項所述監測電腦系統資 ,八中上述資源匯流排係一週邊匯流排。 、’、 16· —種序列匯流排和電腦系統資 至少包含下列步驟: 和逋之方法, 仗一序列匯流排輸入一位元流; 分析該位元流而得一指令及一位址; 解碼該指令,若該指令代表存取一 定要求,則傳遞和該位址關聯的該既定要/长二j排之一既 其中一電腦系統資源係位於該資源匯流排\至—佇列區, 當該既定要求出現時,許可該既定要 2排,且使該仔列區輸出和該位址關聯的該:【源匯 0608-8247TWF(nl);VlT02-0107100TW;MFLIN.ptd 第19頁 594489 六、申請專利範圍 之間進 根據該既定要求及該位址,與該電腦系統資源 行資料讀寫。 1 7 ·如申請專利範圍第1 6項所述序列匯流排和電腦 統資源間相通之方法’其中上述序列匯流排係遵循系統管 理匯流排(System Management BUS,亦稱SMBus)規格之 ^ 線介面。 1 8.如申請專利範圍第1 6項所述序列匯流排和電腦系 統資源間相通之方法中上述資源匯流排係一記憶體匯 流排。 统資1二如:Λ專Λ範圍Λ16項所述序㈣ ::源間相通之方法…上述資源匯流排係一處理器匯 20·如申請專利範圍第丨6項所述 ^ 統資源間相通之方法,其中上述資 7々丨L排和電腦糸 排。 八T江貝,原匯流排係一週邊匯流0608-8247TWF(nl);VIT02-0107100TW;MFLIN.ptd 第20頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/256,007 US6954809B2 (en) | 2002-09-27 | 2002-09-27 | Apparatus and method for accessing computer system resources via serial bus |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200405171A TW200405171A (en) | 2004-04-01 |
TW594489B true TW594489B (en) | 2004-06-21 |
Family
ID=27734096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092105000A TW594489B (en) | 2002-09-27 | 2003-03-07 | Apparatus and method for monitoring computer system resources |
Country Status (3)
Country | Link |
---|---|
US (1) | US6954809B2 (zh) |
CN (1) | CN1229736C (zh) |
TW (1) | TW594489B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004002917A1 (de) * | 2004-01-20 | 2005-08-11 | Fujitsu Siemens Computers Gmbh | Kommunikationsmodul |
CN1310160C (zh) * | 2004-03-09 | 2007-04-11 | 威盛电子股份有限公司 | 支援写入转送作用的计算机系统中促进读取完成的方法 |
US7702839B2 (en) * | 2005-04-12 | 2010-04-20 | Nokia Corporation | Memory interface for volatile and non-volatile memory devices |
US20060285559A1 (en) * | 2005-06-16 | 2006-12-21 | Chih-Hung Cheng | Method for controlling host from device coupled thereto using universal serial bus and system thereof |
US8966308B2 (en) * | 2006-08-18 | 2015-02-24 | Dell Products L.P. | System and method for clock domain management |
US20080123677A1 (en) * | 2006-08-31 | 2008-05-29 | Honeywell International Inc. | System management bus port switch |
US20080059682A1 (en) * | 2006-08-31 | 2008-03-06 | Honeywell International Inc. | Method to embed protocol for system management bus implementation |
US20080084886A1 (en) * | 2006-10-09 | 2008-04-10 | Honeywell International Inc. | System management bus port router |
US10331592B2 (en) * | 2016-05-28 | 2019-06-25 | Silicon Laboratories Inc. | Communication apparatus with direct control and associated methods |
TWI676104B (zh) * | 2017-04-13 | 2019-11-01 | 慧榮科技股份有限公司 | 記憶體控制器與資料儲存裝置 |
CN112445734B (zh) * | 2020-11-26 | 2024-02-20 | 深圳宝新创信息技术有限公司 | 通信控制方法和通讯电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864653A (en) * | 1996-12-31 | 1999-01-26 | Compaq Computer Corporation | PCI hot spare capability for failed components |
US6446153B2 (en) * | 1997-03-14 | 2002-09-03 | Intel Corporation | Shared embedded microcontroller interface |
US6173350B1 (en) * | 1997-10-17 | 2001-01-09 | Eveready Battery Company Inc. | System and method for writing data to a serial bus from a smart battery |
TW409204B (en) * | 1998-08-15 | 2000-10-21 | Winbond Electronics Corp | Expansion interface conversion device and conversion method therefor |
US6718407B2 (en) * | 1999-09-30 | 2004-04-06 | Intel Corporation | Multiplexer selecting one of input/output data from a low pin count interface and a program information to update a firmware device from a communication interface |
US6567876B1 (en) * | 1999-12-03 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Docking PCI to PCI bridge using IEEE 1394 link |
US6766389B2 (en) * | 2001-05-18 | 2004-07-20 | Broadcom Corporation | System on a chip for networking |
TW514791B (en) * | 2001-05-28 | 2002-12-21 | Via Tech Inc | Structure, method and related control chip for accessing device of computer system with system management bus |
US6973526B2 (en) * | 2002-06-28 | 2005-12-06 | Intel Corporation | Method and apparatus to permit external access to internal configuration registers |
US7103692B2 (en) * | 2002-11-14 | 2006-09-05 | Intel Corporation | Method and apparatus for an I/O controller to alert an external system management controller |
-
2002
- 2002-09-27 US US10/256,007 patent/US6954809B2/en not_active Expired - Lifetime
-
2003
- 2003-03-07 TW TW092105000A patent/TW594489B/zh not_active IP Right Cessation
- 2003-03-25 CN CNB031079342A patent/CN1229736C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW200405171A (en) | 2004-04-01 |
US6954809B2 (en) | 2005-10-11 |
CN1229736C (zh) | 2005-11-30 |
US20040064613A1 (en) | 2004-04-01 |
CN1438583A (zh) | 2003-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109154924B (zh) | 多个上行链路端口设备 | |
US11768791B2 (en) | Flattening portal bridge | |
CN107278299B (zh) | 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统 | |
DE102019009207B3 (de) | Vorrichtungen, verfahren und nichttransitorisches computerlesbares speichermedien für dvsec für eine effiziente peripheriegeräteverwaltung | |
CN107077521B (zh) | 片上系统配置元数据 | |
JP6147840B2 (ja) | ルートポート及びRPIE(RootPortIntegratedEndpoint)のレジューム時間を向上させるための方法、装置及びシステム | |
JP6286551B2 (ja) | 処理要素構成のための装置、デバイス構成のための装置および方法、高速デバイス構成のための装置、プログラム、並びに、非一時的コンピュータ可読ストレージ媒体 | |
JP6311164B2 (ja) | 統合コンポーネント相互接続 | |
CN108614783B (zh) | 一致性协议表 | |
CN108701109A (zh) | 用于计算机扩展总线的插件机制的方法、装置和系统 | |
US7047348B2 (en) | Method and architecture for accessing hardware devices in computer system and chipset thereof | |
US7000092B2 (en) | Heterogeneous multi-processor reference design | |
WO1996000940A1 (en) | Pci to isa interrupt protocol converter and selection mechanism | |
TW594489B (en) | Apparatus and method for monitoring computer system resources | |
CN107003838B (zh) | 解码信息库 | |
CN101000593A (zh) | 实现处理器之间进行通讯的装置和方法 | |
JP6745289B2 (ja) | マルチチップパッケージリンク | |
US5968144A (en) | System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information | |
US6490638B1 (en) | General purpose bus with programmable timing | |
WO2009009133A2 (en) | Dual bus system and method | |
CN112597091A (zh) | 用于处理结构中非投递式存储器写入事务的方法、装置和系统 | |
US8074033B1 (en) | Cooperating memory controllers that share data bus terminals for accessing wide external devices | |
CN100361104C (zh) | 中断共享机制下的自定中断信号响应处理方法及系统 | |
CN113849442A (zh) | 通过隧道传输的封闭式底盘调试 | |
Hirosky et al. | L2βeta Design Report |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |