TW573247B - Double error correcting code system - Google Patents

Description

$係與處理器系統和處理機系統的記憶體， 關。疋與用於权正儲存在這些系統中之資料的系統有 在2子系統中，資料可被儲存在記憶體中。有時候，資料 可能會在儲存或傳送期間遭到破壞。因此，如果有可能， ==要^„料是否遭到破壞’更想知道如何校正被破 裒的:料錯4k正碼已經被發展成可以同時儲存於資料 當資料被存取，就能夠判斷所存取的資料是否正確。 这樣的判斷是根據儲存於資料中的錯誤校正碼。某些情形 下，如果儲存的資料有錯誤，2可以被校正。 例如，有一種傳統的錯誤校正碼稱為漢明碼 jamming code)。標準的漢明碼可以校正單一錯誤，或 疋最夕k查出雙重錯誤（d〇ubie err〇r)。如果偵測出雙重 錯誤，僅能表示資料的毀損，但是傳統的具體例除了 重新傳送資料之外，無法修正這種錯誤。結果是，資 料必須重送’同時造成效率的延遲以及消耗系統資源。 僅僅是重送資料這樣的動作並無法解決類似之更 嚴重的問題。當資料由於例如雜訊的影響而不正確地 編碼的時候，嚴重的問題就可能會發生。因此需要先 進的錯誤校正系統以降低資料重送的情形。 如果在至少某些情形下，所檢測出來的雙重錯誤 可以被校正，資料重送的頻率就可以降低，如此便能 五、發明說明（2) 夠增加糸統的效遂廿、、士、/丨、德i 』双丰亚減；雙重錯誤對系統造成的負 擔。 因此而要有與錯誤校正碼共同運作的雙重錯誤 校正方法。 1式簡要說明 第1圖係為本發明之一具體例的邏輯化描述； 第2圖係為依照本發明之一具體例的流程圖； 第3圖係為依照本項發明的另一具體例的流程圖； 第4圖係為對於本發明的另一種具體例的流程 圖； 第5圖係為第4圖的流程圖之延續部分； 第ό圖係為顯示單獨使用漢明碼與本發明的之一具 體例的比較圖，且 第7圖係為本發明的之一具體例的概要描述。 發明的詳細描诚 如第1圖，一組用來校正錯誤的資料單位1〇包含水 平方向展開的列12 (以字母R標示）以及橫向的攔位（以 沿C方向延伸之箭頭標示）。因此，單位1 〇的資料可視為 具有錯誤校正列12和錯誤校正欄位的二維資料結構。然 而，這裡所討論的”錯誤校正列，，以及，，錯誤校正攔位，，與一 般傳統記憶體裝置的實體列以及攔位並不需要有什麼關 聯。 單位10的資料包含了 一些列12和欄位。除了最後的 列12c以外，所有列12都包含使用者的資料。因此，列 五、發明說明（3) 12a和列12b是使用者的資料，而列12c是在一具體例中 的同位元列。同位元列12c包含同位元資料。每一個列12 都包含列12a和列12b以及同位元列12c，其包含使用者 的位元16和一些漢明檢查位元18。 §然必須了解第1圖純粹是一種邏輯上的說明，這 些位元16和位元18可以以任何物理方式儲存在記憶媒 體。此外，除了參考漢明碼檢查位元18和一個同位元列 12c，其他錯誤校正的演算法仍然可以用在本發明的部分具 體例中。因此，漢明檢查位元18可以在列12中以其他錯 誤校正演算法檢查欄位，而同位元列則可以在本發明的某 二，、體例中以除了漢明檢查位元之外的實施例來檢查。在 又其他的具體例中，與漢明以及同位元演算法不同的演算 法仍然可被使用。 ' 最新的漢明碼方法使用某種固定量的資料來操作。因 此，在圖示的具體例中，漢明碼對歹,】12進行操作。在每個 列12中的漢明碼檢查位元18，保護使用者位元η。每個 列12代表單-錯誤的校正，以及雙重錯誤的檢查方法。同 位元列12c從漢明碼的角度係被當成使用者列^和 12b的。也就是說’依照本發明之一具體例，在同位元列 12c中的以18表示的同位元資料也受到漢明碼方法的保

五、發明說明（4) 測發現錯誤而無法校正，也沒有進—步資訊， 法無法得知該雙重錯誤發生的位置。換 ^個方 算法知道某個财錯誤，但是因為不知道錯誤 法進行校正。 η位置而無 在同位元列i2c中的每個位元是經過程式化的 欄位C的加權（即其之數目）是如所需要的為奇數或偶 數。因此，每個攔C就代表一種同位元方法。藉由同位元 列12c的協助，在錯誤校正列12的—個雙重錯誤的位置可 以被確定，也因此可以被修正。 在-具體例中，所有的單一錯誤都可以被修正，所以 如果只剩下-個雙重錯誤’這個雙重錯誤就可以在其之後 被修正。所以在某些具體例中’可能採取兩次的處理。在 第-次的處理中’修正所有的單一錯誤，而在第二次的處 理’可以修正單-的雙重錯誤。這種方式比現有的方法有 明顯的好處，因為在傳統的系統中，發生一個雙重錯誤就 會導致資料的損毀。 在第2圖中，雙重錯誤校正演算法2〇係由確定在任 何列中疋否出現兩個錯誤開始，如菱形22所示。如果是這 樣的話，如區塊24所示可以同位元列12e係被檢查。如區 塊26所示，具有錯誤的欄位係使用同位元列i2c辨認出 來。如區塊28所示，一旦這些錯誤的位置確定了，就可以 被修正。 在第3圖中，編碼演算法30對於緩衝區接收到的資 料進行判斷，如菱形32所示。這份資料可能以序列或平行 有用的資料，就二 小的緩衝區内。當接收到-列 &坎34# 的漢明檢查位元18並送人緩衝區，如 ^ 4心。當財制者資料列12接收完畢 位兀1 8 ;堇昍认★ 下U丁應的 算出來^ 計算出來，同位元列12c就能約被計 位_ 以館存，如菱形38和區塊40所示。最後，同 =查碼也_出來版χ儲存 現所示。 “早位Η)的資料現在已經準備要寫人記憶媒體。在 :::閃記憶體的情況中’一個内建的狀態機可能會起始 屬！資料緩衝區的資料單位10寫入快閃記憶格中有 關之凋算法，如區塊44所示。 在另-種具體例中，同位元的計算可能與列資料的接 收和漢=碼檢查位元的計算同時進行。在接收列12資料的 寺候’母一攔的累積加權係被包含有鎖存器與回饋邏輯電 路的時序電路所追縱。藉此，該同位元列12就可以在最後 一個使用者資料被接收並儲存的時候，馬上寫人緩衝區。

在第4圖中，解碼演算法50從例如快閃記憶體陣列 的兄憶媒體中讀取單位1〇的資料，如區塊52所示。每一 個列12均被導入錯誤校正碼解碼器以校正單一錯誤，如區 塊54所示。如果如菱形56所示的錯誤被伯測出來，在菱 形58的檢查可以確定這個錯誤是否為單一錯誤。如果是單 一錯誤，就直接以列12的漢明檢查法修正這個錯誤，如區 塊60所示。然後將校正過的資料儲存起來，如區塊Q 573247 五、發明說明（6) 如果^4個錯誤不是單一錯誤，就如菱形64所示的檢 查其是否為雙重錯誤。如果是雙重錯誤，這個的錯誤列的 號碼就會被紀錄在一組被稱為錯誤位址累積器的鎖存器 中’如在一具體例中之區塊66所示。如區塊68所示，一 錯誤計數器係被增量，以持續追蹤具有雙重錯誤之列的數 目如果出現一個既非單一錯誤，也不是雙重錯誤的情況， 就會產生一個錯誤訊息，如區塊65所示。 同時’解碼的動作也在進行著，單位10的垂直同位 元也被計算並累積。最後被讀取的列12就是稍早前編碼階 段被儲存的同位元列l2c。在必要的時候同位元列l2c也 經由漢明碼檢查校正，其資料也與其他區塊一起累積而產 生同位元特徵。 因此’在菱形70的檢查決定最後的列或欄是否經過 處理。如果經過處理，整個流程進入第5圖，如區塊72 所示。 在第5圖的區塊74中，由錯誤計數器和位址累積器 檢查是否在任何單一列存在雙重錯誤。在菱形76 ,如果沒 有雙重錯誤，同位元特徵可以設定等於零，如區塊78所 示。如果有一個或僅有一列具有雙重錯誤，如菱形所 示，錯誤的位元位置就會在同位元特徵而顯現，如區塊84 所示。否則，就會如區塊82所示產生一個錯誤訊息。因為 列的號碼紀錄在錯誤位址累積器中，這個方法因而能夠知 道哪一列存在雙重錯誤。所以，同位元特徵和錯誤位址累 積器就會如前面所敘述的將雙重錯誤更正。 五、發明說明（7) 在本項發明的具體例中，雙重錯誤會被更正。漢明碼 ^在錯㈣更正能力上有所限制。然而，因為漢明碼校 、系統之㈤早的編碼及解碼特性使其在报多應用中很受歡 迎。漢明碼方法係被架構成可以提供許多種的校 但是伴隨著能力提昇，其成本就會隨著每個一定數量的使 用者位元之額外檢查位元而增加。在本項發明的某此具體 列中，錯誤校正的能力可藉由使用二維錯誤校正而在單位 10中提供每外雙重錯誤校《大崎昇。 因此，如第6圖所顯示，在二維錯誤校正方法下， ECC之後的錯誤率之對數值係明顯下降。在該圖示的具體 ，中，單位10具有六十五個列12和_個同位元列…， ^列包含有72個雙位元16和18。該對數值以咖之 前的錯誤率的函數，來顯示使用簡單漢明校正方法和本發 明之一具體例之在ECC之後的錯誤率（以4 N個位元出 現-個錯誤來決定’其中N代表錯誤率）。斜率越後面越 表示在相近的成本下，遠比僅使用漢明碼方法有更好的 校正能力。因為這兩條曲線是發散的，所以其代表這一點 在ECC之前的錯誤率增加時，這樣的結果越正確。在輸入 曰誤率為百萬分之一（Χ軸為6)時，本項發明的具體例可 率提仏比單獨使用漢明碼方法多出四個數量級的輸出錯誤 在本項發明的一些具體例中，其他錯誤校正的方法 (例如 Bose-Chaudhun-Hocquenghem(BCH)碼）在相近的 成本下也提供與本發明類似的校正能力。然而它們的解碼 10 573247 五、發明說明（8) 方式遠比本項發明複雜，在某些具體例中，它們需要多出 數萬的邏輯閘與其他特殊裝置以及數百個處理器電路。在 某些具體例中，本發明達到了低成本、低複雜度和高校正 能力的需求.。 本項發明可以應用在包括快閃記憶體的許多的記憶 媒體中。在某些具體例中，因為錯誤校正能力的提高而可 以採用較南位元數之έ己憶格。例如，本發明的具體例可能 用於每個記憶格4位元資料的快閃記憶體中。 最後參照第7圖，其圖示一依照本發明之一具體例 的硬體架構90。緩衝區96係被緩衝區位址產生器％與接 又重設（RST)訊號和啟動訊號之解碼器94所控制。一讀 取（RD)訊號係與雙重錯誤位址累積器1〇〇連接。該雙重^ 抉位址累積器1 00儲存任何具有雙重錯誤之列的位址。一 攔位同位元累積器102儲存每一欄位的襴位同位元資料。 雙重校正單元104進行雙重錯誤校正。編碼和解碼可由 ECC編碼/解碼器1〇6來完成。編碼/解碼器1〇6會接受計 時訊號（CLK)、讀取訊號（RD)和寫入訊號（WR)。雙重 錯誤計數器98保存雙重錯誤的數目。一旦單一錯誤和任何 雙重錯决被杈正，緩衝區96就會將資料送往記憶體1〇8 儲存。 雖然，本發明僅以有限的具體例來描述，習於此藝者將會 明白可以自其等中進行許多的修改和變化。隨附的申請專 利範圍係要將所有的此種修改或變化涵蓋在本項發明的真 實精神與範疇中。

11 573247 五、發明說明（9) 元件標號對照表 10 資料單位 52讀取單位資料 12 列 54將列導入錯誤校正碼 12a、 12b使用者資料 解碼器 12c 同位元列 56偵測錯誤 16 使用者位元 58確認是否為單一錯誤 18 漢明檢查位元 60修正錯誤 20 雙重錯誤校正演 62儲存校正過的資料 算法 64檢查其是否為雙重錯 22 確定在任何列中 誤 是否出現兩個錯 6 5產生一個錯誤訊息 誤 66紀錄錯誤列的號碼 24 檢查同位元列 68所示，增量一錯誤計數 26 辨認具有錯誤的 器 欄位 70最後的列或欄是否經 28 修正錯誤 過處理 30 編碼演算法 72流程進入第5圖 32 判斷於緩衝區接 74檢查是否在任何單一 收到的資料 列存在雙重錯誤 34 計算漢明檢查位元 76是否有有雙重錯誤 38 ^ 40計算並儲存同位元 78將同位元特徵設定於 列的漢明檢查碼 零 44 寫入資料單位 80僅有一個雙重錯誤 50 解碼演算法 12 573247 五、發明說明（10) 84在同位元特徵顯現錯 98 雙重錯誤計數器 誤的位元位置 100雙重錯誤位址累積器 82產生一個錯誤訊息 102欄位同位元累積器 90本發明之具體例的硬 104雙重校正單元 體架構 106 ECC編碼/解碼器 92緩衝區位址產生器 94解碼器 96緩衝區 108記憶體 13

Claims (1)

1. 573247 、申請專利範圍 第91119451號申請案申請專利範圍修正本 1· -種用以校正雙重錯誤之方法，其包含·· I、 將一資料單位安排在錯誤校正列和攔位7 9輩·ψψ修正I補充I 10 15 ^ 7Ί ypu ^ γ , 决疋,亥等列和该等攔位的錯誤校正演算值·以及 校正一雙重錯誤。 Ή請專利範圍第】項的方法，其中決定錯誤校正演 异值的步驟，包括了使用不同的錯誤校正演算法。 3·如申請專利範圍第2項的方法，其包含在該等列中使 用漢明碼並在該等攔位中使用同位元方法。 4·申請專利範圍第丨項的方法，其包衫位並校正一 單錯块，然後校正一雙重錯誤。 請^嶋1項的方法，其包括提供額外的資 科列以對料齡騎錯誤校正演算法。 “申請::範圍第5項的方法，其包括對該 第一錯純正演算法’並對該等攔位使用第二 ^演算法，朗於該額外㈣❹„ _ = 旬 經濟部智慧財產局員工消費合作社印製

   .…專利範圍第6項的方法，其包括 地決定該等列與該等攔位的錯誤校正演算去 固 8·如申請專利範圍第6項的方法，其包括同° 列與該等欄位的錯誤校正演算法。 〜疋該等 9.如申請專利範圍第i項的方法，其 的數量。 冲异雙重錯誤 10·如申請專利範圍第9項的方 其包括確定雙重錯

   -21- 573247 bI^ f ；ί(〇 C8l m 、申請專利範圍 ίο 15 工 的數量是否比單一錯誤多。 1種包含儲存有指令之 處理器系統能夠進行以下動作件該^令可以使得 將貝料單位安排在錯誤校正列和搁位中； 決定該等列和該等攔位的錯誤校正演算值； ’以及 校正一雙重錯誤。 α如申請專利範圍第u項的物件，其 理“統—等欄位之錯使得，理 第12項的物件，其進-步館存能夠使传處理线對於該等舰用㈣碼方 位使用同位元方法之指令。 ίδ亥專搁 14·如申請專利範圍第u項的物件，其進 得處理器系統可以決定一個單一夢“夠使 正的指令。 早錯誤的位置並將其校 1二申請專利範圍第U項的物件，其進—步儲存能夠使 传處理器系統可以提供額外的資料列來對該等搁 行錯誤校正演算法的指令。 a如申請專利範圍第15項的物件，進—步儲存使得處理 益系統能夠對該等列使用-第-錯誤校正演算法， 該等欄位㈣帛二錯紐正演算法，朗於該額外的列 使用該第一錯誤校正演算法的指令。 17.如申請專利範圍第16項的物件，其進_步儲存使得處 理器系統能夠一個接著一個地決定該等列與該等欄位处 訂 線 本紙張尺度適用中國國家標準（CNS)A—4規格（210 X 297公g -22- 573247 ^年'' 尸!(。: 、申請專利範圍 10 15 財 產 局員 工 消 費 合 作 社 印 製 的錯誤校正演算法的指令。 18::ΓΓ範圍*16項的物件，其進一步儲存使得處 益糸統能夠同時決定該等列與該等搁位 演算法的指令。 19.如：請專利範圍第”項的物件，其進_步儲存使得處 理器系統能夠計算雙重錯誤的數量的指令。 处 2〇.如:請專利範圍第19項的物件，其進一步儲存使得處 理器系統能夠判斷雙重錯誤的數量是否比單—錯誤夕 的指令。 '夕 21· —種用以校正雙重錯誤之系統，其包含有： 一個處理器； 一與該處理II相連接的儲存媒體，其儲存使得該處 理器能夠進行以下作用的指令： 將一資料單位安排在錯誤校正列和攔位中·， 決定該等列和該等攔位的錯誤校正演算值；以及 校正一雙重錯誤。 22·如申請專利範圍第21項的系統，其中該儲存㈣儲存 能夠使得該處理器決定該等列和該等欄位之錯誤校正 值。 23. 如申請專利範圍第22項的系統，其中該儲存媒體儲存 能夠使得該處理器對於該等列使用漢明碼方法並對該 等欄位使用同位元方法之指令。 24. 如申請專利範圍第21項的系統，其中該儲存媒體儲存 月b夠使付該處理器可以決定一個單一錯誤的位置並將

   - - ----1 — I II — — — * 1 I I 1 I I I ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 573247

   、申請專利範圍 5 ο IX 5 11 經濟部智慧財產局員工消費合作社印製 其校正的指令。 25.如申請專利範圍第21項的系統，其中該儲存媒體儲存 月b夠使得該處理器可以提供額外的資料列來對該等攔位 進行錯誤校正演算法。 26_如申請專利範圍第25項的系統，其中該儲存媒體儲存 使得該處理器能夠對該等列使用一第一錯誤校正演算 法，並對該等攔位使用第二錯誤校正演算法，並對於該 額外的列使用該第一錯誤校正演算法的指令。 27·如申請專利範圍帛26項的系、统，其中該儲存媒體儲存 使得該處理器能夠一個接著一個地決定該等列與該等 攔位的錯誤校正演算法的指令。 28·如申请專利範圍第26項的系統，其中該儲存媒體儲存 使得該處理器能夠同時決定該等列與該等攔位的錯誤子 校正演算法的指令。 A如申請專利範㈣21項的系統’其中該儲存媒體儲存 使得處理器系統能夠計算雙重錯誤的數量的指令。30·.如申請專利贿21項的系統，其中該儲存:體儲存 使得處理器系統能夠判斷雙重錯誤的數量θ 子 錯誤多的指令。 疋比單一 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公爱） -------------裝·-------訂---------線 (請先閱讀背面之注音？事項再填寫本頁) 24-