TW561337B - Microprocessor design support for computer system and platform validation - Google Patents

Microprocessor design support for computer system and platform validation Download PDF

Info

Publication number
TW561337B
TW561337B TW091104063A TW91104063A TW561337B TW 561337 B TW561337 B TW 561337B TW 091104063 A TW091104063 A TW 091104063A TW 91104063 A TW91104063 A TW 91104063A TW 561337 B TW561337 B TW 561337B
Authority
TW
Taiwan
Prior art keywords
transaction
fub
data
external bus
request
Prior art date
Application number
TW091104063A
Other languages
English (en)
Inventor
Ayman G Abdo
Cameron Mcnairy
Piyush Desai
Quinn W Merrell
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW561337B publication Critical patent/TW561337B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

561337 A7 ----—- _B7 五、發明説明( ) 1 7 發明背景 本發明是關於用於m統中之處理器與其它主動元 件之壓力測試’更明確的說,本發明是關於在一主動元件 如處理器中所提供之晶片内建之確認功能單元方塊 ("FUB”)。 在-個電腦系統中,-個,,主動元件”可能包括任何利用 一共通之匯流排介面協定經由一共用之溝通匯流排與其它 裝置溝通之裝置。典型之主動元件包括微處理器,記憶體 控制器,橋式介面電路,數位信號處理器,以及特定用途 積體電路。如吾人所知的,—個新式的主動元件可能包括 數百萬個電晶體製造在一個單一個積體電路上。雖然電路 的設計在製造成積體電路前都經過模擬,但是確認測試仍 是必須的以確定積體電路之實際上的運作行為與設計相 符。 確認測試包含壓力測試。壓力測試意味著將一主動元件 的作業條件推到性能的極限以確定該主動元件的實際行為 與模擬的預測相符。然而壓力測試是一種昂責的,複雜的 而碰運氣的方法,因為其傳統上是透過軟體控制之演算法 來執行的。當製造出一積體電路後,傳統之壓力測試讓積 體電路執行程式指令,使主動元件處於一個預定之壓力條 件下,舉例來說,軟體可能設計成使兩個不同的處理器^ 續的讀取並修改在相同記憶體位址上的資料,藉由產生兩 個處理器間的競爭可以提供測試人員一個觀察處理器間互 相競爭相同資料的機會《然而,所需之壓力事件之確實的 I - 4 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 561337 A7 B7 五、發明説明(2 ) 發生瞬間是無法預測的。因此,診斷人員必須觀察數千個 匯流排交易以決定壓力事件之發生時間(如果有的話)。因 此,不但設計壓力測試軟體是很昂貴的,檢視與解釋壓力 測試的結果也同樣是很昂貴的。 軟體控制之演算法並無法提供太多的控制。若欲測試外 部匯流排邏輯以及主動元件内控制該元件與外部匯流排之 介面的電路的功能時,必須保持匯流排上持續不間斷的高 流量水準;而軟體控制之演算法可能會因作業系統執行之 脈絡轉換或其它事件而中斷,而這會降低匯流排上之流量 水準;此外,軟體控制之演算法也無法足夠快的回應在外 部匯流排上的事件,以保證能夠維持在匯流排上的時序關 係以測試某些匯流排事件。實際上有很多確認工程師想要 測試的事件是根本就無法由軟體感測到的。這些問題都會 降低透過軟體進行之確認測試的效能。 根據以上所說的,在本領域中需要一種用於一處理器中 或其它主動元件中改良之確認測試模式。 圖式簡單說明 附圖1是一個根據本發明之一具體實施例之一主動元件中 之FUBs之簡化的方塊圖。 附圖2是一個說明根據本發明之一具體實施例之作業方法 的流程圖。 附圖3說明一個根據本發明之另一個具體實施例之一主動 元件。 附圖4是一個根據本發明之一具體實施例之一確認FUB的 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(3 ) 方塊圖。 附圖5說明一個根據本發明之一具體實施例所製作之一處 理器的具體實施例。 附圖6說明一個根據本發明之一具體實施例之示範型的電 腦系統。 附圖7說明一個根據本發明之另一個具體實施例之示範型 的電腦糸統。 本發明的詳細說明 本發明之具體實施例提供了 一種用於一主動元件之確認 FUB,一種位於主動元件内可以使一電腦系統處於一壓力 條件下之硬體系統。一確認FUB可監視在一外部匯流排上 所發布的交易並產生其它交易以回應該被監視之交易。確 認FUB可能是一種可程式化的元件,其回應可以由一外部 輸入所定義。因此,確認FUB可以測試範圍很廣泛之各種 系統事件。 附圖1是一個根據本發明之一具體實施例之一主動元件 100中之FUBs之簡化的方塊圖。主動元件100可能包含一 個核心110以及一與外部匯流排130溝通之資料請求處理器 120 ;資料請求處理器120可能經由一外部匯流排控制器 (”EBC”)140與匯流排130接口; EBC 140管理在外部匯流 排130上之交易的過程;核心110當其執行程式指令時可以 讀取並修改資料,其可能會產生資料請求給資料請求處理 器120,從一系統記憶體(沒有出示在圖中)之預定的記憶體 位址讀取資料或儲存資料。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(4 ) 資料請求處理器120可以從核心110以及其它位於主動元 件100中之可能來源接收資料請求,然後解析該資料請求, 假如主動元件必須與其它主動元件溝通以履行該請求,則 產生一外部匯流排交易以回應之。資料請求處理器120可能 包含各種用以管理資料請求的佇列並可能與其它FUBs接 口,例如内部快取記憶體(沒有出示在圖中),以管理資料請 求。關於這一點,主動元件100之結構與動作皆為吾人所熟 知。 本發明之一具體實施例引進一確認FUB 150到一主動元 件100中,該確認FUB 150與EBC 160連結以觀察發布在 外部匯流排130上的交易。確認FUB 150可能會產生一稱為 ”騷擾的”匯流排交易之新交易資料並發布在外部匯流排130 上,以回應一事先決定的觸發條件,有數種不同類型之可 能的觸發條件。當觀察到一新的外部匯流排交易時,假如 新交易的請求類型與一預定的類型相符時則會產生一騷擾 的交易。第一個外部匯流排交易是稱為一 ”觸發”交易,或 者,所有的外部匯流排交易(除了來自確認FUB 150之骚擾 的交易之外)都可能是觸發交易,在這種情況下,會對外部 匯流排130上的每個交易產生騷擾的匯流排交易。 主動元件100可能包括一選擇多工器("MUX") 160以選 擇從資料請求處理器120或MUX 160而來的資料。在一個 具體實施例中,MUX 160可能是完全由確認FUB 150所控 制的。在另一個具體實施例中,圖之虛線部分,MUX 160 可能是由確認FUB 150與核心110所共同控制的,在這種情 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 561337 A7 B7 五、發明説明( ) 5 況下,核心110之資料請求的優先權比確認FUB 150之資料 請求的優先權高,此另一個具體實施例將在此處做更詳細 的說明。 確認FUB 150在壓力測試上可以提供數個比先前之軟體 控制模式更好的優點。由於確認FUB 150是在其所處之主 動元件内的時脈範圍中作業,因此能夠產生比軟體控制演 算法更可靠之壓力測試事件。在某些應用上,確認FUB 150可以觀察一觸發的匯流排交易並產生一新的”騷擾的”匯 流排交易做為下一個匯流排交易,因此,以上述之兩個主 動元件競爭相同的資料片段為例,可以使用此具體實施例 之確認FUB 150,以確保會產生一騷擾的匯流排交易以回 應每個請求競爭資料之匯流排交易;每次在觀察到一交易 請求資料時,確認FUB會產生另一個指到相同資料之匯流 排交易,如此,可以避免軟體控制演算法之碰運氣的情 況。 由於確認FUB 150是在主動元件的時脈範圍中作業,該 時脈通常比外部匯流排的時脈範圍要快的多,因此它可以 產生比以前好的多之時序關係的壓力條件。以一個外部匯 流排是一管線匯流排之具體實施例為例,在一個管線匯流 排協定中,如Pentium Pro®處理器所定義之匯流排協定, 資料是在一個匯流排交易中請求。一個匯流排交易可能是 由好幾個階段所組成,以Pentium Pro®處理器為例,其匯 流排交易包括一仲裁階段,一請求階段,一錯誤階段,一 窺探階段,一回應階段,以及一最後的資料階段。並非所 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 561337 A7 B7
有類型的資料請求都會經過所有的階段,管線匯流排允許 同時有好幾個匯流排交易在匯流排上進行,但是必須各是 在不同的階段,如此,在第一個交易完成請求階段並進入 錯誤階段後,第二個交易便可以進入請求階段。不同階段 的轉換是發生在外部匯流排的時脈範圍内。欲獲得更多的
實訊,讀參考 Pentium® Pro Family Developer^ Manual, Volume 1: Specifications (http_L //developer.mt^l. c〇m/design/pro/MANUALS/?42690 HTM) ° 由於確認FUB 150是在主動元件的時脈範圍中作業,故 其可以在觸發的匯流排交易仍在外部匯流排中處理時經常 偵測並回應觸發的情況,如此,在一具體實施例中,一確 認FUB 150可以在觸發它的交易結束前產生並發布一騷擾 的交易到匯流排上。沒有已知之壓力測試技術允許一主動 元件能夠在一觸發的交易仍在外部匯流排中處理時攫取並 回應該觸發的交易。 確認FUB 150所提供的另外一個優點是其可以對單一處 理器計算系統進行壓力測試。以軟體控制之壓力測試通常 需要至少兩個處理器,各自執行訂製的軟體以產生所須之 壓力測試的情境。確認FUB 15 0可以偵測其所在之主動元 件所產生的交易,並可以產生骚擾的交易以回應在外部匯 流排上所觀察到之交易,還有並不需要特別的軟體,因 此,不用投資時間與金錢去開發用於多重處理器之訂製的 軟體應用程式,確認FUB 150允許使用者在一執行現成之 套裝軟體之單一主動元件的系統上進行主動元件之壓力測 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(7 試。所以,確認FUB 開發成本。 150可以大幅降低積體電 路開發商 之 附圖2是一個說明根據本發明之一具體實施例之運作方法 1000的流程圖,運作可能在發布一新的交易到外部匯流排 上時開始。根據該具體實施例,交易資料可以由確認FUB 攫取(方塊1010)。確認?1;6可能決定是否交易的請求類型 與一預定之觸發條件相符(方塊1()20),假如相符的話,則 確認FUB可能利用從外部匯流排交易所攫取的一個位址產 生騷擾的交易資料(方塊1030),此新的資料請求會被輸出 到EBC(方塊1040),假如所攫取的資料請求與預定之觸發 條件不相符的話,則該方法結束。 上述的方法中有一可選擇的部分,即當所攫取的資料請 求與預定之觸發條件相符時,可以修改所攫取的位址(方塊 1050 ’以虛線表示),舉例來說,所攫取之位址可以增加或 減少一快取線增量,如吾人所知的,記憶體系統通常是組 織成事先決定好的單位,通常稱為”快取線”,例如在市場 上很普遍之Intel公司所生產之pentiUm Pro®處理器,其快 取線的長度為32位元組,而在其它的處理器上則可能會有 不同長度之快取線。藉由增加(或減少)一鎖存位址一個快取 線單位’確認FUB 150可以指示交易到系統記憶體之相鄰 位置。在此具體實施例中,確認FUB 150可以選擇指示新 的外部交易到一相鄰的快取線,而不選擇指示新的外部交 易到在外部匯流排所看到之相同的位址。 在另一個具體實施例中,所攫取的位址可以增加或減少 _ -10- 本紙張尺度適用中國國家榡準(CNS) A4規格(210X297公釐) 561337
、t於快取線單位的數量,雖然主動元件是以快取線大小 為:位來交換資料’但交易在系統記憶體上所定址之位址 =:刻度的單位小於一快取線增量;此一技術可以讓電 腦=統分辨出一資料單位小於快取線大小之資料”塊”,而 =ί料單位是請求之主動元件所需的。藉由對主動元件所 舄之特定資料塊定址,其它的主動元件(如一記憶體控制器 或其它儲存資料的主動元件)便可以命令所請求的快取線先 傳送所請求的資料塊,再傳送快取線的其它部分,例如在 Pentium Pro®的系統中,一外部匯流排交易的資料階段可 能需要超過四個循環,而每個循環傳輸8位元組的資料塊, 在這樣的一個系統中,所請求的資料塊可能是在第一個循 壤中傳輸’而在後續的循環中傳輸快取線之其餘的資料 塊。 在此具體實施例中,所攫取的位址可以增加或減少一小 於快取線單位的數量,確認FUB 150可以發布一新的外部 匯流排交易到外部匯流排上,而此新的匯流排交易之位址 是指到系統記憶體中與所攫取之匯流排交易所指到之位址 相同的快取線,但可能是指到不同的資料塊。 當修改過攫取的位址並將之包含於騷擾的交易後,可以 進行不同系統運作條件之壓力測試。如吾人所知的,在運 作期間’主動元件通常是從系統記憶體中之連續位置取得 資料,例如可執行的程式指令通常是儲存在系統記憶體中 連續的位置,資料陣列與其它的資料結構也通常是儲存在 系統記憶體中連續的位置;藉由將攫取之位址增加或減少 -11- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
561337 A7 B7 五、發明説明(。) 9 一快取線增量,確認FUB 150可以取得在一電腦系統中其 它主動元件不大可能請求到的資料,基本上,確認FUB 150會取得另一個主動元件在最近的未來預期將會需要的資 料,並允許進行在電腦系統中之資料競爭裝置的壓力測 試。 本發明的一個具體實施例賦予核心100之資料請求與確認 FUB 150間之優先順序模式。請回頭參考附圖1,確認FUB 150之資料請求與資料請求處理器120的資料請求一起輸入 到MUX 160,因此,確認FUB 150之資料請求可以想成是 與資料請求處理器120”競爭”外部匯流排130的資源。根據 一具體實施例,MUX 160不但是由確認FUB 150控制,也 是由資料請求處理器120所控制,在此一具體實施例中, MUX 160可以在核心100正在產生資料請求給資料請求處 理器120時從資料請求處理器120選擇一資料請求,MUX 160可以在核心100沒有產生資料請求時從確認FUB 150選 擇資料請求,因此,資料請求處理器120的資料請求之優先 權比確認FUB 150的資料請求要高,此一特色允許一電腦 系統在執行有用的工作同時能夠進行壓力測試。 附圖3說明一個根據本發明之另一個具體實施例之一主動 元件200,在此具體實施例中,主動元件200包括一核心 210與一如前述之具體實施例中之資料請求處理器220。在 此具體實施例中,資料請求處理器220可以處理在主動元件 200中不同來源的資料請求並可以產生外部匯流排交易以履 行資料請求,它可以透過一外部匯流排介面("ΕΒΓ) 240與 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(1(3 匯流排230接口,該外部匯流排介面可能包括產生與獲取匯 流排230上之電氣信號之電氣驅動器與介面電路’關於這一 點,主動元件200的運作是為吾人所熟知的。 在一具體實施例中,主動元件200包括一確認FUB 250 ° 確認FUB 250可與EBI 240接口以觀察在外部匯流排230上 的交易,確認FUB 250可輸出騷擾的資料請求給資料請求 處理器220。在此具體實施例中,資料請求處理器220可能 包括一仲裁器260以管理從核心2 10以及從其它不同來源輸 入到資料請求處理器220之資料請求;資料請求處理器220 還包括其它處理元件270以管理並履行資料請求。在此具體 實施例中,確認FUB 250可輸入資料請求給資料請求處理 器220,該資料請求的處理方式會與主動元件200中任何其 它來源之資料請求相同,因此,確認FUB 250之資料請求 會由資料請求處理器220排在隊列中並可能視作業的情況在 主動元件中履行。 附圖3中之具體實施例可以選擇性的根據資料請求間的優 先順序模式而運作。如圖之虛線部分,仲裁器260不但可由 確認FUB 250控制,也可由核心210控制。當核心210正在 產生資料請求時,仲裁器260可以允許核心資料請求而排除 確認FUB 250之資料請求。在其它時間,仲裁器260可以允 許確認FUB 250之資料請求。 附圖4是一個根據本發明之一具體實施例之一確認FUB 3 〇〇的方塊圖。確認FUB 3 00包含一交易鎖存器310,一請 求庫320與一控制器330。交易鎖存器3 10可以從外部匯流 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
561337 A7 ______ B7 五、發明説明(彳彳) 排13 0接收交易資料並將之鎖存起來以便於確認1?116 300中 使用。請求庫320可能是一暫存器記憶體或其它儲存資料請 求的資料結構。控制器330可以管理確認171;3 300的運作。 根據一具體實施例,請求庫32〇可以儲存對應於各個可由 貢料請求處理器120處理(附圖u之資料請求的資料型樣。 请求庫320可以接收從交易鎖存器3 1〇送來之鎖存的位址資 料。在控制器330的管理下,請求庫32〇可以將從交易鎖存 為3 10所接收之位址資料附加到一儲存於其中之請求型樣後 面以形成一資料請求。請求庫32〇可以輸出資料請求到 MUX 360。如此,確認FUB 3〇〇可以產生新的資料請求以 回應在外部匯流排上的交易。 在一具體實施例中,控制器33〇可能是一可程式化之狀態 機,具有儲存資訊的暫存器(沒有出示在圖中),該資訊指出 確認FUB 3 00應該回應的資料交易。如附圖4中所示的,控 制器330可能包括一第一暫存器332以儲存交易類型資料, 以及一第二暫存器334以健存一資料請求索引。交易類型資 料可以決定確認FUB 300應該回應的觸發條件。第一暫存 器332可能是一CAM暫存器或是其它具有比對偵測邏輯的 暫存器。在初始化模式期間,交易類型資料可能被載入第 一暫存器332中。此後在壓力測試期間,控制器33〇可能從 發布在外部匯流排130上之交易接收交易類型資料。假如新 接收到之交易類型資料與初始化期間所儲存之交易類型資 料相符’則控制器33〇可以決定從確認FUB 300輸出一新的 資料請求。 -14- 本紙張尺度適财s g轉準(CNS) A4規格(21GX 297公爱) 561337 A7 B7 五、發明説明(12 ) 資料請求索引可以決定確認FUB 300將如何回應一觸發 條件。其可以儲存在一第二暫存器334中,在初始化時載入 到暫存器中。資料請求索引可以找到一儲存在指令庫320中 之資料請求型樣的位址。當控制器330判定交易類型與第一 暫存器3 32中的内容相符時,其可以將第二暫存器3 34中的 索引值運用到指令庫320並讀取一騷擾的交易的資料。如先 前提到的,指令庫320可能在一從交易鎖存器310所接收之 位址資料後附加儲存於其中之請求型樣以產生一有效的資 料請求。 如前面討論過的,指令庫320可以直接從交易鎖存器3 10 接收位址資料。此具體實施例允許確認FUB 300產生指到 與觸發匯流排交易所引用之資料相同的外部匯流排交易(經 由資料請求處理器120);在另一個具體實施例中,指令庫 320可以產生資料請求給跟交易鎖存器3 10接收之位址相關 但不相等的位址。 附圖4的虛線部分說明一個在控制器330的管理下運作之 可選擇的位址處理器340。位址處理器340可以對來自交易 鎖存器3 10之位址資料執行算術運算。其可以輸出更改過的 位址資料給指令庫320。例如,位址處理器340可以對一位 址增加或減少一快取線增量,或者,位址處理器可以對一 位址增加或減少一資料塊的值。 若欲將確認FUB 300整合到既有的設計中,最好能夠不 需改變在既有設計中所提供之資料請求處理器。在這樣的 應用中,請求庫不大可能提供所有主動元件定義之資料請 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(13 ) 求。例如,在某些設計中,假如記憶體寫入請求,10寫入 請求,中斷請求,中斷確認回應請求以及清除請求是由確 認FUB 300所產生而非主動元件中之其它元件產生,則可 能需要對請求與回應邏輯電路作很大的改變以支援這樣的 資料請求;在這樣的具體實施例中,交易庫可以忽略這些 請求以簡化在這些設計中使用確認FUB 300。 在另一個具體實施例中,交易庫可以忽略一些會違反快 取記憶體之一致性或其它之系統完整性機制的指令。如吾 人所熟知的,很多多重處理器的電腦系統是依快取記憶體 之一致性的模式運作的,其中儲存在處理器中之各個資料 項目都被會指定一個一致性的狀態。資料的狀態決定處理 器可以如何使用該資料。舉例來說,在已知的”MESI”協定 中,可以指定資料為以下四種狀態之一: •無效的--雖然主動元件擁有一份複製在快取記憶體中 的資料,但該複製的資料是無法取得的,當主動元件 需要該資料時,必須從外部記憶體或從其它快取記憶 體擷取資料。 •共享的--一份在快取記憶體中的複製資料是有效的並 具有與儲存在外部記憶體中相同的值,主動元件只能 夠讀取資料。可能還有其它份的複製資料儲存在其它 主動元件的快取記憶體中,在共享狀態時主動元件必 須先執行一外部匯流排交易以確定其擁有該份複製資 料之獨占的控制權時才可以修改資料。 •獨占的--在快取記憶體中的複製資料是有效的並可能 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(14 ) 具有與儲存在外部記憶體中相同的值。當主動元件儲 存在快取記憶體的資料是在獨占的狀態,其可以讀取 與寫入(修改)該資料而無須進行外部快取記憶體之一 致性的檢查。 •修改過的一在快取記憶體中的複製資料是有效的並且 被修改過的。其可能比儲存在外部記憶體中的複製資 料還要新。該資料在所有其它的主動元件中必須是無 效的。 根據本發明的一個具體實施例,一交易庫可以忽略某些 會使系統違反快取記憶體之一致性規則的交易。例如一個 長度為零的交易,如BRLO(長度為零的匯流排讀取線),10 讀取以及其它需要一致性支援而可以在一具體實施例中省 略之交易。 附圖5說明一個根據本發明之一具體實施例所製作之一處 理器400的具體實施例。處理器400可能包括一匯流排編排 單元410(”BSU”)以及一核心420。BSU 410與核心420運 作的速度皆比一外部匯流排430快很多。外部匯流排430將 處理器400與其它的元件如其它處理器,記憶體以及其它裝 置(沒有出示在圖中)互相連結起來。 BSUs基本上是為吾人所熟知的。它們可能包括一仲裁器 4 4 0,一快取記憶體4 5 0,一個内部彳宁列4 6 0以及一外部交 易佇列470。仲裁器440可以接收多種不同輸入的請求,如 來自核心4 2 0以及其它來源。請求可能包括一代表請求的類 型之請求碼,以及一個指出該請求所指示之記憶體位置的 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(15 ) 位址。 快取記憶體450可能是一内部記憶體。如吾人所熟知的, 相對於核心快取記憶體(沒有出示在圖中)而言,快取記憶體 450的容量通常大的多。舉例來說,一個典型的快取記憶體 450可能是一個256K的記憶體。而一核心資料快取記憶體 可能是一個16K的記憶體,核心指令快取記憶體也可能是一 個16K的記憶體。快取記憶體450可能是一個統一的快取記 憶體,同時會儲存指令資料以及變數資料(統稱為”資料”)。 BSQ 400還可能與更高層的快取記憶體接口(沒有出示在圖 中),其大小可能是3H或者更多。 仲裁器440的讀取請求可以輸入給快取記憶體450以及内 部佇列460。快取記憶體450可能包括可以判定所請求的資 料是否儲存在快取記憶體450中之控制邏輯(沒有出示在圖 中)。假如是的話,我們說該請求”擊中”快取記憶體450。 快取記憶體450將會透過一通訊的路徑(沒有出示在圖中)供 應請求的資料給核心420。否則我們說該請求”沒有擊中”快 取記憶體。快取記憶體450可以透過一線路452通知内部佇 列460擊中或者沒有擊中。 内部佇列460可能包括控制電路以及緩衝記憶體以處理來 自仲裁器440的請求。内部佇列460也會接收來自快取記憶 體450之擊中/沒有擊中的指示。假如一讀取請求擊中快取 記憶體450,内部佇列460會在該排隊的請求離開内部佇列 460時允許其結束;假如讀取請求沒有擊中快取記憶體 450,則該請求應該藉由從一外部記憶體(沒有出示在圖中) -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561337 A7 B7 五、發明説明(16 ) 取得所請求的資料來完成,在這種情況下,當該讀取請求 離開内部佇列460時,内部佇列460可以使該請求進入外部 交易佇列470。 外部交易佇列470也可能包括控制電路以及缓衝記憶體。 其可能會依據從主動元件發出之請求的隊列發布外部匯流 排交易到外部匯流排430上。外部交易佇列470可以透過一 外部匯流排控制器480控制匯流排430的運作。通常匯流排 430會定義一匯流排協定,外部交易佇列470以及外部匯流 排控制器480可以根據該協定產生以及接收信號。 在另一個具體實施例中,可以用一個單一的佇列取代内 部佇列460與外部交易佇列470。因此,在附圖5中内部佇 列460與外部交易佇列470是包含在一單一的”交易佇列” 中。本發明的原理適用於任一種具體實施例,關於此一 點,BSQ 410之運作與結構皆為吾人所熟知。 根據一個具體實施例,一確認FUB 490可能會觀察發布 在BSQ 410上的資料請求並產生騷擾的交易以回應之。在 一個具體實施例中,確認FUB 490可能攫取由仲裁者440所 輸出的資料請求。確認FUB 490可能會比較指出請求類型 與來源的資料以判定是否要產生一新的資料請求。如果要 的話,可能會輸出新的資料請求給仲裁者440以供獨立處 理。 在此具體實施例中,BSQ 4 10可能將攫取的資料請求以 及新的資料請求獨立處理。兩個指到相同位址之獨立交易 的處理可能會導致某些在BSQ 410内之效能邊界情況。而 -19 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
561337 A7 B7 五、發明説明(17 ) 在發生邊界情況時評估處理器的效能也是壓力測試的一個 目標。 在另一個具體實施例中,如虛線所示,確認FUB 490也 可能監視内部快取記憶體450之擊中/沒有擊中的輸出。在 這樣的一個具體實施例中,定義於確認FUB 490之觸發條 件不但是根據一資料請求的請求類型也會根據該請求的資 料是否出現在内部快取記憶體450中。 如先前所說的,一確認FUB 150(附圖1)可能會產生一騷 擾的匯流排交易以回應在外部匯流排130(附圖1)上所觀察 到之觸發的匯流排交易。在另一個具體實施例中,一確認 FUB 150可能會在外部匯流排130上沒有新的交易時產生一 騷擾的匯流排交易。很多匯流排協定是利用一事先決定好 的信號以分辨新交易的開始,例如在Pentium Pro®處理器 的匯流排協定中,一個ADS#信號的主張表示一新交易的開 始。一個新的交易可以在各匯流排時脈循環期間發布在匯 流排上。在一個具體實施例中,一確認FUB 150可能會追 蹤在外部匯流排上沒有發布一新的交易所經過之連續的時 脈數目,假如該數目超過一事先決定的臨界值(例如2),確 認FUB 150可能會自動產生一騷擾的交易。該騷擾的交易 可能會指到一個最近從外部匯流排交易所攫取的位址,或 許該位址已經被修改過了(增加或減少)。 如前面所提到的,確認FUB可能是在一電腦系統之一主 動元件中。確認FUB只能由系統中的一個主動元件所提供 才能進行系統的壓力測試。附圖6說明一個根據本發明之一 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 561337 A7 B7 五、發明説明(18 ) 具體實施例之示範型的電腦系統500。電腦系統500可能包 括多個主動元件5 10-560,每個主動元件都連結到一共用的 通訊匯流排5 70。其中四個主動元件是處理器5 10-540,其 它主動元件包括一個系統記憶體550與一個10介面560。一 確認FUB 515如圖所示是其中一個處理器510之中的一個成 員,但是也可以由一或多個其它的主動元件520-560所提 供。 附圖7說明一個根據本發明之另一個具體實施例之示範型 的電腦系統600。多個主動元件610-630都連結到一共用的 通訊匯流排640。在此例中,只有主動元件610是一個處理 器。一記憶體控制器620與一 10介面630亦示於圖7。在此 例中,一確認FUB 625如圖所示是記憶體控制器中的一個 成員。或者確認FUB也可以是10介面630的一個成員(沒有 出示在圖中)。 在本文中特別說明本發明的數個具體實施例,然而吾人 將會瞭解關於本發明之各種修改與變形是包含在上述的說 明中並且是包含在附錄之申請專利範圍内,而沒有脫離本 發明的精神與預期的範圍。 -21 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂

Claims (1)

  1. 六、申請專利範圍 1. 一種積體電路,包括: 一處理核心, 一資料請求管線,其具有一與處理核心溝通之仲裁 器,該資料請求管線還具有一外部匯流排介面,以及 一確認FUB,其具有連結到資料請求管線之外部匯流 排介面的一個輸入。 2. 如申請專利範圍第1項之積體電路,其中該確認FUB的一 個輸出是連結到仲裁器。 3. 如申請專利範圍第1項之積體電路,其中該確認FUB包 括: 一連結到外部匯流排介面之交易鎖存器,以及 一與交易鎖存器溝通之請求庫,該請求庫並具有一連 結到資料請求管線的輸出。 4. 如申請專利範圍第2項之積體電路,其還包括一連結到交 易鎖存器以及請求庫之位址處理器。 5. 一種對一積體電路進行壓力測試的方法,包括: 攫取一第一外部匯流排交易, 當交易的請求類型與一觸發的條件相符時,產生一資 料請求,以及 根據資料請求產生一騷擾的匯流排交易。 6. 如申請專利範圍第5項之方法,其中該第一外部匯流排交 易與新的外部匯流排交易是由相同的積體電路所產生。 7. 如申請專利範圍第5項之方法,其中該資料請求包括一包 含於第一外部匯流排交易中之位址。 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 3 3
    如申请專利靶圍第5項之方法,其中該外部匯流排交易包 括在一系統記憶體中之第一快取線位址,且該資料請 求包括一與第一快取線位址相鄰之第二快取線位址。 9.如申請專利範圍第5項之方法,其中該外部匯流排交易包 括一個位址,該位址指到一系統記憶體中之一快取線之 第一部份,且該資料請求包括一指到快取線之第二部分 之第二快取線。 〇·如申請專利範圍第5項之方法,其中該騷擾的匯流排交易 是在第一外部匯流排交易結束前產生的。 H 一種在一積體電路中之確認FUB,該電路適用以以攫取 外部匯流排交易並產生騷擾的資料請求給包含於其中的 一個位址。 12·如申請專利範圍第11項之確認FUB,其包括·· 一交易鎖存器, 一與交易鎖存器溝通之請求庫,以及 一與交易鎖存器溝通之控制器。 13· —種電腦系統,其中包括: 複數個主動元件,各個元件都連結到一共用之通訊匯 流排, 其中一個主動元件包含一確認FUB。 14 ·如申凊專利範圍第13項之電腦系統,其中該一個主動元 件是一個處理器。 15·如申請專利範圍第13項之電腦系統,其中該一個主動元 件是一個記憶體控制器。 -23- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 561337 A8 B8 C8 D8 、申請專利範圍 16·如申請專利範圍第13項之電腦系統,其中該一個主動元 件是一個10介面。 17·如申請專利範圍第13項之電腦系統,其中該確認FUB包 括: 一與通訊匯流排溝通之交易鎖存器, 一與交易鎖存器溝通之請求庫,以及 一與交易鎖存器溝通之控制器。 18. —種用於一電腦系統之壓力測試方法,其中包括: 計算在外部匯流排上沒有新交易時所發生之外部匯流 排循環的數目, 當該數目到達一預定的臨界值時,在外部匯流排上產 生一個騷擾的交易。 19·如申請專利範圍第18項之方法,其中該騷擾的交易包括 一個從一先前之匯流排交易得來的位址,該位址被修改 為引用到一相鄰的快取線。 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091104063A 2001-03-28 2002-03-05 Microprocessor design support for computer system and platform validation TW561337B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/818,788 US7032134B2 (en) 2001-03-28 2001-03-28 Microprocessor design support for computer system and platform validation

Publications (1)

Publication Number Publication Date
TW561337B true TW561337B (en) 2003-11-11

Family

ID=25226412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104063A TW561337B (en) 2001-03-28 2002-03-05 Microprocessor design support for computer system and platform validation

Country Status (6)

Country Link
US (2) US7032134B2 (zh)
CN (1) CN100524242C (zh)
AU (1) AU2002240105A1 (zh)
GB (3) GB2387917B (zh)
TW (1) TW561337B (zh)
WO (1) WO2002079788A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040078712A1 (en) * 2002-09-12 2004-04-22 Gurushankar Rajamani Method and apparatus for stressing data paths
FR2875026A1 (fr) * 2004-09-03 2006-03-10 St Microelectronics Sa Dispositif programmable d'interface de commande
GB2439968B (en) * 2006-07-07 2011-05-25 Advanced Risc Mach Ltd Memory testing
DE102006051444C5 (de) * 2006-10-31 2011-12-08 Softing Ag Diagnoseverfahren und -vorrichtung für ein Feldbussystem
US20090216493A1 (en) * 2008-02-27 2009-08-27 Underdal Olav M Hierarchy of diagnosis for advanced diagnostics equipment
US8478920B2 (en) * 2010-06-24 2013-07-02 International Business Machines Corporation Controlling data stream interruptions on a shared interface
CN103729259B (zh) * 2012-10-12 2017-02-01 安凯(广州)微电子技术有限公司 一种AHB总线读写burst相互打断的验证方法及装置
CN104317683A (zh) * 2014-09-26 2015-01-28 浪潮电子信息产业股份有限公司 一种测试内存功耗的方法
US10126362B2 (en) * 2014-12-15 2018-11-13 International Business Machines Corporation Controlling a test run on a device under test without controlling the test equipment testing the device under test
CN107341082A (zh) * 2017-07-21 2017-11-10 郑州云海信息技术有限公司 一种服务器系统下单体内存功耗测试设计方法
CN107992387A (zh) * 2017-11-30 2018-05-04 郑州云海信息技术有限公司 一种服务器系统下单体硬盘功耗测试方法
US11106788B2 (en) 2018-11-08 2021-08-31 Hewlett Packard Enterprise Development Lp Security for active data request streams

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
US4858234A (en) * 1987-09-04 1989-08-15 Digital Equipment Corporation Method and apparatus for error recovery in a multibus computer system
US5001712A (en) 1988-10-17 1991-03-19 Unisys Corporation Diagnostic error injection for a synchronous bus system
US5142673A (en) * 1989-12-22 1992-08-25 Bull Hn Information Systems Inc. Bus monitor with dual port memory for storing selectable trigger patterns
US5151981A (en) * 1990-07-13 1992-09-29 International Business Machines Corporation Instruction sampling instrumentation
US5596715A (en) 1993-07-06 1997-01-21 Digital Equipment Corporation Method and apparatus for testing high speed busses using gray-code data
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5594875A (en) * 1994-07-01 1997-01-14 Digital Equipment Corporation Method and apparatus to provide pended transaction on a non-pended system bus
US5701409A (en) 1995-02-22 1997-12-23 Adaptec, Inc. Error generation circuit for testing a digital bus
US6012118A (en) * 1996-12-30 2000-01-04 Intel Corporation Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus
US5966306A (en) * 1997-07-07 1999-10-12 Motorola Inc. Method for verifying protocol conformance of an electrical interface
US6618775B1 (en) * 1997-08-15 2003-09-09 Micron Technology, Inc. DSP bus monitoring apparatus and method
US6018807A (en) * 1997-09-25 2000-01-25 Micron Electronics, Inc. Simulation "bus contention" detection
US6134684A (en) 1998-02-25 2000-10-17 International Business Machines Corporation Method and system for error detection in test units utilizing pseudo-random data
US6269360B1 (en) * 1998-04-24 2001-07-31 International Business Machines Corporation Optimization of ordered stores on a pipelined bus via self-initiated retry
GB2338791B (en) 1998-06-22 2002-09-18 Advanced Risc Mach Ltd Apparatus and method for testing master logic units within a data processing apparatus
US6304984B1 (en) * 1998-09-29 2001-10-16 International Business Machines Corporation Method and system for injecting errors to a device within a computer system
US6516428B2 (en) * 1999-01-22 2003-02-04 Infineon Technologies Ag On-chip debug system
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
US6480923B1 (en) * 1999-08-19 2002-11-12 International Business Machines Corporation Information routing for transfer buffers
US6609221B1 (en) * 1999-08-31 2003-08-19 Sun Microsystems, Inc. Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator
US6557069B1 (en) * 1999-11-12 2003-04-29 International Business Machines Corporation Processor-memory bus architecture for supporting multiple processors
US6748505B1 (en) * 2000-07-11 2004-06-08 Intel Corporation Efficient system bus architecture for memory and register transfers
US6760864B2 (en) * 2001-02-21 2004-07-06 Freescale Semiconductor, Inc. Data processing system with on-chip FIFO for storing debug information and method therefor

Also Published As

Publication number Publication date
GB2409907A (en) 2005-07-13
US7032134B2 (en) 2006-04-18
AU2002240105A1 (en) 2002-10-15
US7487398B2 (en) 2009-02-03
GB2409907B (en) 2005-09-21
GB2409906A (en) 2005-07-13
WO2002079788A3 (en) 2004-02-12
GB2409906B (en) 2005-09-21
GB0318622D0 (en) 2003-09-10
GB2387917A (en) 2003-10-29
WO2002079788A2 (en) 2002-10-10
GB2387917B (en) 2005-06-08
US20020144183A1 (en) 2002-10-03
CN100524242C (zh) 2009-08-05
US20060107120A1 (en) 2006-05-18
GB0506950D0 (en) 2005-05-11
CN1500247A (zh) 2004-05-26
GB0506951D0 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
US7487398B2 (en) Microprocessor design support for computer system and platform validation
US8255591B2 (en) Method and system for managing cache injection in a multiprocessor system
US5787486A (en) Bus protocol for locked cycle cache hit
US5524235A (en) System for arbitrating access to memory with dynamic priority assignment
US6412046B1 (en) Verification of cache prefetch mechanism
TW448359B (en) An apparatus for software initiated prefetch and method therefor
KR100869298B1 (ko) 시스템 컨트롤러, 동일 어드레스 리퀘스트 큐잉 방지 방법및 정보 처리 장치
US5671231A (en) Method and apparatus for performing cache snoop testing on a cache system
CN114580344B (zh) 测试激励生成方法、验证方法、验证系统及相关设备
JPH0696030A (ja) マルチプロセッサのための拡張プロセッサバッファインターフェース
JPH096680A (ja) キャッシュフラッシュ装置
US10949292B1 (en) Memory interface having data signal path and tag signal path
WO2021191582A1 (en) Circuitry and method
JP5625809B2 (ja) 演算処理装置、情報処理装置及び制御方法
US6898734B2 (en) I/O stress test
US6928525B1 (en) Per cache line semaphore for cache access arbitration
US8122278B2 (en) Clock skew measurement for multiprocessor systems
US6298394B1 (en) System and method for capturing information on an interconnect in an integrated circuit
JP6041749B2 (ja) トレース収集回路及びトレース収集方法
AU2018221270A1 (en) Super-thread processor
US7552269B2 (en) Synchronizing a plurality of processors
US11614985B2 (en) Insert operation
US20070038435A1 (en) Emulation method, emulator, computer-attachable device, and emulator program
US6349371B1 (en) Circuit for storing information
US7266728B1 (en) Circuit for monitoring information on an interconnect

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees