TW540137B - TFT LCD, the semiconductor structure thereof, and the fabrication method thereof - Google Patents

TFT LCD, the semiconductor structure thereof, and the fabrication method thereof Download PDF

Info

Publication number
TW540137B
TW540137B TW091115787A TW91115787A TW540137B TW 540137 B TW540137 B TW 540137B TW 091115787 A TW091115787 A TW 091115787A TW 91115787 A TW91115787 A TW 91115787A TW 540137 B TW540137 B TW 540137B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
film transistor
gate
liquid crystal
Prior art date
Application number
TW091115787A
Other languages
English (en)
Inventor
De-Jen Jung
Tean-Sen Jen
Ming-Tian Lin
Seok-Lyul Lee
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW091115787A priority Critical patent/TW540137B/zh
Priority to US10/352,013 priority patent/US6841798B2/en
Application granted granted Critical
Publication of TW540137B publication Critical patent/TW540137B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

540137 五、發明說明（l) ' 【發明領域】 ^本發明是有關^ 一種薄膜電晶體液晶顯示器，且特別 疋有關於一種具有咼開口率之薄膜電晶體液晶顯示器。 【發明背景】 液晶顯示器（Liquid Crystal Display，以下簡稱 LCD)是目前最被廣泛使用的一種平面顯示器，其優點為體 型輕薄、消耗電功率低以及驅動電壓低等，可以應用在例 如筆記型電腦、數位相機、遊樂器、投影機等各種日常 品上。 LCD的顯示原理則是藉由液晶分子本身所具有的介電 異方性及導電異方性，利用外加電場來轉變液晶分子的排 列狀態，以使液晶薄膜產生各種光電效應。而在目前主動 陣列式液晶顯示器（Active Matrix Liquid Crystal Display)中，薄膜電晶體（Thin-Film Transistor，以下 間稱為T F T)液晶顯示器由於具有良好的顯示特性，故為當 前業界最主要的研發標的之一。 參照第1圖所示，其係表示習知TFT-LCD之概略佈局 圖，此種TFT-LCD係採用TFT往晝素内伸出之舌出型設計， 其中1 20係表示閘極金屬線，1 80係表示汲極/源極金屬 線，20 0係表示ΙΤ0層。然而，隨著TFT-LCD愈來愈趨向往 高解析度、高亮度及更輕薄短小化之方向發展，故使得該 習知TFT-LCD之晝素的開口率愈變愈小，因而產生了透光 率下降之問題，且由於晝素電容亦變小，故閘極及源極間
0611-7495TWF(N);A01103;peterli〇u.ptd 第 4 頁 540137 五、發明說明（2) 之搞合電容效應（以下筒避p
而影響到顯示器所呈現‘書質馬合電容1應）也變大， 中者辛之π 口、玄U/ η ~ 因此，如何提高TFT-LCD 問：:、乃：為當前業界%gs:要合的電研？ 录,取王要的研究課題之一。 【發明概要】 -、本發明的主要目的就是提供-種開口率 顯示器。 裯口冤谷效應之薄膜電晶體液晶 本發明提供-種薄膜電晶 極線及資料線構成之畫素區域負：m括由間 m p…：成閘極區域。-薄膜電晶體， 上，㊣包括一問極電極，由兩問極區域ί - 一 7、虽電極，大體係自資料線延伸至封閉型開口上 廿雷、“ *素電極，用以覆蓋晝素區域
並電性連接至汲極電極。 T A 勺括：ΐ f應上述薄膜電晶體液晶顯示器之半導體結構， ^ 土板，一第一金屬層，形成於基 形成一橫向延伸之閘榀娩s甘4人 用从破疋義 甲之閘柽線，且其包含有一封閉型開口，以 』t線分隔成一第一閘極區域以及一第二閘極區域，其 箆一主極區域係用來作為一閘極電極層；-由介電層： 么士 + V體層、一蝕刻停止層以及一第二半導體層堆疊之 蓋閘極電極及基板，•中第-半導體層係用來 為k、層，蝕刻停止層則位於閘極電極層上方且其圖案 〇6H-7495TlVF(N)；A〇li〇3；peterll〇u<ptd 第5頁 540137 五、發明說明（3) 係相對應於閘極 疊之結構上，用 體位於封閉型開 一分別貫穿第二 層部分表面之一 源極擴散區及一 填滿此第二開口 電極之部分表面 填滿接觸窗，用 一種對應上 包括有下列步驟 電極層之圖案；一 以被定義形成—直 口上方之源極電極 ‘半導體層70和第一 第二開口，則用以 汲極擴散區；—全 ，且於保護層中具 ，·以及一透明導電 以被定義形成一書 述薄膜電晶體液晶 第二金屬層，形成於堆 向延伸之資料線、一大 ，一汲極電極，此外， 金屬層且露出蝕刻停止 分隔第二半導體層成一 面性形成之保護層，係 有一接觸窗以暴露汲極 層，形成於保護層上並 素電極。 顯示器之製作方法，其 提供一基板； 成為一；閘屬層定義形 域其中第一區域係用來作為閑極電極層； 弟一區 形成一介電層，以覆蓋第 = 依序於介電層表面上形成—第屬；=板 止層以及一第二半導體層，其 ^θ 蝕刻停 應於閘極層之圖案； χ τ止層之圖案係相對 於第一半導體層上形成一第二金 :定義形成複數條直向延伸之資料線，並於間極屬 第二金屬層中形成一第一開D，第一開口可；第丄 區隔成一源極電極層以及一汲極電極層； 、，屬層 m
I 第6頁 0611-7495TWF(N);A01103;peterli〇u.ptd 540137 五、發明說明（4) 將薄膜電晶體之預定區域以外之第二半導體層、第一 半導體層去除，以於薄膜電晶體之預定區域内形成一島狀 結構，並同時將第一開口内之第二半導體層去除，以於第 二半導體層内形成一第二開口； 於第二金屬層以及介電層表面上形成一保護層，以填 滿第一、第二開口； 於保護層中形成一第三開口，以暴露汲極電極層之一 部分區域，以及 於保護層表面上形成一透明導電層，以填滿第三開 口，再將透明導電層定義形成為一晝素電極層之圖案。 【發明之詳細說明】 為讓本發明和其他目的、特徵、和優點能更明顯易 懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說 明如下： 【實施例】 首先請參照第2E圖，其顯示本發明之一種薄膜電晶體 液晶顯示器結構之佈局圖，此薄膜電晶體液晶顯示器之結 構主要由基板10、閘極線20及資料線80A、薄膜電晶體 T1、和晝素電極1 OOP組成，其中，基板10之材質可使用透 明材質如玻璃基板或石英基板，而至少一閘極線2 0及至少 一資料線80A，係形成於基板10上以構成至少一晝素區域 P，一般在實際運用上，液晶顯示器係以多列閘極線2 0及
0611-7495TWF(N);A01103;peter 1iou.ptd 第7頁 540137
:::枓，A來構成一畫素陣列，，中，本實施例之— =在於母一閘極線2〇係形成一封閉型開口21以將閘極缘 m=區域如一第一閘極區域22及一第二 二详：：；封閉型開口21可以為各種形狀及面積，其實 而至少一薄膜電晶體T1，係形成於各開極線2〇上，复 二括-閘極電岔’由該第一閘極區域22構成；一源極電;亟 ，大體係自資料線8 0 A延伸至封閉型開口 2丨上方，但 配合製程需要’源極電極之一部分會位於鄰接 之第-問極區域22上方；一波極電極82，大體係形：於 第一閘極區域22上方，且與源極電極84藉由一開口 81而相 距一既定間隔d。 、一晝素電極1 OOP，則用以覆蓋畫素區域p並電性連接 至汲極電極82，一般而言，晝素電極材料為透明導電材 料，如銦錫氧化物（ΙΤ0)或錮鋅氧化物（IZ0)等，並可選擇 透過接觸窗9 1來電性連接至汲極電極8 2。 依據上述，由於閘極線2 〇中設有封閉型開口 2丨，故可 增加薄膜電晶體TFT之透光面積，進而有效地提高液晶顯 示器的透光率。而且，由於源極電極84大部份係配置在封 閉型開口 2 1的上方’故也可減少源極電極8 4與閘極電極2 2 所產生的寄生電容，進而減少RC時間延遲（Resistance Capacitance Time Delay, RC delay) o 請參照第3G圖，其顯示對應上述薄膜電晶體液晶顯示 益之半導體結構’包括一基板1〇 ; —第一金屬層，形成於
ir.
0611-7495TWF(N);A01103;peterliou.ptd 第8頁 540137 五、發明說明（6) 基板1 0上， 包含有一封 區域22以及 來作為一閘 5 〇、一钱刻 係覆盖閘極 來做為通道 其圖案係相 於上述堆疊 線80A(因其 於封閉型開 外，一分別 停止層6 0部 層成一源極 層9 0，係填 以暴露沒極 於保護層9 0 極 100P 〇 停止層6 0以 電極層2 2及 層，餘刻停 對應於閘極 之結構上， 位於11 - 11 ’ 口 21上方之 貫穿第二半 分表面之一 擴散區及" 滿此開口 6 3 電極82之部 上並填滿接 用以被定義 閉型開口 2 1 一第二閘極 形成一橫向延伸之閘極線2 〇，且其 ’以使閘極線2 0分隔成一第一閘極 區域24，其中第一閘極區域22係用 一由介電層30、40、第一半導體層 疊之結構， 體層5 0係用 層22上方且 屬層，形成 延伸之資料 、一大體位 極8 2，此 且露出蝕刻 第二半導體 形成之保護 一接觸窗91 電層，形成 成一晝素電 及一第二半導體層7〇堆 基板10，其中第一半導 止層6 0則位於間極電極 電極之圖案；一第二金 用以被定義形成一直向 剖面外側故無法顯示）， 源極電極8 4，一沒極電 導體層70和第二金屬層 開口 6 3，則用以分隔此 沒極擴散區；一全面性 ，且於保護層9 0中具有 分表面，以及一透明導 觸窗9 1，用以被定義形 為形成上述薄膜電晶體液晶顯示器及對應之半導體結 構，以下即參照第2A〜2E圖之佈局以及第3A〜3G圖之製程剖 面所示，說明形成上述薄膜電晶體液晶顯示器之製程步 驟。其中，第2A〜2E圖係表示本發明之TFT-LCD之結構佈局 圖，而第3 A〜3 G圖係表示沿該第2 A〜2 E圖中之切線I I — I I，的 剖面示意圖。另為方便理解起見，第2 A〜2 E圖之結構佈局
540137 五、發明說明（7) 僅顯示主要之材料層。 請參照第3 A圖所示，首先於一基板丨〇表面上形成一導 電材料，例如沈積一金屬層，並將金屬層定義 間極線2〇,其中間極線2〇於η-π，剖面區J包 之封閉型開口21，以使閘極線20分隔成為一第一閑極^域 22及一第二閘極區域24，其中第一閘極區域22係構 電晶體之閘極電極層。而在較佳實施例中，基板丨〇之 可使用透明材質如玻璃基板或石英基板等。 、 其中’纟第3Α®之製程步驟所對應之結構佈局係顯示 於第圖，各閘極線2 〇係由複數個名生^ ' 構成，而在η-"，剖面區域中复= = = = = ; = ; =續製程之匹配程度、薄膜電晶體之透ϊί 戈形狀來調整，有關封閉型開口丄 然後，參照第3 B圖所示，依库 表面上沉積一第一介電層3〇、一；二板10、閘極線20的 導體層50以及一蝕刻停止層6〇 f 電層40、一第一半 22為罩幕，由基板1〇之方^ ，利用第一閘極區域 對應閘極電極圖案之餘岁彳锌⑫行 月面曝光步驟而定義出 抵位於用作為閘極電極1 ^ f層60，使得蝕刻停止層60大 實施例中，第一介電層3〇传I閑極區域22的上方。在較佳
)所構成者較佳，第:八雷由非晶型氮氧矽化物（a-Si NO (a - S 1 N )所構成者較佳/層4 0係由非晶型氮矽化物 氫化物（a-Si:H )所構成’ 一半導體層50係由非晶型矽 _ 車父佳’餘刻停止層6 0係由非晶 〇611-7495TW(N)；A01l〇3； peterli〇u ptd 第10頁 540137 五、發明說明（8) 型氮氧矽化物（a_SiN0)所構成者較佳 於第ί:’ ΐ第3B圖之製程步驟所對應之結構佈局係續-=圖”呈現方形圖案之钱刻停止層6〇係形成於鄰；： 閉型開口 21之第—閘極區域22上方，苴中， ：接封 2】之由蝕刻停止層6。所覆蓋的部份係用以作為—二極J域 如第3C圖所示’於蝕刻停止層60及第-半導俨 層5:的表面上沉積-第二半導體層7。，而第二半導= 之較佳使用材質為由n+非晶型石夕氫化物（n+ a^體層 成。 J攝 繼續，參照第3D圖所示，於第二半導體層7〇的 沉積另-導體材#，如沈積一金屬層，並將金屬層二 成至少一責料線8〇A(其中由於資料線8〇A係位於丨丨〜丨丨，' 7 面區域外側，故無法顯示）、一汲極電極82以及一源極^ 極84，其中汲極電極82以及源極電極84之間係隔著二。電 81而設置於閘極電極22之兩側，兩者相距一既定距離/，口 開口 8 1並露出汲極電極8 2以及源極電極8 4之間的第二半、， 體層7 0，且開口 8 1大抵位於相對於蝕刻停止層6 〇 導 〜τ間位 其中，在第3D圖之製程步驟所對應之結構佈局係顯八 於第2 C圖’複數條直向延伸之資料線8 〇 A係位在11〜I丨，与示 面區域外側，並與閘極線20構成晝素區域p，而且源極f 極84大體係自資料線80A延伸至封閉型開口 21上方，另^ 為配合製程需要，源極電極之一部分可位於鄰接封閉
540137 五、發明說明（9) 口 2 1之第一閘極區域2 2上方，源極電極之形狀以匹配於封 閉型開口 2 1為佳；而呈現凸出圖案之汲極電極8 2，則大體 係形成於第一閘極區域22上方，且與源極電極84相隔_開 口 8 1 〇 接續，如第3 E圖所示，施行一蝕刻步驟，以去除露出 於開口 81内之第二半導體層70，直至形成一可露出餘刻停 止層60的開口63。如此一來，開口63可將第二半導體層7〇 隔成分別對應源極電極84及汲極電極82之源/汲極擴散 區，至於下方之第一半導體層50則成為一通道層。 其中，上述钮刻步驟係將薄膜電晶體之預定區域以 之第二半導體層70、第一半導體層5〇去除，以於薄膜電曰曰 體之預定區域内形成-島狀結構’ &同時將原第3D圖之： :81内之第二半導體層7。去除，而於第二半導體層?〇内开; 成另一開口 63。 接下 滿開口 6 3 出汲極電 保護層9 0 其中 於第2D圖 之接觸窗 最後 透明導電 91 ，其中 來，如第 ，隨後利 極8 2之部 係由氮石夕 ，在第3F ，在本實 91，係露 ，如第3G 材料，以 透明導電 3F圖所 用微影 份表面 化物所 圖之製 施例中 出 >及極 圖所示 覆蓋保 材料填 蝕刻製程於保護層90中形成一露的接觸窗91，於較佳實施例中，構成。 程步驟所對應之結構佈局係顯示丄被钮去#分之賴層90所形成 電極82之部份表面。罐二？反10之整個表面上形成-::的表面以及填滿接觸窗 觸窗91而與汲極電極82形成
540137 五、發明說明（10) ::生連接’接著’#定義透明導電材料之圖案以形成畫素 電極loop。而在較佳實施例中，導電材料可由銦錫氧化物 ndium Tin Oxide，簡稱ΙΤ0)或銦鋅氧化物（IZ〇)所構 成0 其中，依據第％圖之製程步驟所製作完成之結構佈局 ，顯示於第2E圖先前說明’於此不再贅述，另就封閉 =開口21而言，則可依後續製程所需、薄膜電晶體之透光 率、及源極電極之位置或形狀來調整，如下列所述。 首先清參照第2 E圖，在本實施例中，由於封閉型開口 2 1之位置係對應源極電極8 4，因此，封閉型開口 2丨之大體 所在位置亦係自資料線80A沿閘極線2〇之方向延伸出來， 而其形狀則匹配於源極電極84，用以減少源極電極與閘極 電極重疊的面積。 另請參閱第4A圖，第2E圖之封閉型開口21大體可分成 第一矩形區2111，其相鄰於資料線8〇a ; 一第二梯形區 2112，連接第一矩形區2111 ;以及一第三矩形區wig ,連 ，第二梯形區2112。其中，為提高透光率’以及提高製程 容忍度並避免源極電極無法位於封閉型開口 2丨上方，可以 選擇寬度較寬之第一矩形區2 111，因此，在本實施例中， 可以選擇使第一矩形區2111之寬度寬於第二梯形區2112及 第三矩形區2 11 3。 清參閱弟4 B圖’其顯示封閉型開口之另一實施例，大 體上此封閉型開口由一矩形區21 20構成，且其自相鄰於資 料線80A之位置延伸而出，同時，薄膜電晶體之透光面積
0611-7495TWF(N);A01103;peterliou.ptd 第 13 頁 540137 五、發明說明（11) 一 或液晶顯示器之透光率可依據矩形區2 1 2 0之面積來調整。 同理，請參閱第4C圖，其顯示封閉型開口之另一實施 例’大體上此封閉型開口呈L形圖案，且可分成一第一矩 形區2131，其相鄰於資料線8〇A，且大體平行於資料線 80AJ及一第二矩形區2132，係連接第一矩形區2i3i，且 此第二矩形區2 132大體平行於閘極線2〇，在本實施例中， 可選擇以第二矩形區2丨32之短邊2132a來連接第一矩形區 21 31之長邊21 31a，同時，薄膜電晶體之透光面積或液晶 顯示器之透光率可依據第一及第二矩形區213ι、2132之 積來調整。 請參閱第4D圖，其顯示封閉型開口之另一實施例，大 體上此封閉型開口由一梯形區214〇構成，且 :線，之位置延伸㈣，，薄膜電晶體之透光面積 或液日日顯不為之透光率可依據梯形區21 40之面積來調整。 請參閱第4E圖，其顯示封閉型開口之另一實施例，大 體上此封閉型開口由一丰圓< ^ Β θ 罝、狎而出，同時，薄膜電晶體之透光面 ^或液日日，„、員不器之透光率可依據半圓形區215〇之面積來調 清參閱第4F圖，：i： gg ; 土日日亦丨0日 口 /、顯不封閉型開口之另一實施例，大 體上此封閉型開口由一階描 ^ Q π A I自梯形區2 1 60構成，且其自相鄰於 μ料線8 0 A之位置延仰而山 _ . 申而出，同％，此階梯形區2 1 6 0係選 擇以底部2 1 6 0 a相鄰於：蒼祖％。λ λ 卞心 ^ ^ ^ θ % 、貝枓線80A，而薄膜電晶體之透光面 積或液日日顯不态之透光傘目彳 4尤半則可依據階梯形區2丨6 〇之面積來
540137 五、發明說明（12) 調整。 依據本發明之薄膜電晶體液晶顯示器結構，由於閘極 線20中設有封閉型開口 2 1，故可增加薄膜電晶體TFT之透 光面積，進而有效地提高液晶顯示器的透光率。而且，由 於源極電極84係大體配置在封閉型開口的上方，故可減少 因源極電極84與閘極線20重疊所產生的寄生電容，進而減 少 RC 時間延遲（Resistance Capacitance Time Delay, RC delay)，且其閘極—源極耦合電容Cgs只存在於薄膜電 晶體TFT所在部份’較之前述第1圖所示之習知丁^^ —LCd而 言，習知TFT-LCD的Cgs除了存在於其TFT所在部份外，還 存在於如第1圖中所示之虛線部份，故由此明顯可知，本 發明之薄膜電晶體液晶顯示器能有效地降低閘極及源極間 之耦合電谷效應，以改善顯示器之光學特性（閃爍）及電 性（RCRC時間延遲）等，而提昇顯示器之晝質。另外，本 發明之薄膜電晶體TFT結構係橫躺而設置於閘極線2〇上， 故較之該習知TFT-LCD之往晝素内伸出的舌出型TFT設計而 言，開口率（aperture ratio)明顯地提高，故亦可提高 液晶顯示器的透光率。 此外，封閉型開口係可 位置，以增加製程彈性，亦 求來決定封閉型開口所需之 極之位置或形狀之封閉型開 雖然本發明已以較佳實 限定本發明，任何熟習此技 依後續製程所需來決定形狀及 可依據薄膜電晶體之透光率要 面積’或者選擇匹配於源極電 口 ’以降低寄生電容。 =例揭露如上，然其並非用以 ‘者，在不脫離本發明之精神
540137
0611-7495TWF(N);A01103;peterliou.ptd 第16頁 540137 圖式簡單說明 第1圖係表示習知TFT-LCD之概略佈局圖。 、 第2A圖〜第2E圖係表示本發明實施例之tft-LCD之製造 流程佈局圖。 第3A圖〜第3G圖係表示沿第2A圖〜第2E：圖中之切線 I I — I Γ的剖面示意圖。 一第4 A圖〜第4 F圖係表示各種封閉型開口之形狀與位置 的示意圖。 符號說明】 1 〇〜基板； 2 0〜閘極線； 21〜封閉型開口； 22〜第一閘極區域 2 4〜第二閘極區域； 40〜第二介電層； 6 0〜蝕刻停止層； 80A〜資料線； 8 2〜〉及極電極； 8 4〜源極電極； 9 1〜接觸窗； P〜晝素區域； 2111 、 2113 、 2120 、 2112、2140〜梯形區 2131a〜長邊； 2 1 6 0〜階梯形區； 30〜第一介電層； 50〜第一半導體層； 70〜第一半導體層； 8 1〜第一開口； 63〜第二開口； 9 0〜保護層； 1 0 0 P〜畫素電極； T卜薄膜電晶體； 2131、2132〜矩形區； ;2132a〜短邊； 2 1 5 0〜半圓形區； 2 1 6 0 a〜底部。
0611-7495TWF(N);A01103;peterliou.ptd 第17頁

Claims (1)

  1. 540137 六、申請專利範圍 1 · 一種 至少一 區域，其中 線區隔成兩 一薄膜 包括一閘極 極，大體係 汲極電極； 一晝素 極電極。 2.如申 器，其中該 狀。 3· —種 一基板 薄膜電晶體 閘極線及至 ’該等閘極 閘極區域； 電晶體，形 電極，由該 自該等資料 及 電極，用以 請專利範圍 封閉型開口 液晶顯示器，係包括： 少一資料線，用以構成至少一晝素 線具有一封閉型開口以 將該等閘極 成於該等閘極線上，該薄膜電晶 兩閘極區域之一構成，一 線延伸至該封閉型開口 .極電 上方，和 體 覆蓋該晝素區域並電性連接至該汲 第1項所述之薄膜電晶體液晶顯示 之形狀係用以匹配該源極電極之形 薄膜電晶體液晶顯示器，包括： 至少-：極線及至少一資料線’形成於該基板 素區域，其中，該閘極線具有一 木 將該閘極線區隔成一第一閘極區域及一閘ς開口 電晶體，形成於該問極線上域； 一閘極區域構成，一源極電極， 2極’ 該封閉型開口上方，一汲極電極大=該， 域上方，且與該源極電極相隔一既开“ 電極，用以覆蓋該晝素區域並電 ， 極電極。 庄運接至該% 成至少一畫 一薄膜 極，由該第 料線延伸至 於該閘極區 一畫素
    540137 六、申請專利範圍 4 ·如申請專利範圍第3項所述之薄膜電晶體液晶顯示 器，其中該基板為玻璃基板或石英基板。 5 ·如申請專利範圍第3項戶斤述之薄膜電晶體液晶顯示 器，其中該封閉型開口大體分成一第一矩形區’其相鄰於 該資料線；一第二梯形區，連接該第一矩形區，且至少有 —邊朝該汲極電極方向延伸；以及一第三矩形區’連接該 弟二梯形區。 6 ·如申請專利範圍第5項所述之薄膜電晶體液晶顯示 器，其中，該第一矩形區之寬度寬於該第二梯形區及第三 矩形區。 7 ·如申請專利範圍第3項所述之薄膜電晶體液晶顯示 器，其中，該封閉型開口大體上由一矩形區構成，且其自 相鄰於該資料線之位置延伸而出。 8 ·如申請專利範圍第3項所述之薄膜電晶體液晶顯示 器，其中，該封閉型開口大體上昱L形圖案，且分成一第 一矩形區，其相鄰於該資料線，真大體平行於戎資料線， 及一第二矩形區，係連接該第〆矩形區，且此第二矩形區 大體平行於該閘極線。 9·如申請專利範園第3項所述之薄膜電晶體液晶顯示 器，其中，該封閉塑開口大體上由一梯形區構成，且其自 相鄰於該資料線之位置延伸而出。 1 0·如申請專利範圍第3項所述之薄膜電晶體液晶^ ^ 器，其中，該封閉塑開口大體上由一半圓形區構成，’、 自相鄰於該資料線之位置延伸而出。
    540137 六、申請專利範圍 器，y·中如申爻專利範圍第3項所述之薄膜電晶㉟液晶顯示 自相鄰於該型開口大體上由一階梯形區構成，且其 12 貝/科線之位置延伸而出。 括： 種薄膜電晶體液晶顯示器之半導體結構，包 一基板； 向延伸ΐ f: i:層曰：成於該基板上’用以被定義成-橫 該開極線i 3含有一封閉型之第-開口，以使 中該第二，成一第一閘極區域以及一第二閘極區域，其 中極區域係用來作為一間極電極層； 二半導、第一半導體層、一蝕刻停止層以及-第 上，其中‘蝕：：3，形成於該閘極電極層及該基板 二y α亥蝕刻停止層位於該閘極電極層上方； 成-直向延伸：！料：成於=堆豐之結構上，用以被定義 第二開口，其中，該源極電極大及極電極、及-口上方，該第二開口則貫穿該第體閉型之第-開 而露出該餘刻停止層部分表面弟該第二金屬層 一源極擴散區及一汲極擴散區； W弟一半導體層成 一全面性形成之保護層，係填 義形成一接觸窗以暴露該汲極電極;八二開口，且被定 -透明導電層，形成於該保護層;t表面：”、 一晝素電極，且該透明導電層填二:，用以被定義成 該没極電極。 真滿该接觸窗以電性連接至 0611-7495TWF(N)；A01103;peterliou.ptd 第20 5 540137 六、申請專利範圍 一 ------ *— -- 示器2·半^^申請專利範圍第1 2項所述之薄膜電晶體液晶顯 14 導體結構，其中該基板為玻璃基板或石英基板。 示器之·半&、申請專利範圍第1 2項所述之薄膜電晶體液晶顯 層1 導體結構，其中該介電層為非晶型氮氧矽化物 15 士 示器之半°、*申請專利範圍第1 2項所述之薄膜電晶體液晶顯 10 ^體結構，其中該介電層為非晶型氮矽化物層。 示器之·丰如申請專利範圍第1 2項所述之薄膜電晶體液晶顯 物i。 導體結構，其中該第一半導體層為非晶型矽氫化 17 > +哭士、申請專利範圍第1 2項所述之薄膜電晶體液晶顯 物展。 體、、、Ό構，其中該蝕刻停止層為非晶型氮氧矽化 +哭夕·* Π申請專利範圍第1 2項所述之薄膜電晶體液晶顯 化物芦。體、、、σ構，其中該第二半導體層為η +非晶型矽氫 示5|之半、申明專利範圍第1 2項所述之薄膜電晶體液晶顯 2〇 導體結構’其中該保護廣為氮石夕化物層。 示器之半\申請專利範圍第1 2項所述之薄膜電晶體液晶顯 (.導體結構，苴中該透明導電層為銦錫氧化物 鋅氧化物⑽）層。 右下别半種薄膜電晶體液晶顯系器之製作方法，其包括 有下列步驟： 提供一基板；
    540137 申請專利範圍 於該基板上形成一第一金屬 義形成為一橫向延伸之閘極線二由並將該第一金屬層定 閉型.開口，其可使該閘極線分隔二2極線包含有一封 二區域，其中該第一區域係用來作爲：=-區域以及-第 形成一介電層，以覆蓋該第一二麗"二極電極層； 面； 弟金屬層以及該基板之表 依序於該介電層表面上 停止層以及一第二半導體層 相對應於該閘極層之圖案； ^ ^ 第一半導體層、一 I虫刻 其中该I虫刻停止層之圖案係 於該第二半導體層上形成__ 金屬層定義形成複數條直向延伸:屬層，並將該第二 上方之該第二金屬層中形成一第一貝；斗線，並於該閘極層 該第二金屬層區隔成一源極電極：二：，胃第-開口可使 將該薄膜電晶體之預定區域二 f汲極電極層； 該第一半導體層去除，以於該薄 第二半導體層、 成一島狀結構，並同時將第一門口 =曰曰體之預定區域内形 除，則可於第二半導體層内形:一内〃之該第二半導體層去 人 ^ Γ7 # 於该第一金屬層以及該介電声 以填滿該第一、第二開口； 9 、 上形成一保護層， 於該保護層中形成一第三開口， > 之一部分區域；以及 *露該汲極電極層 於該保護層表面上形成一透明 開口，再將該透明導電層定義來+ &電q ，以填滿該第三 幸。 我形成為一晝素電極層之圖
TW091115787A 2002-07-16 2002-07-16 TFT LCD, the semiconductor structure thereof, and the fabrication method thereof TW540137B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091115787A TW540137B (en) 2002-07-16 2002-07-16 TFT LCD, the semiconductor structure thereof, and the fabrication method thereof
US10/352,013 US6841798B2 (en) 2002-07-16 2003-01-27 Enclosed cavity formed inside a gate line of a thin film transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091115787A TW540137B (en) 2002-07-16 2002-07-16 TFT LCD, the semiconductor structure thereof, and the fabrication method thereof

Publications (1)

Publication Number Publication Date
TW540137B true TW540137B (en) 2003-07-01

Family

ID=29580740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115787A TW540137B (en) 2002-07-16 2002-07-16 TFT LCD, the semiconductor structure thereof, and the fabrication method thereof

Country Status (2)

Country Link
US (1) US6841798B2 (zh)
TW (1) TW540137B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0302485D0 (en) * 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
US20140061795A1 (en) * 2012-08-31 2014-03-06 David H. Levy Thin film transistor including improved semiconductor interface
KR102477984B1 (ko) * 2015-12-11 2022-12-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US6841798B2 (en) 2005-01-11
US20040012023A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
US9660060B2 (en) Thin film transistor and fabricating method thereof
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US20170160841A1 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
TWI574374B (zh) 製作光學感測元件與薄膜電晶體元件的方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
TW201131778A (en) Semiconductor device and method for manufacturing the same
TWI361329B (en) Array substrate and method for manufacturing the same
TWI328879B (en) Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus
US7638371B2 (en) Method for manufacturing thin film transistor display array with dual-layer metal line
JP2001119029A (ja) 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
CN109661696B (zh) 有源矩阵基板及其制造方法
US20130015454A1 (en) Panel structure, display device including same, and methods of manufacturing panel structure and display device
TWI249641B (en) Thin film transistor array panel
JP2010177223A (ja) 液晶表示装置及びその製造方法
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US20210183899A1 (en) Active matrix substrate and method for manufacturing same
JP2020129635A (ja) 半導体装置および半導体装置の製造方法
TW200539293A (en) Thin film transistor
TWI326919B (en) Semiconductor structure of liquid crystal display and manufacturing method thereof
US10141453B2 (en) Semiconductor device
TW540137B (en) TFT LCD, the semiconductor structure thereof, and the fabrication method thereof
KR101265331B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
TW200307168A (en) Liquid crystal display device having sunken gate electrode and fabricating method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees