TW484065B - Dynamic priority external transaction system - Google Patents

Dynamic priority external transaction system Download PDF

Info

Publication number
TW484065B
TW484065B TW089127214A TW89127214A TW484065B TW 484065 B TW484065 B TW 484065B TW 089127214 A TW089127214 A TW 089127214A TW 89127214 A TW89127214 A TW 89127214A TW 484065 B TW484065 B TW 484065B
Authority
TW
Taiwan
Prior art keywords
transaction
request
queue
congestion
prefetch
Prior art date
Application number
TW089127214A
Other languages
English (en)
Inventor
David L Hill
Derek T Bachand
Chinna B Prudvi
Deborah T Marr
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW484065B publication Critical patent/TW484065B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Measuring Volume Flow (AREA)
  • Computer And Data Communications (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Memory System (AREA)
  • Transmitters (AREA)

Description

484065 五、發明說明(1) 發明背量 已知道’有許多現代化電腦系統採用多代理架構。圖1 顯示典塑的系統。如圖1所示’有複數個代理110到16 0根 據預先決定的匯流排通訊協定透過外部匯流排170進行通 訊。「代理」可包括一般用途的處理器11 〇到14 〇、記憶體 控制器1 5 0、介面晶片組1 6 0、輸入輸出裝置及/或處理資 料要求的其他積體電路(未顯示)。匯流排1 7 0可准許立即 進行數項外部匯流排事務處理。 代理(例如,11 0)通常包括事務處理管理系統,用以從 代理的其他元件接收要求,並處理用來執行要求的外部匯 流排事務處理。圖2顯示的匯流排定序單元2 0 0 (「BSU」) 是此類事務處理管理系統的範例。BSU 200可包括仲裁器 21 0、内部快取區220、内部事務處理佇列230、外部事務 處理佇列240、外部匯流排控制器2 5 0及預取佇列26 0。BSU 2 0 0管理外部匯流排1 7 〇上的事務處理,以響應(例如)代理 核心(圖2中未顯示)所發出的資料要求。 二仲裁器21 0不僅可從核心接收資料要求,而且還能夠從 諸=預取佇列2 6 0之類的各種其他來源接收資料要求。仲 裁器210可能會同時接收到數項資料要求,仲裁器2ι〇可 出其中一個資料要求,並輸出到Bsu 2〇〇的餘項。 内:::區22 0可在數個快取空間ent、ry)儲存 22。是否可處理貧料要求的邏輯響應’以決定内部快取區 料」代表A存所要求育料的有效複本。本文中使用的:貞 表代理所使用的指令資料及變數資料。内部快取
第4頁 484065 、發明說明(2) 2 2 0可提供所要求的資料,以響應資料要求。 内=事務處理佇列230也可接收並儲存由仲裁器21〇所發 出的資料要求。為了讀取要求,内部事務處理彳宁列2 3 0配 合内部快取區220,以決定所要求的資料是否有「到達」 内部快取區2 2 0 (可能由内部快取區2 2 0所提供)。如果資料 未到達’並且如果資料要求「未到達」内部快取區2 2 〇、, 則内部事務處理佇列230將資料要求轉遞到外部事務處理 佇列2 4 0。
外部事務處理佇列240可解譯資料要求,並產生外部 匯流排事務處理來完成資料要求。外部事務處理佇列24〇 中可能駐存數個佇列暫存器。當代理的事務處理在外部匯 流排1 7 0上行進時,則由外部事務處理佇列2 4 〇負責管 理。例如,當可取得資料以響應事務處理時,外部事務處 理佇列2 4 0擷取資料,並將資料轉遞到代理内的要求器 (requestor,例如,核心)。 預取佇列2 6 0可識別核心(未顯示)所發出之讀取要求中 預先決定的模式。例如,如果核心發出用以指示連續行進 記憶體位址(位址A、A+1、A + 2、A + 3、· · ·)的讀取要
求,則預取佇列2 6 0可發出預取要求,以利於在核心實 際要求資料本身之前,先從序列中的下一個位址(A + 4 )讀 取資料。藉由預期對資料的需要,當核心發出要求資料 時,預取佇列2 6 0可促使内部快取區2 2 0中可取得資料。所 以資料會從内部快取區2 2 0提供給核心,而不是從外部記 憶體-更快速的操作。本文中,此類型的預取要求稱為
第5頁 484065
五、發明說明(3) 「模式預取」 BSU 2 0 0可實施第二類型的預取,本文中稱為「盲目預 取」。當核心發出讀取要求,以讀取位於位址(也就是, 位址B )上且將由外部匯流排事務處理提供的資料時,盲 目預取機制可導致弟一外部匯流排事務處理擷取位於第二 圮憶體位址(B + 1)上的資料。盲目預取可導致無法内部完 成之來自於核心的所有讀取要求引發一對外部匯流排事務 處理。盲目預取可提高處理器效能,其方式是為了滿足核 心讀取要求,必須擷取快取線路(或快取扇區)數量的兩 倍。再者,如果核心終於要求來自於從另一位址(B+1)所⑩ 預取之資料的資料’當核心發出對資料的讀取要求時,就 則可在内部快取區2 2 0中取得資料。盲目預取要求也可能 從模式預取要求來產生。運用前面的範例,由於盲目預取 位址A + 5 ’所以可加強對位址a + 4的模式預取要求。 凊麥考圖1,已知道,尤其在多處理器電腦系統中,外 部匯流排1 7 0會限制系統效能。與代理的内部時序速度相 比,外部匯流排170通常以非常低速的時序速度運作。在 外部匯流排1 7 0可完成單一外部匯流排事務處理的時間 内’核心通常可發出數項對資料的要求。因此,單一代理 會消耗大置的外部匯流排1 7 〇頻寬。當複數個代理必須共 用外部匯流排1 7 0時,則只會將外部匯流排丨7 〇上可用之頻 寬的一小部份配置給代理。在多重代理系統中,當外部匯 流排擷取促使代理繼續向前行進所需的資料時,代理經常 必須等待閒置。
第6頁 484065 五、發明說明(4) 外部事務處理佇列240 (圖2)可包括控制邏輯,用以按優 ^序處理未決要求,以利於投遞到外部匯流排。一般而 a ’核心項取的優先序應高於預取讀取,而預取讀取的優 先序應高2寫入。核心讀取要求識別核心立即需要的資 料核〜項取要求識別核心未來某時間點可能需要的資 料。寫入要求識別代理正在傳回系統儲存裝置的資料。因 卜,處理件列24〇(圖2)可包括控制邏輯,、用以按 炎先序將要求投遞到外部匯流排。 辜:ί t Γ的優先序機制有一些缺點。要求通常是儲存在 塞期間,“務處理二=外部匯流排上完成。於高擁 到狩綱中。這些㈣ 務處理完成。因此,較低 ^=求的外部匯流排事 求而盔法執彳亍β t低焱先序要求會妨礙較高優先序要 /去執仃。廷將會限制系統效能。 女 因此’代理中的外 統的技藝。針二動仔列需要-種擁塞管理系 當發生擁塞事件時垂月/下維護第一優先序機制,而 則貝知第二優先序。 本發明的1辦告:A △丨认 務處理仵列;根;二優事務處理仵列。事 件時’事務處理仔列 ^㈣作。當偵測到擁塞事 進订第二優先序機制。 484065 五、發明說明(5) 圖1顯示多代理電腦系統的方塊圖。 圖2顯示代理之示範性匯流排定序單元的方塊圖。 圖3顯示根據本發明項具體實施例之代理之外部事務户 理仔列的方塊圖。 处 圖4顯示根據本發明項具體實施例之擁塞管理方法的流 程圖。 詳細 本發明的具體實施例提供一種用以提供擁塞事件之測定 響應的事務處理佇列。事務處理佇列有選擇地使佇列中儲 存的未決事務處理失效-目前尚未投遞到外部匯流排的事 務處理。在一項具體實施例中,事務處理佇列先使盲目預 取要求失效。事務處理佇列也可使與關聯之已投遞預取要 求一 $儲存的未投遞預取要求失效。最後,在極擁塞情況 下’當沒有可用的空間可供新要求使用時,事務處理佇列 可使一對未投遞模式預取要求失效。 k些具體實施例有助於提供一種具有動態優先序機制的 事務,理佇列。在未發生擁塞的情況下,事務處理佇列可 根j第優先序機制操作。例如,事務處理彳宁列可排列核 心視取要求的優先序高於預取要求,並且排列預取要求的 優^序高於寫入要求,如上文所述。然而,當發生擁塞事 件時,事務處理佇列可進行第二優先序機制。例如,事務 處理佇列可維持核心讀取要求作為最高優先序要求,而^ 新排列寫入要求作為第二高優先序要求。事務處理佇列可 使事務處理佇列中儲存的預取要求失效。
第8頁 484065
五、發明說明(6) 圖3顯示根據本發明項具體實施例之代理之外 理佇列30 0的方塊圖。外部事務處理佇列3〇〇可°務處 310及複數個佇列暫存器3204到32〇4(全體控制器 。每個佇列暫存器内都可駐放數個攔位,包括I二320 ) 330、第一狀態欄位34〇及第二狀態攔位35〇。 閑位
=部事務處理佇列3 0 0可能適合在執行盲目預取的 中使用。狀態欄位340、3 5 0都可儲存有關於將根攄亡 取對所執行之其中-個外部匯流排事務處理的 攔位33 0可儲存基位址,用以指示將事務處理傳送到該位 址。位址攔位33 0與狀態欄位340、3 5 0之間通常有預g夬 定的關係。例如,如果暫存器320 — i的位址攔位33〇儲存位 址D,則狀態攔位340可維護有關於傳送到位址D之事務广 理的狀態資訊,而狀態欄位350可維護有關於傳送到 D + 1之第二事務處理的狀態資訊。 >狀態攔位340、350可儲存關於各自事務處理的管理資 〇TL此類的資訊可包括要求類型、關於在外部匯流排上各 別事務處理狀態的資訊(也就是,是否已投遞、要求可能 處於哪一個事務處理階段、事務處理是否已完成等等),
以及關於可能根據事務處理所接收之資料目的地的資訊。 當狀態欄位340、350都指示已完成其各自的事務處理時, 則會從暫存器3 2 0清除事務處理。 根據本發明一項具體實施例,狀態欄位3 4 0、3 5 0都可包 括ρ子欄位,用以根據核心要求(「c」)或根據預取要求 (「Ρ」)來確定是否有產生對應的事務處理。圖3顯示七個
第9頁 484U0^ 五、發明說明(7) 要求是核心要求,直丛9 暫存器320-i、32〇^餘=預取要求的範例。在此範例中, 〇〇η Μ φ ^ 2〇 —4、32 0-5、32 0 -6、320-8、320- 1 1 及 處理。這此暫存哭的::糸儲存由核心要求初始化的事矛务 於核心要求的事;:理中:個狀態欄位340或35°識別源自 取要求。 将爽理,而另一個狀態攔位則指示盲目預 別 器 320、—2、32〇-3、32(W、320-9 及 320- 1 0 識 35(/都/干I A所增加的模式預取要求。狀態欄位340、 35U都彳日不要求是預取要求。 控制裔3 1 〇將外都畫jru 元件(例如,請來閱Ϊί ϊ:列3〇°連接到代理内的其他 入到符列斬存哭;2^ 制器31°可導致事務處理被輸 :存^32〇中或從佇列暫存器320中移除,並可寫 也可排定要投遞到外部匯产妯17nr闽彳、古/ / 广,^ I進机排17 〇 (圖1 )之事務處理的順 拼μ Γ具體實施例中,控制器310可能是狀態機。 根據本1明一項具體實施例,在BSU 2〇〇 件,,控制器31〇可有選擇取消預取要求。在第擁= 體貫轭例中,當事務處理佇列3〇〇遇到擁塞時,事務理 仔列可取消尚未投遞到外部匯流排的任何盲目預取事 理。例如,即使從未投遞盲目預取事務處理,也將盲= 取事務處理的狀態攔位標示為已完成,以此方式即可$ 事務處理。在此項具體實施例中,當在外部匯流排上 核心讀取要求時,則會將事務處理逐出事務處理 70
3 0 0。 J 484065 五、發明綱⑻ ' "^〜- 在第另一項具體實施例中,當事務處理佇列遇到擁塞 時,事務處理佇列3 0 0可逐出佇列中所儲存之尚未投遞^到 外部匯流排的任何模式預取要求。事務處理佇列3 0 0可直 ^出未啟動的預取要求,其方式是取之 暫存器即可。 ^ 宣^ Ϊ 乂具體員施例中,當事務處理佇列遇到擁塞並且 塞德ΐ理仔列3 0 〇儲存已啟動的模式預取事務處理時,則 ,,處理佇列300可取消預取對中任何未務 考^椚中暫存器12中顯示的模式預心 理,作^ Ϊ 350指示第一預取事務處理尚待處 340指干疋第m到外部匯流排。相比之下,狀態欄位 為鄉事務處理仔列3°°可將第-事務處理標示 二70 以s應擁塞事件。在此情況下,將、隹件繼择… 成第二預取要求。告☆忐0士 . . At 等隹〇斗、、M、,.貝元 已々点塞狄考^田凡成枯,因為狀態攔位340、35〇指示 器二2 所以事務處則宁觸Q可取消配置暫存 30 0=示Λ據本發明項具體實施例之事務處理件列 務處理佇列可:J:”0的流程圖。在擁塞事件後,事 列(步驟mo)。二疋否要將新要求輸入到事務處理仵 決定是否二4; 口新要求•,事務處理仔列可立即 藝中的傳統方求(步驟1 030)。可根據技 執订儲存要求。事務處理佇列3 0 0可決 484065 五、發明說明(9) 定要求的基位址,並在所配置之暫存器的各種欄位33〇到 350中輸入適當的資訊。 如果在步驟1 020中沒有可用的暫存器,則事務處理符列 3⑽可取消配置與一對未投遞之模式預取要求關聯的暫存 ^步驟1G4G)。在此步驟的效能中,如果狀態攔位34〇、 350都指示其各自的事務處理尚未投遞到外部匯流排,事 ^處理仔列300可取消配置該模式預取要求。如果所有的 暫存器320都無法識^^啟動的一對預取要求,則可能合 f延最新接收到的要求(未顯示此步驟)。因而會妨礙要曰 求,使其無法輸入到事務處理佇列中。 步驟1 0 3 0結束時或如果步驟1〇1〇未接收到任何要求, 事務處理仔列會決定是否要以擁塞模式操作(步驟i 〇5〇)、
二如果不是以擁塞模式操作,則事務處理佇〇 重複方法1 00 0。 、、I 如果:務處理件列30。是以擁塞模式操作,則事務處理 疋其是否要儲存任何的未決盲目預取事務處理(步 驟1 060 )。如果要儲存’則事務處理佇列3〇〇可取消盆中― 個盲目預取事務處理(步驟mG)。步驟测可應用在 心要求或模式預取要求關聯的盲目預#。如?: 於步驟1 070結束,終止方法。 俘 則 方法〗()00有助於提供一種對擁塞的測定 為 ,應,事務處理仵列使來自於事務處理仵列的盲目2: 未失效。如上文所述’冑取要求的等級係低於核心要 可從經驗得知’盲目預取的等級應低於模式預取。模J預 484065 五、發明說明(ίο) 取很可能比盲目預取更具效率。為了響應從記憶體建立的 核心讀取模式,將會發出模式預取。盲目預取不受任何種 類之可測定指標的約束。因此,模式預取更可能會擷取核 心最終將要求的資料,並應保留,以支持盲目預取。 當盲目預取失效時,則會增加使暫存器可供最新接收到 之要求使用的比率。已提及,盲目預取與核心讀取要求關 聯。核心讀取要求是由事務處理佇列所處理的最高優先序 要求-核心讀取要求係以最高優先序投遞到外部匯流排。 在優f序的第二等級,如果所有的盲目預取都已失效後 仍然持續擁塞,則事務處理佇列可使與進行中預取要求關 聯的未決模式預取要求失效(步驟1〇8〇)。由於豆中一個預 ϊί2投遞到外部匯流排’所以可能會在預先決定的時 /而’即使結束第:未決預取要求(於步驟 的預取要求)的狀態,仍然會妨礙關聯的 要求^干消配置。於步驟1 080,藉由將未決預取 配置 成,確保投遞的預取要求結束時能夠取消 未ί = ϊ第三等級’事務處理仵列取消配置儲存-對 暫存器,以支援最新接收到的要二4 生。 。。了供取新接收到的要求使用時才會發 本《明的原理准許數個不同觸μ ^ ^ ^ ^ ^ ^ ^ —列3°〇決定其是否以擁塞模式摔作在/引發事務處理 例中,事務處理侍列3。。可根據二體實施 丁7j T已配置或未配置的 484065 二、發明說明(11) — 暫存器3 2 0來決定是否有擁塞。例如,如果事務广理^ 確定已佔用90%或100%暫存器,則會決定以擁塞二式$列 "ί乍。 '、 在第二項範例中,事務處理佇列可根據測定的外 ☆ 排等待時間來決定是否已發生擁塞事件。已知道,j ^ ^ 常根據預先決定的匯流排通訊協定操作。當新要東Y,通 遞到外部匯流排時,匯流排通訊協定可建立管理規3犯投 針對每個要求「槽」、每個投遞新要求到匿流排的^ ,。在此類具體實施例中,在事務處理件= 獲遞, ϊί排所有權之前’事矛5處理佇列3〇〇可測定要經過:: ,槽(request slot)數量。如果測定的槽數量 ^ ^ Η ^S ,i 30 0 ^ ^ Λ ^ 量=:Γ具體實施例,事務處理狩列3 0 0可根據;測 ,以響應不同的擁塞事件。請考慮前文所
用的暫存器數量下降到某門限數量以 j T 處理崎滿),以及2)測定的外部二二:務 門限時間。根據-項具體實施例Λ匯事1務排/理待過 U定Πί仔列°°可使所有的預取要求失效,但是 排等待W超過門限時間,料務處理 點=Λ使盲目預取要求失效。此項具體實施例的優 事二。、可棱供簡易實施’並可區別低及高嚴重性的擁塞
484065 五、發明說明(12) 則文中的說明已區別未決及已投遞要求。此處,已投遞 要求是外部匯流排上已開始的要求。外部匯流排通常係由 預^決定的匯流排通訊協定所定義,該匯流排通訊協定具 明事務處理完成所經歷的漸進階段。前面具體實施例 說明的擁塞管理方法不會妨礙已投遞的事務處理。相比 之下’未決要求是已儲存在BSU内,但外部匯流排上尚未 Γι ί ^要求。本發明的擁塞管理方法可根據前面具體實施 J中就明的技巧使未決要求失效。 優具11實施例提供—種可根據動態 ;ΐί羞ϊ Π務處理符列3°°。在未擁塞的情況 疋義事知處理佇列的第一優先 測到擁塞事件時,挛旄帝饰Μ ,— 何市』1一疋畜偵 在前文說明的且許ΐ ΐ處丁列可貫施第二優先序機制。 失效。 事矛力处里<丁列先使預取要求 前面具體實施例中說明的 管理系統所處理的讀取要卡土 &里方法係針對事務處理 人要求之類的其他類型:i: 可處理諸如寫 人到代理。前面具體實施例中不會導致將資料讀 礙事務處理管理系統處理 ϋ月的擁基管理方法不會妨 法。 。二其他類型要求所使用的方 本文中具體說明本發明的數 中的解說及隨附申請專利範貝體實施例。然而,前文 改及變化,而不會脫離本發的範嚀内可涵蓋本發明的修 月的精神與範疇。 - 484065 圖式簡單說明 i 第16頁

Claims (1)

  1. 六、申請專利範圍 1 · 一種根據動態 列,該事務處理佇 测到擁塞事件時, 制。 優先序機制操作之代理的事務處理仵 列根據預設優先序機制操作,並且當偵 該事務處理佇列可進行第二優先序機、 2士種在一種代理中供外部事務處理使用的管理方 該方法包括 將複數 針對每 目預取事務 當發生 取要求。 3.如申請 之要求的數 處理擁塞事 4·如申請 排入佇列之 事件。 5·如申請 遞事務處理 該事務處理 個讀取 個排入 處理的 事務處 專利範 量超過 件。 專利範 要求的 法 要求的資料排入佇列, 仔列的要求,儲存與各自要求關聯 資料, 理擁塞事件時,取消所選定之儲存的預 圍第1項之管理方法,其中當排入仔列 預先決定的門限值時,則會發生該事務 圍第1項之管理方法,其中當用來儲存 佇列已滿時,則會發生該事務處理擁塞 專利範 等待時 擁塞事件 圍第1項之管理方法,其中當測定的投 間超過預先決定的門限值時,則會發生 6 · —種在一種代理中供外部事務處理使用的管理方法, 該方法包括 將複數個外部 針對至少一個 匯流排事務處理的資料排入彳宁列, 排入彳宁列的事務處理,儲存與各自事務
    484065
    處理關聯之盲目預取事務處理的資料 當發生事務處理擁塞事件時,取喵兮亡 理。 取确該目目預取事務處 7·如申請專利範圍第6項之管理方法 之要求的數量超過預先決定s 法,其中當排入佇列 處理擁塞事件。 ]限值^ ’則會發生該事務 8·如申請專利範圍第6項之 排入仔列之要求的仵列已滿日寺方合法’其中當帛來儲存 事件。 則會發生該事務處理擁塞 9·如申請專利範圍第6項之 遞事務處料待時間超過預先的’ /、'當測定的投 該事務處理擁塞事件。 的門限值恰,則會發生 1 0 · —種在一種代理中供外 法,該方法包括: 卜#事務處理使用的管理方 將複數個讀取要求的資料 心正在執行之方法關聯的讀取要求U定與:代理核 的其他讀取要求, 疋〃預取資料關聯 當發生事務處理擁塞事件時, u.如申請專利範圍第1〇項之管方n取要求。 列之要求的數量超過預先決定的方法,其中當排入佇 務處理擁塞事件。 1限值w,則會發生該事 1 2·如申請專利範圍第丨〇項之 存排入件列之要求的符列已滿時方合法,其中當用來健 塞事件。 則㈢鲞生该事務處理擁 484065 六、申請專利範圍 ____ 1 3 ·如申4專利範圍第1 〇項 投遞事務虚踩铉/士士 <吕理方立” γ田剛定的 生 4待呀間超過預先決定的門限值時, 生该事務處理擁塞事件。 〜會發 方=·,一 1種/^種代理中供外部事務處理使用的多模管3 万沄,該方法包括: 、g理 將複,個核心讀取要求的資料排入佇列, 針對每個核心讀取要求,儲 、读 聯之盲目預取事務處理的資料,” /心喟取要求關 列,#與核心讀取要求模式關聯的預取要求資料排入佇 —在第一模式中’當發生事務處理擁塞 寻目目預取事務處理, 牛守,取消該 在第二模式中,當發生事務處理榼 等預取要求。 土事件時,取消該 其中當排入佇 ’則會發生該事 其中當用來儲 1 5·如申請專利範圍第14項之管理方法, 歹J之要求的數量超過預先決定的門限 務處理擁塞事件。 $ 1 6 ·如申請專利範圍第丨4項之管理 存排入佇列之要求的佇列已滿時,合,、中當用來儲 塞事件。 9务生該事務處理擁 1 7·如申請專利範圍第丨4項之管理方 投遞事務處理等待時間超過預先決的門〃中當測定的 生該事務處理擁塞事件。 疋的門限值日寺’則會發 1 8 · —種事務處理佇列,其包括:
    第19頁
    一控制器 複數個件列暫在 卜 位,以及與該位址:;之母=2存器都具有位址攔 之其中一個狀-擁基事件,控制器修改—暫存器中 19.如申乂專:閑位’使各 事務處理二範圍第18項之事務處理传列,其中: ’才力處理佇列儲存矣 τ 式預取要求,以及 h項取要求、盲目預取要求及模 如失的蜜事務處理是一 f目預取要求。 效。 要求k,則控制器會使一模式預取要求失 21. —種一代理的匯流排定 一仲裁器, 八a枯· 一連接到該仲裁器的内部快取區, 一事務處理>f宁歹,1,甘、由# 要執行之外部事務處理;;=到該仲裁11,並儲存該代理 取要求群租、::的資料,料事務處理選自核心讀 =:預取要求及模式預取要求,以及 了塑岸匯泣:一 ί處理佇列的外部匯流排控制器,其中為 以的;1::;:㈣塞事件,該事務處理賴 2 2 ·如申請專利範圍笛 選定的M h e 項之匯流排定序單元,其中所 k疋的事務處理是—盲目預取要求。 •士申明專利範圍第21 1員之匯流排定序單元,當事
    484065
    六、申請專利範圍 務處理佇列中沒有任何盲目預取要求時,則所選定的 處理是一模式預取要求。 ' & ' 務 方法,該等外 並且從一核心 對的集合中取 2 4 · —種供外部事務處理使用的擁塞管理 部事務處理成對地儲存在事務處理佇列中, 讀取請求-盲目預取要求對及模式預取要求 得’該擁塞管理方法包括: 在一事務處理佇列上接收一新要求 儲存新要求 決定該事務處理佇列是否有空間可 如果沒有空間, 則從該事務處理件列中移除一 以及 對模式預取要求
    在該事務處理佇列中儲存該新要求。 25. 如申請專利範圍第24項之擁 括使一盲目預取要求失效。 里方法,進一步包 26. 如申請專利範圍第23項之擁塞管理 括當已投遞配對中的第_槿 < 方法進一步包 預取要求纽。 Λ肋要,驗帛一模式 儋
TW089127214A 1999-12-28 2000-12-19 Dynamic priority external transaction system TW484065B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/474,011 US6654837B1 (en) 1999-12-28 1999-12-28 Dynamic priority external transaction system

Publications (1)

Publication Number Publication Date
TW484065B true TW484065B (en) 2002-04-21

Family

ID=23881859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089127214A TW484065B (en) 1999-12-28 2000-12-19 Dynamic priority external transaction system

Country Status (11)

Country Link
US (2) US6654837B1 (zh)
EP (2) EP1624379B1 (zh)
JP (1) JP4219106B2 (zh)
CN (3) CN100492332C (zh)
AT (1) ATE317991T1 (zh)
AU (1) AU1793701A (zh)
DE (2) DE60039375D1 (zh)
HK (1) HK1066610A1 (zh)
MX (1) MXPA02005822A (zh)
TW (1) TW484065B (zh)
WO (1) WO2001048618A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908482B2 (ja) * 2001-06-22 2007-04-25 富士通株式会社 入出力制御装置及び入出力制御方法並びに情報記憶システム
US6732242B2 (en) 2002-03-28 2004-05-04 Intel Corporation External bus transaction scheduling system
US7315912B2 (en) * 2004-04-01 2008-01-01 Nvidia Corporation Deadlock avoidance in a bus fabric
US20060123003A1 (en) * 2004-12-08 2006-06-08 International Business Machines Corporation Method, system and program for enabling non-self actuated database transactions to lock onto a database component
US8032711B2 (en) 2006-12-22 2011-10-04 Intel Corporation Prefetching from dynamic random access memory to a static random access memory
US8984198B2 (en) * 2009-07-21 2015-03-17 Microchip Technology Incorporated Data space arbiter
CN101908000B (zh) * 2010-07-08 2012-10-10 北京航空航天大学 一种硬件型事务存储系统中事务线程的阻塞唤醒方法
CN101930371A (zh) * 2010-09-16 2010-12-29 复旦大学 一种基于控制论和目标推理的软件质量运行时优化方法
US8977819B2 (en) * 2010-09-21 2015-03-10 Texas Instruments Incorporated Prefetch stream filter with FIFO allocation and stream direction prediction
US8769175B2 (en) * 2011-03-09 2014-07-01 International Business Machines Corporation Adjustment of post and non-post packet transmissions in a communication interconnect
CN102183923B (zh) * 2011-04-26 2013-06-05 中国工商银行股份有限公司 一种计算机关联事件执行控制方法及系统
US9251108B2 (en) * 2012-11-05 2016-02-02 International Business Machines Corporation Managing access to shared buffer resources
KR101641847B1 (ko) * 2012-12-04 2016-07-21 도요타지도샤가부시키가이샤 충전 제어 장치, 충전 제어 방법, 컴퓨터 프로그램을 기록한 기록 매체
US20180081749A1 (en) * 2013-12-04 2018-03-22 International Business Machines Corporation Performance ranking of read requests in a distributed storage network
JP6295700B2 (ja) 2014-02-12 2018-03-20 株式会社ソシオネクスト 調停回路及び調停回路の処理方法
CN103984652B (zh) * 2014-05-28 2017-12-19 山东超越数控电子有限公司 一种基于龙芯平台的北斗通信方法
KR20160018204A (ko) * 2014-08-08 2016-02-17 삼성전자주식회사 전자 장치, 온 칩 메모리 장치 및 온 칩 메모리의 운영 방법
US10496577B2 (en) * 2017-02-09 2019-12-03 Hewlett Packard Enterprise Development Lp Distribution of master device tasks among bus queues
US10387320B2 (en) 2017-05-12 2019-08-20 Samsung Electronics Co., Ltd. Integrated confirmation queues
US10983836B2 (en) 2018-08-13 2021-04-20 International Business Machines Corporation Transaction optimization during periods of peak activity

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE414087B (sv) 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US5056041A (en) * 1986-12-31 1991-10-08 Texas Instruments Incorporated Data processing apparatus with improved bit masking capability
JPH0664567B2 (ja) * 1989-12-25 1994-08-22 株式会社日立製作所 多重プロセッサシステム
US5230078A (en) * 1991-08-05 1993-07-20 Motorola Inc. Method for a console to quickly monitor a group
US5666494A (en) * 1995-03-31 1997-09-09 Samsung Electronics Co., Ltd. Queue management mechanism which allows entries to be processed in any order
US5937205A (en) 1995-12-06 1999-08-10 International Business Machines Corporation Dynamic queue prioritization by modifying priority value based on queue's level and serving less than a maximum number of requests per queue
US5673413A (en) * 1995-12-15 1997-09-30 International Business Machines Corporation Method and apparatus for coherency reporting in a multiprocessing system
US5761452A (en) 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5724613A (en) 1996-05-06 1998-03-03 Vlsi Technology, Inc. System and method for automatically enabling and disabling a prefetching capability
US6401212B1 (en) * 1997-08-21 2002-06-04 Texas Instruments Incorporated Microprocessor circuits, systems, and methods for conditioning information prefetching based on resource burden
US6341335B1 (en) * 1997-10-29 2002-01-22 Hitachi, Ltd. Information processing system for read ahead buffer memory equipped with register and memory controller
US6484239B1 (en) * 1997-12-29 2002-11-19 Intel Corporation Prefetch queue
US6148372A (en) * 1998-01-21 2000-11-14 Sun Microsystems, Inc. Apparatus and method for detection and recovery from structural stalls in a multi-level non-blocking cache system
US6076130A (en) * 1998-03-19 2000-06-13 Hewlett-Packard Company System and method for efficient communication between buses
US6446143B1 (en) * 1998-11-25 2002-09-03 Compaq Information Technologies Group, L.P. Methods and apparatus for minimizing the impact of excessive instruction retrieval
US6286074B1 (en) * 1999-03-24 2001-09-04 International Business Machines Corporation Method and system for reading prefetched data across a bridge system
US6330647B1 (en) * 1999-08-31 2001-12-11 Micron Technology, Inc. Memory bandwidth allocation based on access count priority scheme
US6553446B1 (en) * 1999-09-29 2003-04-22 Silicon Graphics Inc. Modular input/output controller capable of routing packets over busses operating at different speeds
US6470427B1 (en) * 1999-11-09 2002-10-22 International Business Machines Corporation Programmable agent and method for managing prefetch queues
US6704817B1 (en) * 2000-08-31 2004-03-09 Hewlett-Packard Development Company, L.P. Computer architecture and system for efficient management of bi-directional bus

Also Published As

Publication number Publication date
EP1323045A2 (en) 2003-07-02
US7143242B2 (en) 2006-11-28
CN100492332C (zh) 2009-05-27
US20040059854A1 (en) 2004-03-25
DE60026068T2 (de) 2006-11-02
DE60026068D1 (de) 2006-04-20
CN1503947A (zh) 2004-06-09
US6654837B1 (en) 2003-11-25
ATE317991T1 (de) 2006-03-15
DE60039375D1 (de) 2008-08-14
HK1066610A1 (en) 2005-03-24
EP1624379A2 (en) 2006-02-08
JP2003521029A (ja) 2003-07-08
EP1624379A3 (en) 2006-04-26
WO2001048618A2 (en) 2001-07-05
WO2001048618A3 (en) 2002-03-07
JP4219106B2 (ja) 2009-02-04
CN101539896A (zh) 2009-09-23
AU1793701A (en) 2001-07-09
EP1323045B1 (en) 2006-02-15
CN101520759A (zh) 2009-09-02
MXPA02005822A (es) 2003-12-11
EP1624379B1 (en) 2008-07-02
CN101520759B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
TW484065B (en) Dynamic priority external transaction system
US7890708B2 (en) Prioritization of out-of-order data transfers on shared data bus
TW565769B (en) Data processing system having an adaptive priority controller
US6499090B1 (en) Prioritized bus request scheduling mechanism for processing devices
US6751721B1 (en) Broadcast invalidate scheme
US20040073738A1 (en) Scalable efficient I/O port protocol
US8255591B2 (en) Method and system for managing cache injection in a multiprocessor system
US8352712B2 (en) Method and system for specualtively sending processor-issued store operations to a store queue with full signal asserted
WO2000041076A2 (en) Circuit arrangement and method with state-based transaction scheduling
JP2007052790A (ja) プロセッサとメモリ・フロー・コントローラとの間でコマンド・パラメータを通信するためのシステム、方法、コンピュータ・プログラム、および装置
US7739451B1 (en) Method and apparatus for stacked address, bus to memory data transfer
US6754775B2 (en) Method and apparatus for facilitating flow control during accesses to cache memory
US7054987B1 (en) Apparatus, system, and method for avoiding data writes that stall transactions in a bus interface
US10740256B2 (en) Re-ordering buffer for a digital multi-processor system with configurable, scalable, distributed job manager
US7360008B2 (en) Enforcing global ordering through a caching bridge in a multicore multiprocessor system
US9367464B2 (en) Cache circuit having a tag array with smaller latency than a data array
US6145032A (en) System for recirculation of communication transactions in data processing in the event of communication stall
EP4034993B1 (en) Throttling while managing upstream resources
EP1704487B1 (en) Dmac issue mechanism via streaming id method
US7421545B1 (en) Method and apparatus for multiple sequence access to single entry queue
US12032965B2 (en) Throttling while managing upstream resources
CN114721996A (zh) 一种分布式原子操作的实现方法与实现装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees