TW476026B - Power management method for a computer system having a hub interface architecture - Google Patents

Power management method for a computer system having a hub interface architecture Download PDF

Info

Publication number
TW476026B
TW476026B TW089121005A TW89121005A TW476026B TW 476026 B TW476026 B TW 476026B TW 089121005 A TW089121005 A TW 089121005A TW 89121005 A TW89121005 A TW 89121005A TW 476026 B TW476026 B TW 476026B
Authority
TW
Taiwan
Prior art keywords
hub
agent
interface
computer system
power state
Prior art date
Application number
TW089121005A
Other languages
English (en)
Inventor
David J Harriman
David I Poisner
Jeffrey L Rabe
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW476026B publication Critical patent/TW476026B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

476026 五、發明說明(1) 發明領域 本發明與減少一電腦系統的平均電力心 地說,本發明與減少具有一集線器介面牟=有關。更精確 消耗的電力有關。 t攝之電腦系統中 發明背景 先前的電腦系統通常仰賴遵從奧勒岡州 別權利群組所發展的規格書修訂第2· i版匯a特闌市PCI特 週邊元件互相連接(p⑴匯流排, 件ί此ΓΓ舉例來說,在—處理器開始且打 二乍一磁碟驅動态的處理,可能首先傳送到擔 後第一 乂 排間一媒介的一第-晶片組元件。铁 ^曰日片組70件將在p C I匯流排上運送處理到一第二么、 統晶片組元件,其然後將運送處理到磁碟軀動器。 不 I机排例如p c I匯流排也提供與其他電腦系 控制器和網路轉接器,之通訊。因為例如Ρ二 Γ】;排:須與多種元件類型接口,每-種有變動的: 1那二匯^排未必最佳化以允許晶片組元件之間的π :,丨?仰賴例如PCI匯流排的標準化匯流排之晶片杈 二=業者,"!須遵守匯流排標準以便確保與其他元件的相』 :’,且無櫂對那些晶片組元件如何彼此通訊作實質等 ^ ^對晶片組7C件製造業者在設計和生產晶片組元件另〜 :疃是:是當仰賴例如PCI的匯流排以在晶片包元件〜 、讯時遵循標準化的供給和發訊電壓之需求,藉此限定曰那
i 476026 五、發明說明(2) 些製造業者在某些設計實務和生產技術之内。因此,提出 在晶片組元件之間提供最佳通訊之一彈性介面將是令人期 待的。除此之外,提供一種用以減少對連接到此一介面的 晶片組元件之平均電力的方法和裝置將是令人期待的。 發明概要 依照一具體實施例,揭露一種減少包含一集線器介面架 構之一電腦系統的電力之方法。該方法包括在一第一電力 狀態中操作,和在偵測到沒有存取一第一匯流排的請求是 在進行中時,轉換到一第二電力狀態。 圖式概述 本發明藉由範例的方式說明且不受限於伴隨的圖式之圖 形,其中相同的參考符號指示相似的元件,且其中: 圖1是一電腦系統的一具體實施例之一方塊圖; 圖2是經由一集線器介面匯流排連接的一記憶體控制集 線器(MCH)、和一輸入/輸出控制集線器(ICH)之一具體實 施例.的方塊圖; 圖3是一控制單元的一具體實施例之一方塊圖; 圖心是電腦系統轉換到一低電力狀態之一具體實施例的 一流程圖;. 圖5是電腦系統從一低電力模態轉換到一 1 X模態之一具 體實施例的一流程圖; 圖6是電腦系統從一低電力模態轉換到一 4x模態之一具 體實篇例的一流程圖; 圖7是舉例說明由一介面的一具體實施例實行的分離處
〜W厶IJ
圖8是依照一具體實· 傳輸之一時序圖;、匕Η,舉例說明資料封包的仲裁和 圖9是依照一具體 制之一時序圖; 、& 1 ,舉例說明資料封包的流量控 圖1 0舉例說明描述一 之步驟的一流程圖;a 一具體實施例回應流量控制運作 圖11舉例說明依照—呈卿每 圖1 2是舉例說明依昭二把只轭例的實體訊號介面; 時序圖。 一具體實施例的來源同步時鐘之一 發明詳述 具有一集線器介面架構的 笔力狀怨。在本發明的下 卽以便提供本發明的一徹 藝人士將是顯而易見的, 細節。在其他的實例中, 的形式顯示,而非以詳細 明。 實施例之一方塊圖。電腦· 一中央處理單元 中央處理單元102是包括 司取得.的Pen t i um®I Ί處理 entium®系歹U之處理器中 描述一種方法和努班 -電腦系統中來回地u以在 列詳細描述中,陳.+、軏換到一低 ..τ ,Λ 陳4許多特定細 太=解。然而’對熟知該項技 本舍明彳以實施而沒有這些特定 眾所週知的架構和裝置以方塊圖 的形^示’卩便避免模糊本發 /圖1是一電腦系統1 0 0的一具體 系統100包括連接到匯流排105的 (CPU) 1 02。在一具體實施例中, 可從加州聖塔克拉拉的英特爾公 器系,和Pent ium®I I I處理器的P 的一種處理器。或者,可使用其他的中央處理單元。
476026 五、發明說明(4) 汽 一記憶體控制集線器(MCH ) 1 1 〇也連接到匯流排1 0 5。 M C Η 1 1 〇可包括連接到一主系統記憶體1 1 5的一記憶體控制 器1 1 2。主系統記憶體1 1 5儲存資料和由中央處理單元1 〇 2 或包含在系統1 0 0中的任何其他裝置所執行的指令程序。 在一具體實施例中,主系統記憶體1 1 5 .包括動態隨機存取 記憶體(DRAM );然而,主系統記憶體1 1 5可使用其他記憶 體類型實施。額外的裝置也可能連接到匯流排1 〇 5,例如 多重中央處理單元及/或多重系統記憶體。 MCH 1 1 0也可能包括連接到一圖形加速器丨3 〇的一圖形介 面1 1 3。在一具體實施例中,圖形介面丨丨3經由,依照由加 州i塔克拉拉的英特爾公司所發展的A G p規格修訂第2. 〇版 介面運作的,一加速圖形埠(AGp )連接到圖形加速器丨3 〇。 除此之外,MCH1 10包括一集線器介面控制器12〇。介面控 制器120用來將MCH1 10經由一集線器介面A連接到一輸入/ 輸出控制集線器(ICH)140。ICH140提供在電腦系統100當 中對輸入/輸出(I/O)裝置的一介面。iCH14〇也包括用來 接到MC Η1 1 0的一集線器介面控制器丨2 Q。 】二照與一具Λ、實施例,1㈤4〇可能包括其他介面控制器 。牛例來說,一第二介面控制器1 20可能經由一隼線哭癱 = ΐ = :網路介面16°。除此之外,-第三介二 ^ ^ ^ 65 ^ , 65 ^ ^ ! CH1 40 入品Γ 4 μ 0之間的一介面。橋接器165經由一隼線哭 介面_C連接到IC Η1 η . ^ ^ $、·水口口 165的系統匯治9 。在一具肢貫施例中,連接到橋接器 、;/;,L #疋一外部p CI匯流排。熟知該項技藝人士
___
III
第7頁 476026 五、發明說明(5) -----— 將發現集線器介面控制器1 2 Q可連接到其他裝置。 經由一集線器介面連接在一起的裝置可稱為集線器介面 代理。在電腦系統1 00中以行進距離的觀點來說位於較靠 近中央處理單元102的一集線器介面代理可稱為一上游代一 理’而較遠離中央處理單元102的一代理稱為一下游代 理。舉例來說,對MCH110/ICH140集線器介面來說, . M C Η11 0是上游代理,而I c Η1 4 0是下游代理。 ICH1 40也可能包括提供一介面給一PC][匯流排142的一内 部PCI橋接器146。PCI橋接器146提供中央處理單元1〇2和· 週邊裝置之間的一資料路徑。可連接到p c I匯流排1 4 2的裝 置包括一聲音裝置150和一磁碟驅動器155。然而,熟知該 .項技蟄人士將了解其他裝置可連接到pC I匯流排丨4 2。除此 之外’熟知該項技蟄人士將發現中央處理單元1 〇 2和 M C Η 11 0能夠結合以形成一單一晶片。進一步的圖形加速器 1 30在其他的具體實施例中可能包含在MCH1丨〇當中。 圖2是經由集線器介面a連接到ICH14〇的mchI 1 〇之一具體 貫施例的一方塊圖。一集線器介面是用來經由一相對狹窄 和相對.南頻寬的資料路徑連接電腦系統,例如電腦系統 1 0 0 ’的核心邏輯之主要建造方塊的一種機制。在電腦系_ 統1 00中的個別元件之間,例如在从^丨丨〇和ICH1 4〇之間, 連接以一種點對點的方式實施。依照一具體實施例,穿過 集線器介面匯流排的資訊傳送是使用一以封包為基礎的分 離處_理協定完成的。有關集線器介面的更多細節在下面描 述°
第8頁 五'發明說明(6) 。集線器介面匯流排包括一雙向資料路徑2 5 i、一停止訊 = —請求A(RQA)訊號2 54、一請求B(RQB)訊號託5、 刀日可^(CLK)訊號2 5 7、和資料重覆(STR〇BE)訊號25 8。依 照一具體實施例,資料路徑251是8位元寬。然而,資料路 徑2^1可能是2的乘方之任何寬度。停止訊號243是用來做 机里控制的一雙向訊號。RQA訊號2 5 4和RQB訊號2 5 5是,在 f常系統操作期間,提出以便請求集線器介面匯流排的控 ^之请求訊號。除此之外,{^/1訊號2 54和叫8訊號2 5 5可用 如¥將在下面描述的各種電力管理運作中。 STROBE訊號2 5 8是用來當在一來源同步模態中操作時, 5 v化進入一集線器代理之内的資料。依照一具體實施 例,STROBE訊號2 5 8可以時鐘訊號的頻率之四倍計時資 ^。或者,STROBE訊號2 58可以四倍以外的多種時鐘訊號 操作·。舉例來說,STR0BE訊號2 5 8可以時鐘訊號257八倍的 速率運行。此外,集線器介面A可能包括其他訊號路徑, 例如用以重設系統100的一復置訊號。 上面所述,集線器介面A經由在每一代理當中的介面 t市〗扣1 2 0連接到那些代理。介面控制器1 2 〇控制那些集線 =介面代理之間的相互作用。介面控制器丨2 〇包括控制邏 輯巧0。圖3是控制邏輯26〇 一具體實施例的一方塊圖。控 ^邏輯2 60包括一介面主控362、一選擇器電路3 64、暫存 為3 一脈衝整形器36 8。在每一代理中的介面主控362 仲裁集線器介面的所有權。不論RQA訊號2 54或RQB訊號255 的提出都是一仲裁事件。
第9頁 476026 五、發明說明(7) 。。在每一仲裁事件時,在那些上游和 早兀362檢查RQA訊號254和RQB " 现 ^^^δ:I55^.^ 那些上游或下游代理中首*提出它 二巧置4 ’ RQA254和RQB 2 55 )者臝得所有權。如果^號別’ 時那些上游和T游代理同時地請求所果有〜木、.泉,/面閒置 集線器代理贏得所有權。 有杈,权久未服務的 运擇益單元3 6 4經由集線器介面接 、, 傳送那些脈衝至連接到豆他隼缘 ° v R _,並 12。。舉例來說,力上n二V 的介面控制器 的-脈衝可Λ隹集線器介面A翻1 接收 路介面ito /:線器介面6上由選擇器單元3 6 4傳輸到網 哭。缺 依知一具體實施例,選擇器單元3 6 4是一多工 里他選:-t Ϊ :具體貫施例中’選擇器單元3 64可使周 1私貫施,例如一唯讀記憶體(ROM)。 °σ 3 6 6儲存經由一集線态介面在一代理所接收的資 二在一具體實施例中,暫存器3 6 6包括三十二個位元閃 鎖=一,觸排(觸排Α和觸排Β)。觸排Α*Β的每一個包括指 =:疋否包含貢料的一旗標位元。脈衝整形器3 6 8經由 市線器介面Α接收非同步脈衝。由於由選擇器單元3 64鎖傳 輸j非,步脈衝可能變成太窄,脈衝整形器36δ在它傳送 到後、的集線器介面之前,再產生脈衝。依照一具體實 =例脈衝整形器3 6 8使用有橋接器功能的代理中之一脈 衝放大器實施(也就是,連接到一下游集線器介面的代 理)或者,脈衝整形器3 6 8可使用非同步邏輯,舉例來
第10 476026 發明說明(8) 說,例如重設-設定閂鎖,管妳。故扯人 -I - - ocn ^ ^ 雖然介面控制器1 2 0和控 f =二 限制在連接到集線器介面A的_110和 炎…、ί ί ’, 描述也適用於其他集線器介面(舉例 來況,在浓線态介面β的介面控制器12〇)的代理。 =參照圖2,ICH140連接到一時鐘產生器28〇。 生裔280產生提供給電腦系統1〇〇當中元 ; 部,率之同步時鐘脈衝。在一具體實施例I二内 。。當中的時鐘控制代理,其控制系統1〇〇4】 中%•麵產生為280和其他同步裝置的運作。 依…、另具κ施例,集線器介面支援電腦系統1 〇 〇運 作的各,模態。舉例來,那些集線器介面可能支援 效率模態或-高效率模態。在低效率模態中,在電腦年又 1〇〇當中的資料處理是以一外部匯流排和CLK頻率的一單二 倍數(lx模態)執行。在高效率模態中,在電腦系統ι〇〇τ =的資料處理是以外部匯流排和CLK頻率的四倍數(4χ模 態)執行。達到4χ模態所必需的倍頻是藉由包括一類比 相迴路= LL)電路在每一集線器介面代理當中實現的。或 者,一·單一PLL可提供4X模態脈衝給系統1〇〇當中的各種 件。 一 在4χ杈^中操作集線器介面的一個不利點是電腦系統《 1〇〇消耗更高/量的電力。此外,雖然在卜模態期間消耗較 少電力,當系統1 0 〇維持在一供電狀態中時,大量的能* 玎能浪費在一或更多集線器介面未使用的事件中。這對^ 賴電池當它們的電力之可提式電腦可能特別地不利。因
476026 五、發明說明(9) 此^為了使電腦系統1 〇 〇更能量有效,那些集線器介面在 一晗|里失效(低電力)模態中運作。在低電力模態中,系統 時鐘和P L L s關閉,而介面運作中止以進一步降低電腦产絲 1 0 0中的電力消耗。 圖4是在電腦系統100中從1χ或4乂模態轉換到低電力模態· 的程序之一具體實施例的流程圖。在處理方塊4 1 〇,中央· 處理單元4 1 0判定沒有存取集線器介面Α的請求是進行中 的。在處理方塊4 2 0,介面主控3 6 2失去效用以避免除了在 下面描述的電力管理程序訊息以外,集線器介面A的存取 被核可給MCH110或ICH140中的任一個。在處理方塊43〇, ICH140藉由提出一將中央處理單元1〇2置入一降低電力狀 態的訊號開始低電力模態程序。之後,中央處理單元丨〇 2 傳送在集線為介面A上傳送到I C Η 1 4 0的一知會訊號。在處 理方塊440 , ICH1 40對連接到ICH 140的所有集線^介面代 理廣播;r、統龟知1 〇 〇要進入低電力模態。舉例來說,訊號 傳送到MCH11 0、網路介面160、和橋接器165 ,指示很快;將 進入電力下降模態。此外,連接到也連接至一下游代理的 I CH1 40 .之集線器介面代理,傳送低電力模態訊號到下游代 理。 Φ 在處理方塊45 0,ICH1 40從所有集線器介面代理接收知 會號’指示那些代理準備好進入低電力模態。在處理方 塊460,ICH140停止時鐘產生器2 80。另外,如果系統1〇〇 在4x.模態、或需要一pll的一些其他模態(舉例爽今',8χ桓 態〇中操作’所有代理PLLs停止。依照—具體^;時‘
第12頁 五 '發明說明(10) 鐘產生為28◦和PLLs藉由遮沒它們的各別輸出停止。在處 理方塊4 7 0 ’所有集線器介面代理進入低電力模態。電腦 系統1 0 0保持在低電力模態中,直到丨c H丨4 〇接收指示需要 退出低電力模態的一請求。 _ 圖5是電腦系統1 〇 〇從一低電力模態轉換到一 1 X模態之運 作的具體貫施例之流程圖。在處理方塊5 1 〇,在IC η 1 4 〇經· 由RQΑ汛號2 5 4接收到一非同步訊號。由於系統丨〇 〇在低電 力模悲中’所以I C Η1 4 0解釋所收到的非同步訊號為指示需 要退出低電力模態。舉例來說,如果對圖形介面丨丨3來說 存取主記憶體1 1 5是必需的,MCH丨丨〇可傳送非同步訊號到· I C Η1 4 0。在其他具體實施例中,% ◦ η 11 〇可能經由一隼線矣 介面連接到另-集線器介面代理。在如此具體實施 如不代理需要退出低電力模態,一非同步訊號可能傳送到 MCH110。該訊號接著經由MCH14〇傳送到ICHl4〇。 在處理方塊5 2 0,ICH1 40經由每一集線器介面匯流排上 的RQB訊號255傳送非同步訊號到系統1〇〇中的其他集線器 代理。舉例來說,在從M c H1丨〇接收訊號之後,I c Η1 4 〇分別 經由^線器介面匯流排Β和c,繼電訊號到網路介面16〇和 橋接器165。那些非同步訊號可在經由選擇器3 6 4傳送到其鲁 他集線器代理之前,在脈衝整形器3 6 8再生。在處理方塊 530,ICH140致能時鐘產生器368。在處理方塊54〇, ICH140藉由解除在電力下降程序中關閉中央處理單元1〇2 ^訊號致能中央處理單元102。在處理方塊55〇,所有集線 為介面代理開始操作1 χ模態。 -
476026 五、發明說明(11) 圖6是電腦系統1 0 0從一低電力模態轉換到一 4 X模態之運 作的具體實施例之流程圖。在處理方塊6 0 5,需要電腦系 統1 0 0醒來的一觸發事件發生(舉例來說,一使用者敲擊電 腦系統1 0 0中一鍵盤上的鍵)。在處理方塊6 1 〇,一非同步 訊號在I C Η 1 4 0接收為R Q A訊號2 5 4。在處理方塊6 2 0, I C Η 1 4 0傳送非同步訊號到系統1 〇 〇中的其他集線器代理, 為每一集線器介面匯流排上的一 rqΑ訊號2 54。 在處理方塊6 3 0,I CH 1 4 0致能時鐘產生器3 6 8 “ < 外,致能在每一集線器代理當中的PLLs。由於每一代理包 括匕自己的PLL,同步化在每一端的一集線器介面上的 ( PLLs可能是必需的。因此,在處理方塊64〇,每一集線哭 介面上的上游代理在它醒來之後經由資料路徑U 1傳送— 小封包的資料到下游代理。由於在ICH140致能時鐘產生哭 3 68和PLLs與它們實際活化的時間之間有一延遲,資料的。 封包使用來源同步資料傳送藉由STR〇BE訊號2 5 8對那歧下 游代理計時。資料的封包儲存在下游代理中那些新 3 6 6的暫存器A中。由於時鐘可能尚未啟動,下游二理; 收資料.的1包時可能或可能不是醒的。 接 在醒來時,一下游代理檢查暫存器A來碹認 的旗標位元是否已^ P ,, 5it , ^ 曰存态A中《
丨> =已0又疋指不已收到貧料的封包。如果P 收il貝枓,處理區塊65〇 ,下游代理傳送—知合已 Λ π笙佐垃&、 枓退沒有收到,下游代理先醒來^ 必須..專候接收:貧料。一旦資料已收到,處理 星來π 游代理傳迗一知會訊號到上游代理。’下 ^ 母一代理知道
五、發明說明(12) 'τγ!9! " ^ ^ ^ ^ ^ ^4χ ^ ^ # ^ ^ 4 σσ _ ] η’ 〇ΗΗσ〇转由解除在電力下降程序中關閉中央處理 2的訊號致能中央處理單元1〇2。在處理方塊_, 斤有集線器介面代理開始在4χ模態中操作。 、、☆:回*照圖2 ’那些集線器代理在二個或更多分開的匯 二彳及/或其他類型的通訊線路之間提供一中央的連接。 =由使用集線器介面互相連接纟丨⑶丨丨〇和ICH14〇,在輸入/ 二出兀件和中央處理單元/記憶體次系統之間提供改 ^ 例來况’增加的頻寬、協定獨立性、和較低的潛 t ^ \除此之外,藉由對輸入/輸出構成要件提供〆中 ^ 線器介面也可增進電腦系統的升級能力(舉例來 况,k 一基本桌上平台升級到高階桌上平台或工作站 台)。 為了提供改良的介面,集線器介面包括一個或更多個獨 特的特徵。在一具體實施例中,處理使用一以封包 的分離處理協定傳送通過集線器介面。舉例來說,1二求 :巧用來開始-處理’而如果需[-分開的完成封:可 月匕在後·來用來結束一處理。 。圖7舉例說明通過集線器介面分離的處理之一範例。如 圖7所說明,一集線器代理最初經由仲裁7〇2取得集 八 面的所有權。接著仲裁之後,有一請求階段704。如杲: 要(舉例來說,在傳回一讀取處理的資料之情況),一^* I5白段7 0 8將會跟著請求階段。然而,在完成階段之前, 應的集線器代理,將首先仲裁70 6集線器介面的所有權。
五 發明說明(13) 在傳送-請求封包和一對應的 =輸=線器介面,如以下更詳細的;=以 在故一週邊到記憶體的讀取請求之情況平例來况 :::可能用掉多」固時鐘週期以讓資料預備好在二J : 傳回。在取得所請求資料的時間當中, ^ ^ /管路中等候的分開之不相關的完成 =10-仵列 傳送到ICH140。 飞q求封包’可能
此外,如圖7所示’ $ 一請求或完成傳輸為通過介 二封包。對寫入類型的處理來言兒,資料與請求有關· 讀取類型的處理來說,將會有資料與完成有關。在某些产 况中’對元成封包是分離的情況來說—請求將會有二個以 上的完成,有效地分離它到多重完成封包之内。 L 除此之外,在一具體實施例中,集線器介面使用處理描 述元’以排定集線器介面交通的路線以及識別一處理的屬 性。.舉例來說,描述元可能用來定義一處理為同^或非同 步的,結果,然後其可依照一預先定義的協定處理。 .此外·,在一具體實施例中,介面的頻寬藉由^由一來源 同步時鐘模態傳送資料封包部份增加。而且,在一具體實'暑 施例中,雖然集線器介面使用一窄的連接(舉例來說' 少的接腳/墊)’仍提供了增加的頻寬。 ” 然而,在其它可能的具體實施例中,一集線器介面可能 以久於如上面所討論之全部獨特特徵實施,而不脫離本發 明的範脅。而且,集線器介面也能夠用來互相連接橋接
第16頁
4/0U2D
7丨部的具他元件 和及/或在一晶片組當中或 發明的範疇。 處理、協定、和實體詹 為了更清楚,集線器介面分 . 一協定層;和—實财屏。妙品恥—4刀描述.一處理層; 戶、肢層 然而,在那些層之ρ』的ρ兄丨丨 視為-種說明而非一種限制的意向,〖二別’是 定的較佳具體實施例。 b不疋g不_特 處理層 在票線器介面的一 集線器介面之分開的處;層支援傳輸通過 中。處理描述元可用來差、 在明求和貝料封包 _當中的作列之間的ΐ;在:集 代理(舉例來說, 封包穿過集線器介面的路線。或#助排定請求和資料 、例來次,在一具體實施-初所供應的(在一請求封勿告處理描述兀支援根據最 封包回.到請求發出代理的路:。非:資:右排定完成 或可能地最小化在那些f ,,田处凡也有助於減少 在其它可能的具體實施例中,::::封::碣避輯。 們的各別處理屬性區別处描义凡也捻供根據它 處理描述元中所識別的严,处理之能力。舉例來說,在 就是'"的】的(也 說,影像或聲音的即時運作3 λΛ 舉/來 、·,口不,邵些運作,當由那
476026 五、發明說明(15) ' 些處理屬性谶別k,可依ft?、一對應的預定路線排定—产 理,以便支援一特定類型的運作(舉例來說,同步的疋处 在一具體實施例中,處理描述元包括二個攔位··'一路 排定欄位和一屬性欄位。在其它可能的具體實施例 # 能使用更多或更少攔位來提供處理描述元的一或更夕j $ 能,而不離開本發明的範疇。 夕功 在一具體實施例中,路線排定欄位是用來做封包 定的一個六位元攔位,如下面表丨所顯示。路線排們杲排 和屬性攔位的大小,在發明的範疇當中可能改變。⑤二 表1處理描述元的路線排定欄位 4 2 0 集線器識別 管路識別 如表1所示 別,其識別發 施例中,要提 可使用在路線 舉例·來說, 於該情況中在 層的底部之路 根”代理(舉例 片斷所組成。 介面、階層。然 為基礎的電腦 ,路線排定攔位的三個位元用做集 出處理的集線器代理。纟其它可能的二 供-超過8的集線器介面 的、
排定攔位中。 貝外的位7C 在:不統中可能存在多重集線器介面階層, Ϊ 之代理應該能夠排定完成回二皆 ^ 二階,由一集線器介面" 而,ir,’兴電腦系統100可能只有一集線器 系統1。。之1 ::明:多重集線器介面階層 乾例。在只實施一集線器介面 476026 五、發明說明(16) 階層的具體實施例中,一 "0 0 0 "的内定數值可能使用在集 線器識別攔位中。 路線排定欄位的其餘三個位元可用來識別在一集線器介 面代理當中的内部管路/佇列。舉例來說輸入/輸出控制集 線器可能經由分開的"管路"支援内部通用序列匯流排 (U S B )主控制器交通和匯流排主控識別(Β Μ _ I D )交通。同樣 地,管路識別可用來對服務代理(舉例來說,MC Η)通訊, 由不同π管路π開始的交通有不同的屬性,且可依照一預定 的協定處理。如果一集線器介面代理未實施分開的内部管 路,它可能在管路識別欄位中使用一 π 0 0 0 "的内定數值。 在一其它可能的具體實施例中,處理描述元進一步包括 一屬性攔位。在一具體實施例中,屬性攔位是一三位元數 值,其敘述當一目標集線器介面代理接收一處理時要如何 處理。在某些情況中,屬性欄位幫助一系統支援要求應用 程式工作量,其仰賴移動、和有特定需求的資料處理或其 他分化特性。 舉例來說,當由一些最近所發展的外部匯流排使用時, 屬性攔·位可能支援在裝置之間的資料同步移動。當資料流 動經過輸入/輸出裝置和中央處理單元/記憶體次系統之間 的集線器介面時,這樣的資料移動需求需要維持。 在其它可能的具體實施例中,額外的處理屬性可能包括 在快取一致性由硬體(也就是,晶片組)實施的π探測π交 通、和仰賴軟體機制來確保系統中的資料一致性之π非探 測π交通之間分化的能力。而且,另一可能的屬性將會是
苐19頁 476026 五、發明說明(17) 一"明確地可預先接取的”暗示,以支援一種形式的讀取快 取和允許主記憶體頻寬的更有效率使用。 排序規則 處理描述元也可用於支援傳輸通過集線器介面的處理之 : 間的排序規則。舉例來說,在一具體實施例中,有完全相 同處理描述元的處理以固定順序執行(也就是,先來-先服 · 務)。 然而,具有相同路線排定欄位但不同屬性攔位的處理, 可能彼此相關地重新排序。舉例來說,在一具體實施例 中,同步的處理不需要相關於非同步處理固定地排序。 除此之外,在集線器介面的一具體實施例中,資料傳輸 允許在請求上進行,不是以相同方向就是在相反方向。在 一方向中流動的讀取完成允許通過在相同方向中流動的讀 取請求。而且,寫入請求允許通過在相同方向中流動的讀 取請求。 然而,在其它可能的具體實施例中,行進通過集線器介 面之處理的排序規則,可能在本發明的範疇當中改變。舉 例來說·,在一具體實施例中,集線器介面實施在週邊元件 互相連接(PCI)(修訂第2. 2版)中所提供的排序規則,以決+ 定在相反方向中通過集線器介面的交通流量。 協定層 在一具體實施例中,集線器介面使用有二種類型的封包 之以封包為基礎的協定:請求和完成。一請求封包對每一 _ 集線器介面處理使用。完成封包在需要時使用,舉例來
苐20頁 476026 五、發明說明(18) 說,傳回讀取的資料,或知會某種類型的寫入處理(舉例 來說,有所請求的完成之輸入/輸出寫入和記憶體寫入)之 完成。完成封包,如先前在處理層段落中所討論,透過處 理描述元和排序與它們的對應請求封包相關聯。 : 除此之外,在一具體實施例中,集線器介面使用一對稱 和分散的仲裁協定。舉例來說,每一集線器代理驅動一請 _ 求訊號,其由附接在相同介面的其他代理觀察。不使用核 可訊號,且代理獨立地決定介面的所有權。 而且,在一具體實施例中,不使用清楚的校位訊號。在|| 給一代理介面的所有權之仲裁事件、和那個代理的傳輸之 開始間有一種隱含的關係。在其它可能的具體實施例中, 可使用校位訊號而不離開本發明的範疇。 當一擁有介面(舉例來說,在傳送資料的程序中)的集線 器介面代理藉由取消一請求訊號釋出它對介面的控制時, 封包傳輸的結束發生。除此之外,在一具體實施例中,藉 由使用一 S T 0 P訊號來重試或切斷封包也完成流量控制,如 下面更詳細的描述。 封包定義 在集線器介面的一具體實施例中,資料以集線器介面時4 鐘(HLCK)的多倍速率(舉例來說,lx,4x,8x)傳送,其在 一具體實施例中是由集線器介面所結合的那些集線器代理 所共享的一共用時鐘。資料傳輸通過集線器介面的一資料 訊號胃路徑(PD ),其有二的某個乘方(舉例來說,8,1 6, _ 24,32 )之”介面寬度π。結杲,因傳送速率和資料訊號路
第21頁 476026
位的見度rrn定,集線器介面可能有變動的資料傳送粒狀 (也^就是,傳送寬度)。舉例來說,在4χ模態中一八位元介 面寬度的情況,傳送寬度是每HLCK32位元。結果,藉由改 變,料,號路徑的傳送速率及/或介面寬度,傳送寬度(也 就是’每一 H L C Κ所傳送的位元組數目)可依比例決定。 除此之外在具體貫施例中,封包可能比那些傳送寬 度更大。結果,那些封包以多重片段(也就是,封包寬度) 傳輸。在一具體實施例中,那些封包分割為雙字組(32位 元)大小的封包寬度。
在一 3 2位兀傳送寬度的情況中,一封包寬度的那些位元 組由最低有效位元組(位元組〇)開始而以最高有效位元組 (位元組3)結束出現在介面上,如在下面表2中所顯示。在 一 6 4位元傳送覓度(舉例來說,4 X模態中——h六位元寬的 介面)的情況中,較低有效雙字組(封包寬度)在資料訊號 的車父低位元組上傳送(舉例來說,p J) [ 〇 : 7 ]),而較高有效 雙字組在資料訊號的較高位元組上(舉例來說,pD [丨5 : 8 ])平行地傳送。該二範例顯示在下面的表2中。 表2 8和1 6個位元介面寬度的位元組傳輸順序
第22頁 476020 五、發明說明(20) ^^ ~ ”集線态=面的協定層也負責校位資料。同樣地,由集線 器介面所實施的校位規則定義如何映射/戒更多個封包寬 度到、、且傳送見度之上。為了簡化分解封包到封包寬度之 内’在集線為介面的一具體實施例中,實施下列三種校位 規則·一封包的表頭片段在—傳送寬度的第一位元組上開 始’封包的資料片段(如果存在)在一傳送寬度的第一位 元組上開始;和一封包佔用整數數目的傳送寬度。
未被一封包所消耗的任何可用傳送寬度,可能填入一假 的雙字組(DW)傳輸,且為接收的集線器代理所忽略。在其 它可能的具體實施例中,更多,更少,及/或不同校位規 則可能為集線器介面在本發明的範脅當中所使用。 表3和表4在下面陳述,舉例說明上面所述校位規則的範 例對6 4位元傳送寬度的情況。 表3使用3 2位元定址且含有三個雙字組資料的請求
4th Byte 3rd Byte 2nd Byte First Byte 4th Byte -:rd Byte 2nd Byte First Byte Transmitted Transmitted Transmitted Transmitted Transmitted Transmitted Transmitted Transmitted on PO[15:8] on PD[15:8] on PD[15:8] on PD[15:8] on PD[7:0] on PD[7:0) on PD[7:0] on P0[7:0]
I· Byte 7 I Byte 6 I Byte 5 I Byte 4 I Byte 3 I Byte 2 I Byte 1 I Byte 0 I
Address (32b) Request Header Second DW of Data [::rst DW of Data {Bogus DW} Third DW of Data 第23頁 476026 五、發明說明(21) 表4 使用6 4位元定址且含有三個雙字組資料的請求
4th Byte 3rd Byte 2nd Byte First Byte 4th Byte 3rd Byte 2nd Byte First Byte Transmitted Transmitted Transmitted Tfansmitted Transmitted TmnsnniUed TransmiUed TransmiUed onPD[15:8] on PO[15:8] on PO[15:8] on PO[15:8] on PD[7:0] on P0[7:0] on P0(7:0] . on PD(7:0|
I Byte 7 I Byte 6 I Byte 5 I Byte 4 | Byte 3 I Dyte 2 ' I Byte 1 I Byte 0 I
Address (31:2) Flaquest Header (Bogus DW} Address (63:32) Second DW of Data First DW of Data (Bogus DW} Third DW of Data tL· 依照一 下面的 是—雙 位元定 之表頭 在集 包的表 來說, 顯示那 可能改 具體貫施例’請求封包的封包表頭格式,顯示在 和表6中。在表5和δ中所顯示範例中,基本表頭 子組,有3?彳☆ , 疋疋址所必需的一額外雙字組,和64 的攔 而的一個額外雙字組。如表5&6中所示 们爛位,在那歧表 妗契人 —衣下面描述。 頭中那些攔^可I,具體實施例中,包含在請求封 表頭可能包括 變而不離開本發明的範疇。舉例 些攔位的地方1^的襴位、較少欄位、或在下面所 變而不離開本^括不同攔位。而且,攔位的編碼也 幵I明的範疇。
476026 五、發明說明(22) ^ 5 3 2位元定址的請求封包表頭格式 L^t Byte Transmitted First Byte Transmitted 31 30 29 28 27 26 25 24 |23 22 21 20 19 18 17 Ιό|ΐ5 14 13 12 I! 10 9 i |7 6 5 4 3 2 l 0 rq cp Γ/ w cr af Ik Transaction Desc. Routing Field Re served TD Attr Space Data Length (D\V) Last DW BE 1st DW BE Addr[31:2 R ea^ ct该 表6 6 4位元定址的請求封包表頭格式
Last Byte Transmitted .」 . First Byte Transmitted 31 30 29 28 27 26 25 24 |23 :!2 2i 20 19 18 17 16|l5 U 13 12 11 I〇 9 8 I? 6 5 4 3 2 1 〇 »*q cp r/ \v cr at. Ik Transaction Desc. Routing Field Re served TD Attr Space Data Length (DW) Last DW BE 1st DW BE ' Addr[3l:2] --- R ea Addr(63:32] ------- ^-- -Base 32 bit component „64 bit componeru 處理描就_描述元路線排定和屬性欄位如先前所描述。 rq/cp 個位置中請求封包以—糊,而完成封包以―,r cr r/w 位址格式(af) ,要完成m或不需要完成(,〇ι)。 立指示資料是否將以4 足址格式不是隱含的⑺,)就是32/64位元ΓΓ)。
476026
五、發明說明(23) 鎖定(lk) 資料長度 空間 第一 DW BE ϊΐΐ求是―鎖定程序的部份之旗標。在定程岸中 代理,忽略這個旗標並將以,〇,填入的集線备 雙字組,,編碼使得所表示的雙与 罕組數目 是這個數目加一。因此,"〇〇〇〇〇〇"表示一雙^組 ^個攔位選擇請求的目的空間類型。在一且 中,可能的目的空間包括記憶體("〇〇,,)、和f〇(,f〇[)。I ^記^^ 10、之任何讀取或寫人請求的第_雙字组之 ^兀、·且致脱。位兀組致能是低値啓動的。如果一 ,二雙字組,使用這個位元組致能攔位。在一且“實- 艾ί求ίίί 的位元組之記憶體或10仏寫 ,巧讀取或寫人·後雙字组之位元域能。 動的。如果—請求只有—雙字組,這個 5ί;ϊ;Γ^ “(,泰從㈣別週期編碼,, 32位元位址如它將對相同類型的週期在ρα上一樣產 ϋ ^和i4/互元定址模式包括這個雙字组(但隱含的 疋址彳旲式不包括)〇 擴充的位址(ea)指示32位元定址(,〇,)或64位元定址(,1,)。 組怨類型(ct) 只對配置週期,這個位元用來指示類型〇(,〇,)戋類型1(4,) 配置週期類型。因為配置週期將總是以32位元^址執 行,這個位元與"擴充的位址”位元重疊。 Addr[63:32] 較高位址位元是64位元定址模式。64位元定址模式包 括這個雙字組。
最後DWBE
Addr[31 : 2]
第26頁 476026 五、發明說明(24) 完成圭 依照一具體實施例,一完成封包的表頭格式,顯示在下 面的表7中。在一具體實施例中,表頭是一雙字組。如表$ 所示之表頭的攔位,在表之後描述。 然而,在集線器介面的其它可能具體、實施例中,一完成 于^的表頭中所包含的那些欄位可能改變而不離開本發^ ,乾可。舉例來說,表頭可能包括額外的攔位、較少的襴 立或在如下面所顯示和描述的攔位之位置包括不同攔 f。而且,攔位的編碼也可能改變而不離開本發明的範 ^ ° 表7完成封包表頭格式 31 30 29 28 27 26 25 24|23 22 21 20 19 18 17 I6|l5 14 13 12 11 10 9 R rq CP Γ/ w Re served !k Transaction Desc. Routing Field Re served TD Attr Rsvd Dala Length (DW)
First Byte Transmitted 5 4 3 2 10 處理描述元iif述元路線排定和屬性欄位如先前在處理段落中所 rq/cp. r/w 鎖定(lk) 資料長度 在這個位置中以一,1,識別完成封包。 ,取(Of)或寫入⑺〇這個攔位指示資 (讀取)或一請求(寫入)包含。 ”竹疋。和以兀成 指不芫成是一鎖定程序的部份之旗標。 的請求和芫成將使這個位元設定。厶’二二序中 忽略這個旗標並將以,〇,填入這個欄f ^ ^鎖疋的代理, 數 ίϊ=—=:.=:^,
苐27頁 476026 五、發明說明(25) 充成狀態 保留 使用預定的指示完成狀態。 所有保留的位元設定成Ό1。 在享己;:=一具體實施例中’只.要整個請求最後完 少。而且’記憶體寫入的完成可能指示已:::二:里 ί需;了…來滿足-特定平台的-特定集線器介面潛 發=之請卜-具體實施例中, 代理之-緩衝區中。舉例么;兒,這:;存在J出的集線器 述元、封包的大小、鎖定狀態、⑬線:::能^包括處理描 當接收完成(S )時,發出者比斜& ’ 疋貝Λ寻。此外, 多重完成的情況,發Χ出者萝’ ^成(S)與對應的請求。在 數,直到原始請求完全完成°明求之完成的資料之計 介面仲氣和封 在集線器介面的—具體實施例中,去八 連接到介面之任—集線器代理的浐Θ"面閒置時,來自 件。請求的第1代理赢得介面:⑻^提出視為一仲裁事 閒置時如果那些代理同時地請求戶::有權。當集線器介面 線器代理疯得所有權。在一呈體每權,最久未服務的集 理追縱f久未服務的狀態(舉例來\,施例中·,所有集線器代 的一狀悲旗標)。在其它可能具體J施内部暫存器 、例中,可在本發明 476026 五、發明說明(26) 的範嘴當中使用其它可 一旦一集線器代理取得介$㊉式。 理、;直到一所分配的時間頻寬:二杻,直到它完成其處 面。舉例來說,在一具體實、見功滿,它將繼續擁有介 供在母一集線器代理中,以控:;:I :日可間片段計數器提 介面所有權保有。對附接在相同限制-代理的 分配給一集線器代理的時間 丨曰面的木線器介面代理, 不同或相同。時間片段計數哭沈疋曰’ 4間片段數值)可能 動,且以時鐘週期為基礎 ^ ^ ^侍"面的所有權時啟 右一呈_承尬如士 f數集線器介面。 時間片段分配。同樣地,在—呈二^ 〃負貝官理它自己的 數值可能經由每一集線器代理中 1 ^例中’一時間片段 命令暫存器規劃。 一 ;1面的一集線器介面 圖8舉例說明在集線器代理&和代理β 仲裁和二個封包的傳送之一範例 1 $、,束為介面的 置介面狀態之,裁,而介面然後回到閒置。二 所說明的範例中,介面使用有八個位向且,在 的一4x .資料傳送模態。在圖δ舉例說明的範例中“P=)路徑 是最近服務過的U⑻代理。'结果,代理八提出它的夕卜这 求訊號(RQA),亚在起始封包傳輸離開相同邊緣之寸,'月 時鐘邊緣1上取樣代理B的請求訊號(r q b )之狀熊1 _在、 無作用的)。 〜' 八.、,頁示為 在一具體實施例中,從時鐘邊緣3算起,在所傳輸 料(也就是’來自代理A的資料)在接收器(也就是,代理
第29頁 476026 五、發明說明(27) 内部中可使用之前’有.-二個時鐘的延遲。第—封包由二 個雙字組802和8 04所組成’且需要二個基本時鐘以在“模 態中傳送。第二封包是三個雙字組8 0 6、80 8、和81 〇,且、 因此在4 X模態中需要三個基本時鐘。 I量控制 在一具體實施例中’封包可能由於請求佇列*門、資料 緩衝區空間的缺乏或其他理由’而由—接收的重試咬 分離。纟-具體實施例中,流量控制是使用_ST〇p訊號完 成的。 圖9舉例說明STOP訊號的使用之一範例。如所%明,代 理A提出它的外部請求訊號(RQA),並在起始封包傳輸離開 相同邊緣(舉例來說,時鐘邊緣1 )之前,在時鐘邊緣丨上取 樣代,B的請求訊號(RQB)之狀態(其顯示為無作用的)。 接著一二個時鐘的延遲之後,從代理八所傳輸的資料, 從時鐘邊緣3算起,在代理B的接收器中是内部可使用的。 在一具體實施例中,接著從代理A所傳輸的資料之 如圖9所舉例說明,在時鐘邊緣4,是代理B藉由提ώ3τ〇ρ 況號規定流量控制的第一次機會。 後交換。而i丨一斤有權也將接在一預定數目#時鐘之 上取樣,基本時鐘:i=:msT〇p訊號在基本時鐘 說,在-4x模態(使用田、’見度的取後傳送。舉例來 每一基本時鐘;,使用;八位兀寬的PD訊號)中,STOP訊號 了里取樣。然而,對一 1χ模態,ST〇p訊號每一第
第30頁 贷句說明 四::ϊ ί二處:.的開始當作-參照點使用)。 接者一STOP Λ 5虎的接收之後, 理判斷它是否可重試送出 讯琨的集線器代 -_訊號的接收它 的=,以決定接著 在第〗0 0 2步驟中,一目n偟^:f—封包之流程圖。· -STOP訊號。之後,在包的集線器代理接收
^ ; ;f ^ ^ J ^ 3. ^ ^STOP RQB),判斷另一代理(其啟動ST於,(舉例來說’ 所有權。 苑)疋否正請求介面的 ^果STOP訊號的接收者判定 匕f面的所有權,在第Π06步驟中的代理不是正 j接著從STOP恢復之後傳送—=的目前擁有者可 ^啟,訊藏的代理正請求所有權另:!面,如果它 J :的擁有者判斷它在弟1 0 0 8步驟 如果介面的目前櫨右去夕0士 „二^疋否已期滿。 前的擁有者釋出所“。:=,在第101°步 斷封目前的擁有者可能:i前Γ有者的時 的擁有以匕,。…地,在第‘::同中於 —封包t i ^保有週期)已重試的任·ίτ #裁功間(也就是, 如Ϊ二傳輪。 的任何封包之屬性類型的 第1014步擁有者確實有帶著一不同尸 ,目前的擁有者可能嘗試傳_,性的-封包,在 T7- ^得迗封包。否則,目 476026 五、發明說明(29) 前的擁有者釋出介面的所有權 實體介面 在一具體實施例中,集線器 彳 木線器介面實施—不是以66百萬赫 玆(MHz)沈疋以丨00百萬赫玆(MHz)的基本頻率掉作之奋坪 介面。也可能使用其他頻率。除此之外',在一豆體實 中,貫體介面使用一來源同步(ss)資料傳送技術,其可將 時鐘四倍以用基本集線器介面時鐘的4倍傳送資料。结 果,在具有一8位元資料介面(舉例來說,pD)以66MHz°或 1 0 0MHz的基本頻率操作的一具體實施例中,可分別地達到 每秒26 6個百萬位元組(MB/s)或4〇〇聽/3的頻寬。
此外,在一具體實施例中,集線器介面支援丨.8V的電壓 運作,且根據互補型金屬氧化半導體程序(CM〇s)發訊。然 而,在其它可能的具體實施例中,介面可根據豆它可能 的訊號處理,以其它可能的頻率及/或其二據大二Y 料介面操作來提供改變的頻寬,和支援其它可能的操作電 壓,而不離開本發明的範疇。 外部訊號玄義 .圖11舉例說明依照一具體實施例在二個集線器代理之間 的集線器介面之實體訊號介面。如圖丨丨所示,集線器介面 貫體介面以資料時鐘的來源同步重覆訊號(PSTRBN, PSTRBP)之一差別對使用一雙向八位元資料匯流排(pD[ 7 : 0 ])。在一其它可能具體實施例中,介面可變寬。舉例來 說’如-圖1 1所示,一額外八位元資料匯流排(PD [丨5 : 8 ) 也可與一額外對的來源同步重覆訊號(PUSTRBN,PUSTRBP)
第32頁 476026 五 發明說明(30) ' -~ --- 對一起使用。而且,在一其它可能呈 單向資料訊號。 了-…知例中,可使用 量,如先前所描述,卜的介:::=:^料流 (Reset)、一 般時鐘(HLCLK)、和㊉ m 央土 ’、、.又 同樣,也包括匹配它的驅動器:==:,_。 償生產和溫度變化之每一隼“:2到適當的數值以補 在圖η中所舉例說明的;⑽P” 步在下面表8中描述。仲泉:二=的那些實體訊號進- 發明的範疇。I例來說,實體:而:可-改變而不離開本 个 < 戶、収介面可能白紅去六少 ^ /!> 或與在圖11中所顯示的那些訊號:纟3二 步在下面表8中描述。 艾不门汛唬,亚進一 表8八位元代理的集線器介面訊號 名稱 位元_ PD[7:0] 8 PSTRBP 1 型態 ASTS1 時鐘 模態 SS2 説明 二具體實施例中,當資 寺‘砻ί乍用中的發動器保持在 它被驅動的取後電壓數値。 1 ^ ;-------- 否定的PD介面重覆(内定電壓位準= 介面重覆(閒置電譽位 +-VCCHL) —起提供pd[7 : 〇]介面上4X 和的IX資料傳送的時序。提供資料的代 理驅動這個訊號。PSTRBN和PSTRBP在 接收器應該完全差別地咸廄
第33頁 1--- PSTRBN ASTS ss ---^—----- 1 ;PD介面重覆,見上面PSTRBP的 RQB 1 I/O cc3 ㉒結益,介面時取消。復置電壓數 RQA 1 I/O cc 輸出,輸入到A)的請求。 兄上万RQa的描述。 STOP 1 ASTS cc 對流量控制用來重試或分離封包。 HLCLK 1 I N/A 介面基本時鐘,在一具體實施例中, 不疋66MHz就是ι〇ΟΜΗζ。這提供一船φ 鐘訊號的時序資訊(在下面進;述 RESET# 1 I CC -集線器介面4之有效的-低位準復置指 / 〇 HLVREF 1 I N/A 對差別輸入的電壓參考(VCCHL/2)。在一 具體實施例中,電壓透過一分壓器在主機 板上產生。 HLZCOMP 1 I/O N/A 提供阻抗補償。 VCCHL 4 電源 N/A 1.8V VSSHL 4 接地 N/A 總共 25 =活躍地維持三種-狀態。 476026 五、發明說明(32) 2ss=來源同步模態訊蘩 3CC= 一般時鐘模態訊^ 4在7具體實施例中,復置θ 4 自系統一元件的輸出和對I 乐統晋遍的訊號;它是來 置對於HLCLK是非同步的/、他元件(s)的輸入。而且,復 在一具體實施例中, 依照一般時鐘模態傳輪的〜、過集線器介面的許多訊號是 態傳輸的訊號之時序^為1^明確地說,經由一般時鐘模 介面時鐘)。在其它可处、’、早—時鐘(舉例來說,集線器 受一系統時鐘'約束,與那些列令,那些訊號可能 在一系統中可能有一個以:市、果态"面代理無關。而且, 中不同基本時鐘可能對不同二面部分,在該情況 件可能實施一 66ΜΗΖ基本隹玲刀使用。舉例來說,一元 器介面兩者。 本、"為介面和一100MHz基本集線 兔源同步傳送 在一具體實施例中,那些封包/ 鐘模態·傳輸,其提供倍增資料的資料:、用二來源、同步時 例來說,在使周有一八位元次、=傳迗遠千之技術。舉 鐘模態的一具體實施例中,I;二2 5徑的4X來源同步時 位元組)只需要一集線器介面运一雙字,(也就是,四個 一八位元資料訊號路徑上使W』(HLCK)。或者,在 雙字組.,將需要一完整的集線w 1源同步時鐘模態傳送一 更明碟地說,在來源同步二二面日“里週期來完成。 J〆傳輪的一具體實施例中,重覆 476026 五、發明說明(33) (舉例來說,PSTRBN/P.STRBP )依照那些重覆和資料之間一 預定的時序關係與一資料傳輸一起送出。那些重覆其後用 來閂鎖資料到接收的集線器代理之内。 更明確地說,在一具體實施例中,PSTRBP/PSTRBN重覆 的邊緣由接收的集線器代理使用,以識、別傳送通過那些设資 料訊號路徑的資料之出現和時序。舉例來說,如圖丨2 ^ ^ 序圖所說明,在一具體實施例中一第一資料傳送對應於、 PSTRBP的上升邊緣和pSTRBN的下降邊緣。一第二資料傳送 對應於PSTRBN的上升邊緣和PSTRBP的下降邊緣。 一除此之外,在一具體實施例中,如在圖丨2中進一步顯 =,PSTRBP/PSTRBN重覆的傳送邊緣位於靠近資料有效視 ® =中心。結果,給與接收的代理一輸入資料取窗, 系統時序歪曲。而且,在一具體實施例中,在 设邊緣之刖的一最小資料有效^“㈨、和在重覆邊緣之 U Η :小1料有效(tDVa)也由接收的集線器代理用來識 口:所;接收的集線器代理問鎖住内 中億#·么了 、存短暫的期間,以在集線器代理當 遞刖以本線器介面時鐘(HLCK)重新同步 雖然本發明的_ &戀舌 胃7 盔疑卩1 f+n ί 更修改在讀完前面的描述之後毫 …敌問對热知該項技蔽人 由例證方々邮Μ將變得顯而易見,應該了解藉 .想要視為::描述的任何特定具體實施例,絕不是 於申4直Υ —因此,對各種具體實施例的參考目的不在 些特徵之詳述。 …、本身只視為與本發明有關的那

Claims (1)

  1. 476026 六、申請專利範圍 1. 一種減少 力之方法,該 在一第一電 在發 換到 現沒有 第二電 申請專 現沒有 2 ·如 在發 能連接到第一 包括了一.集線器介面架構之一電腦系統的電 方法包含: 力狀態中操作;和 存取一第一集線器介面的請求在進行中時轉 力狀態。 、, 利範圍第1項之方法,進一步包含: 存取第一匯流排的請求在進行中之後,反致 集線器介面之第一和第二代理當中的主控 方; 使一中央處理單元(CPU)在一低供電的狀態中;和 連接到第一代理的一時鐘產生器。 遮沒 3.如申請專 送出 狀態; 第一 一指示 和 代理從 利範圍第2項之方法,進一步包含: 到一第三代理,電腦系統將轉換到第二電力 第三代理接收一知會訊號。 4.如申請專利範圍第3項之方法,進一步包含: 在第一代理接收一非同步訊號,指示電腦系統將轉換回 態; 鐘產生器; 央處理單元在一高電力狀態中;和 電力狀態。 利範圍第4項之方法,其中接收非同步訊號 到第一 t力狀 遮沒時 解除 使中 轉換 5 ·如 的程序, 在第 到第 申請專 包含: 二代理經由一第二集線器介面從第三代理接收非同
    第37頁 476026 六、申請專利範圍 步訊號;和 從第二代理傳送非同步訊號到第一代理。 6. 如申請專利範圍第2項之方法,進一步包含停止在第 一、第二、和第三代理當中的鎖相迴路(PLLs)。 7. 如申請專利範圍第6項之方法,進一,步包含: 從第一代理接收一非同步訊號,指示電腦系統將轉換回 到第一電力狀態; 解除遮沒時鐘產生器; ❿ 解除遮沒在第一和第二當中的PLLs ; 使中央處理單元在一高電力狀態中;和 轉換到第一電力狀態。 8 ·如申請專利範圍第7項之方法,進一步包含: 在啟動時鐘產生器和PLLs之後經由第一集線器介面從第 二代理傳送資料的一封包到第一代理;和 從第一代理傳送一知會訊號到第二代理。 9.如申請專利範圍第8項之方法,進一步包含: 經由一第二集線器介面從第二代理傳送資料的一封包到 一第三代理;和 從第三代理傳送一知會訊號到第二代理。 1 0. —種電腦系統,包含: 一中央處理單元(CPU); .一第一集線器代理;和 一鼠一集線器介面連接到第一集線器代理,其中電腦系 統在中央處理單元判斷沒有存取第一集線器介面的請求在
    苐38頁 476026 六、申請專利範圍 進行中時,從一第一電力狀態轉換到一第二電力狀態。 11 ·如申請專利範圍第1 0項之電腦系統,其中第一集線 器代理包含: 一介面控制器;和 一鎖相迴路(PLL)。 1 2.如申請專利範圍第1 1項之電腦系統,其中介面控制 器包含: 一介面主控端; 選擇器電路; 一暫存器觸排;和 一脈衝整形器。 1 3.如申請專利範圍第1 2項之電腦系統,進一步包含連 接到第一集線器代理的一時鐘產生器,其中在發現沒有存 取第一集線器介面的請求在進行中時反致能介面主控端、 中央處理單元、和時鐘產生器。 1 4..如申請專利範圍第1 0項之電腦系統,進一步包含連 接到第一集線器介面的一第二集線器代理,其中第一集線 器代理對第二集線器代理廣播電腦系統將從第一電力狀態 轉換到第二電力狀態。 1 5.如申請專利範圍第1 4項之電腦系統,進一步包含: 一連接到第二集線器代理的第二集線器介面;和 一連接到第二集線器介面的第三集線器代理,其中第二 集線器代理經由第二集線器介面對第三集線器代理廣播, 電腦系統將從第一電力狀態轉換到第二電力狀態。
    第39頁 476026 六、申請專利範圍 1 6 ·如申請專利範圍第1 4項之電腦系統,其中當第二集 線器代理從第一集線器代理接收一非同步訊號時,電腦系 統從第二電力狀態轉換到第一電力狀態。 1 7 ·如申請專利範圍第1 5項之電腦系統,其中當第二集 線器代理從第三集線器代理接收一非同步訊號時,電腦系 統從第二電力狀態轉換到第一電力狀態。 1 8 ·如申請專利範圍第1 3項之電腦系統,其中第一集線 器代理是一記憶體控制集線器(iMCH),而第二集線器代理 是一輸入/輸出控制集線器(ICH)。 1 9. 一種系統,包含: 一第一集線器代理; 一連接到第一集線器代理的點對點介面;和 一連接到點對點介面的第二集線器代理,其中當發現點 對點介面上沒有請求進行中時,第一和第二代理從一第一 電力狀態轉換到一第二電力狀態。 2 0.如申請專利範圍第1 9項之系統,其中每當第一和第 二集線器代理將轉換回到第一電力狀態時,第二集線器代 理傳送一非同步脈衝到第一集線器代理。
    第40頁
TW089121005A 1999-10-07 2000-10-24 Power management method for a computer system having a hub interface architecture TW476026B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/414,999 US6480965B1 (en) 1999-10-07 1999-10-07 Power management method for a computer system having a hub interface architecture

Publications (1)

Publication Number Publication Date
TW476026B true TW476026B (en) 2002-02-11

Family

ID=23643929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121005A TW476026B (en) 1999-10-07 2000-10-24 Power management method for a computer system having a hub interface architecture

Country Status (8)

Country Link
US (1) US6480965B1 (zh)
EP (1) EP1222516B1 (zh)
AT (1) ATE331245T1 (zh)
AU (1) AU1962401A (zh)
DE (1) DE60028992T2 (zh)
HK (1) HK1045201B (zh)
TW (1) TW476026B (zh)
WO (1) WO2001025886A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797435A (zh) * 2011-07-06 2014-05-14 爱立信调制解调器有限公司 用于控制两个集成电路之间的事务交换的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039047B1 (en) 1999-11-03 2006-05-02 Intel Corporation Virtual wire signaling
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US7099318B2 (en) * 2001-12-28 2006-08-29 Intel Corporation Communicating message request transaction types between agents in a computer system using multiple message groups
US7114038B2 (en) * 2001-12-28 2006-09-26 Intel Corporation Method and apparatus for communicating between integrated circuits in a low power mode
US7469350B2 (en) * 2005-12-22 2008-12-23 Ncr Corporation Power control interface for a self-service apparatus
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
EP2391056B1 (en) * 2010-05-26 2013-08-21 Samsung Electronics Co., Ltd. Media player device and method for wake-up thereof
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687388A (en) 1992-12-08 1997-11-11 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US5675813A (en) 1995-10-26 1997-10-07 Microsoft Corporation System and method for power control in a universal serial bus
US5799196A (en) 1996-07-02 1998-08-25 Gateway 2000, Inc. Method and apparatus of providing power management using a self-powered universal serial bus (USB) device
KR100218003B1 (ko) * 1997-04-22 1999-09-01 윤종용 Usb 허브 전원을 이용한 디스플레이 장치의 전원 제어장치 및 제어방법
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory
US6141283A (en) * 1999-04-01 2000-10-31 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797435A (zh) * 2011-07-06 2014-05-14 爱立信调制解调器有限公司 用于控制两个集成电路之间的事务交换的方法
CN103797435B (zh) * 2011-07-06 2017-05-31 瑞典爱立信有限公司 用于控制两个集成电路之间的事务交换的方法
US9767056B2 (en) 2011-07-06 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method for controlling transaction exchanges between two integrated circuits

Also Published As

Publication number Publication date
AU1962401A (en) 2001-05-10
US6480965B1 (en) 2002-11-12
EP1222516B1 (en) 2006-06-21
WO2001025886A2 (en) 2001-04-12
DE60028992T2 (de) 2007-02-01
DE60028992D1 (de) 2006-08-03
ATE331245T1 (de) 2006-07-15
WO2001025886A3 (en) 2002-02-14
WO2001025886A9 (en) 2002-08-01
HK1045201A1 (en) 2002-11-15
HK1045201B (zh) 2006-11-10
EP1222516A2 (en) 2002-07-17

Similar Documents

Publication Publication Date Title
TW476885B (en) Method and apparatus for an improved interface between computer components
TWI232381B (en) Method and apparatus for initializing a computer interface
CN101630301B (zh) 一种用于管理协议栈的时间的设备、方法和系统
US5848279A (en) Mechanism for delivering interrupt messages
CN1815463B (zh) 四重抽吸总线体系结构和协议
TWI239734B (en) Full hardware based TCP/IP traffic offload engine (TOE) device and method thereof
TW476026B (en) Power management method for a computer system having a hub interface architecture
CN101320361B (zh) 一种多cpu通讯方法及系统
WO2006059283A2 (en) Streaming memory controller
CN101901205A (zh) 在PCIExpress上启用基于ID的流的方法和装置
US6636912B2 (en) Method and apparatus for mode selection in a computer system
TW486630B (en) Method and apparatus for supporting multi-clock propagation in a computer system having a point to point half duplex interconnect
JPS6057454A (ja) デ−タ転送システムおよびその動作方法
US6401142B1 (en) Apparatus and method for selective bus transfer using master and slave modes
US6496895B1 (en) Method and apparatus for intializing a hub interface
TWI330811B (en) Apparatus and method for sparse line write transactions
TW521189B (en) System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
JP2001154982A (ja) コンピュータシステム
US6615306B1 (en) Method and apparatus for reducing flow control and minimizing interface acquisition latency in a hub interface
US6446154B1 (en) Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture
TW200428279A (en) An apparatus and method for address bus power control
US20030110317A1 (en) Method and apparatus for an improved interface between a memory control hub and an input/output control hub
US20090106466A1 (en) Design structure for piggybacking multiple data tenures on a single data bus grant to achieve higher bus utilization
CN103069401A (zh) 维持多数据总线平台中事务连贯性的方法、装置以及系统
US7039047B1 (en) Virtual wire signaling

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees