TW463101B

TW463101B - Intelligent integrated circuit

Info

Publication number: TW463101B
Application number: TW088123353A
Authority: TW
Inventors: Michel Ugon; Christoph Siegelin; Yvon Gressus
Original assignee: Bull Cp8
Priority date: 1998-12-28
Filing date: 1999-12-28
Publication date: 2001-11-11
Also published as: EP1477884A3; HK1035238A1; WO2000039660A1; JP4030719B2; KR20010041415A; EP1057094B1; FR2787900A1; DE69920880T2; EP1057094A1; US6839849B1; ATE278981T1; BR9908268A; CN1124533C; DE69920880D1; JP2002533825A; FR2787900B1; KR100730351B1; EP1477884A2; CN1292109A

Description

A7 46310] _B7_ 五、發明說明（1 ) (請先閱讀背面之注意事項再填寫本頁) 根據瞭解，微處理器或是微計算機或智慧式積體電路依序執行記錄在記憶體中程式的指令，這些指令是與一値或數傾規則韻律的信號同步，而這些信號是參考相對於從内部或外部提供給微處理器或微計算機或積體=電路之計時器信號。關於智慧式積體電路，吾人瞭解其為一種積體電路其包括持殊的電路，並且被限於執行它所被特別設計發展的某個數目受限的指令或功能。經濟部智慧財產局員工消費合作社印製因為指令的執行是依據程式所預定的程式依序執行，所以其被證實可以依照時間追縱程式執行的不同階段，. 其通常是與時鐘（clock)信號同步，其有規律地韻律處理器。事實上，所有的程式是由一組指令所编譯其應該在一個事先所瞭解的順序之中被連續的執行。每一個指令之開始與結束的時刻是完全被了解，因為它是根據一個預設的程式而執行，其對於複雜的分析裝置而言具有被稱為可辨認的"簽署”。其被瞭解，此種程式的簽署可以例如根據此指令或指令序列所使用之不同電路所消耗能量之測量信號而獲得。因此在原則上可以瞭解處理器的處理單元中在給定時刻所執行之指令序列之本質，因為此程式的進行是由此組預定的指令所構成，而其被 "簽署”所認識了解。我們可以藉由此種裝置而確定那一些是特殊的指令，其如同此指令所使用的資料一樣的被執行。當微處理器或微計算機被使用於高度安全性的應用作業時，此種能夠觀察到在微處理器或徹計算機中程式進 -3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 463101 A7 B7 五、發明說明（2 ) 展细節的可能性會造成重大的不便。事實上，一個不懷好意的人可Μ同樣地了解處理器所處的連續狀態，而利經濟部智慧財產局員工消費合作社印製定資的動據甚進式快因隨為是器及器式設密性行依且。改方得。，其行衝理Μ理方所機整上便並碼的種變見味擬的脈處上處其。據部完器 Μ ,密先此步預乏模亂鐘制排一，果根内訊理，料算首 Κ 同 Κ 人能混時控流由構结Κ如資處值資計全。其難令可其的握匯於结的可例些在之關而安衝為得而不在機掌部基的感料，某如器有鑰器脈因使。细中時隨Μ内個新敏資生有例存到密算鐘，生便精體成組難在。一之些票產還 Μ 暫得碼計時件發不的整完一更當時入礎某股刻是可些容編微機事然種別路束，是是中導基的個時或而某内的給隨察突多特電結上但其之其為理一的，，得的用供生觀的現是的造實，尤間置體處，同碼刻獲密使提產於件呈念雜製事路，期裝憶部如不譯時而秘所其其難事式概複其。電為的一記内例在的的究訊據置，別且方的樣在路整行號另擬解，，息慮研資依裝路特並決路這有電調的信有虛瞭像果信考體其，此電得，解電機還其 Κ 路換，一 Κ 想结是所實據中，了使施種種算且試擬電交解用訊 Κ 的或據由依況解置究實此此計並測模輯内了使資可業試根藉或情了配研可，，微，κκ 邏器據有些人作測。是果此據其種不而先像能難難個存根沒這吾全的制或結在而將此的然首在功更常整暫亦或用安訊控，其至是，速為機中非之在有 (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 63 1 0 1 A7 _B7五、發明說明（3 ) 經濟部智慧財產局員工消費合作社印製察利基理並障憶所有at有構要個供不斷叠。觀有為是，保記上所et, 具Μ次一同及間重預欲供，行此令來護Μ將pr„c 路用個少共 K 或其干得提的因指列保種止erMI電 .| 至之能纊將的使至行。的序種一禁ntMU體式少成間電連 Μ 斷而甚進序好的這置的(1(-積程至構之的M擾間式，序程良擬。配性釋I''式要有 Μ 置同，干或方用順的留虛建路般解S1。慧主具式裝相行的續此使依同保由重電一作1智一並程與序執路連 Μ 的是不只。該其體更號gllste使行，要器程時.電一。體總自而訊應將積且信PU即執務次理要同入現步憶器來令資即，並。式並的 70IH，以任個處次序導實同。記理的指的實容的慧，元.0OC成統此一.等個程中 Μ 非難擬處繼的器事內視智置單ITcr達糸現少此多要路，全困虛此相良理此行忽此裝理，以而用實至在或主電應完別或變是不處於執可將止處” e 實應行行，個與應供體特鐘改令 W自在之不是禁要為bl事一執執務一其供能媒其時能指Μ''來便式是的的主稱ea此與 Μ時任此，源電部尤機不些化用不程要目型或被ac由器式同此保署電的外署隨並這”蓮個斷須的究器路tr是理程夠規確簽在序於簽，，至能的一中的明研理電un的處要能實 Μ 的，程對與而進甚可此外被源發之處種ί目要主器 Μ路能式要相件然改，上如另護資本述自此It此主一理序電功方主是事的礎論且維體描來。MU一成處程電同的至 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 631 Ο 1 Α7 Β7 五、發明說明（要積次式或慧器智理此處。由要機是主算動等計啓此微的，或置點器裝特理等個處此一徹，外全點另安特的一個明是一發自外本各S 據器據根理根處由主得之使統致糸以用，應動於發決統取条只用全應安之肋 }輔 (1之器生理産處立要建主所之置路裝電上體以體積於位是器 0 理中處之要置主位此之、—/ 〇 S 定es 決CC 之(a 果達結接行法執無之界器外理之處路要電智器此理，處點要特主個於一用外專另 , 據體根憶記要至主中個其一在有統具条路用電應體括積包式其中體器憶理記處要個次兩一被有可具少路至電且體並積達式接慧。界智器外此理由及處可以要不，次是逹於份接用部而專一一其少之，個一一及少以至體有億具記路的電自體各積其式，慧排智流此匯，信點通特的値間一之外器另理據處根各在輯邏於助借是路電體積式慧智此貼特 0 個路一電外出另輸據入根輸個位一定於記佈標分易入容植以體可實有以没器其 m: 理，處現個實兩而將式以方其的，上現板實基而個路多電或 (請先閱讀背面之注意事項再填寫本頁) 訂i ό. 經濟部智慧財產局員工消費合作社印製 Ο 點 κ現特 ck實個 10而一 (b織外塊組另能輯據功邏根的離分有具但錯交密緊體實由藉是如例任的序程要次行執器 frM*- 理處要次匕任以的，。序關小程相最要務至次任減行的或執序消器程 .二 5C 註理要署處主簽要的之次行能此執功，所器點器理特理處個處要一要主外主將另與其據其，根，務務本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） 4 631 O il 五、發明說明（5 ) 主 Ο 較示間顯業會作不的中用程使過所的序序程程要在次果此結’ 間點中特的個理一處外此另得據使根致話的作運以可序程要。次多果很如小得間使空在業的作目的二用第使之所明式發程本要路電體積式 0 智此卽成達而實。事作此蓮由不經序的程目要二主第貝玫使置裝〇信置通。' 裝的作信間蓮通之以有器可具理否間處是之個器器兩理理在處，要點次特與個器一理外處另要據主根在處要次道知器 m: 理處要主得外另實以可個器一理外處另據要據根主根得點特 (請先閱讀背面之注意事項再填寫本頁) 之理器處理要處次個於兩對在其，現之器 mc 理處要次此使測置的裝。能信認功通確或的的認間器確主由是置裝肋啓。之現器實理中處程要過次理此處，之點器特理個處一要外主另在據是根試器時計一是或統条〇中制一控是所或合，組式的程者要三主此其由及有器還理是處或要，其式程 I 種1 用使序程要次得使是的。目同個不三全第完的式明程發要本主與 sv a n ϋ n f^i .1 > n n n d I J < 經濟部智慧財產局員工消費合作社印製次的行序執程器要理主處的要行次執即所，器成理達處而要實主事與此其由而藉，的務目任三的第序此程要任的序程要次一了 /»1 執器 1 理處要次此點持値一。外關 DR 無據務根任簽其 ο > 小式最程至一減用或使消序註程署要簽次的此能是功的之目器個理四處第要之主明其發，本務本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α7 4 63 1 Ο t Β7_ 五、發明說明（6 ) 署所導致的效應與來自主要處理器的效應相反。此第四個目的藉由此事實而達成，即此次要程式使用與主要程序相關的程序，以致使得此兩個程序的組合提供次要處理器功能之簽署掩蓋主要處理器之功能之簽署。根據另外一個待點，此次要處理器所執行的任務與主要處理器的任務相關，以致使得處理的中間結果永遠不會在程序過程中顯不。本發明的第五個目的，是使用有效的電路以實現一新穎的結構，而無須建立産生一値新的半導體技術或是新的製造方法。此第五個目的藉由此事實而逹成，即此次要處理器可以替代主要處理器，反之亦然。根據另外一個特點，此次要處理器所執行的任務，與主要處理器所執行的任務，藉由將兩程序同步，以及比較來自各自處理器執行各自程式所産生的兩個資料之值而相關。根據另外一個特點，此次要處理器所執行的任務藉由根據主要程式之次要程式之演繹邏輯，而與主要處理器所執行的任務相關。根據另外一個待點，此智慧式積體電路包含至少兩個處理器並且處理器中之每一個具有一匯流排各自連接至各處理器之活記億體（RAM)，死記億體（ROM)，以及連接至主要處理器之不消逝記億體。根據另外一値特點，此智慧式積體電路包括複數個處 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）丁 ASTy • n 1^1 1^1 I 1^1 .. n I 1 n n- n n n I o \ — . . t 力」 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 63101 A7 _B7五、發明說明（7 ) 每(1IW 其功(R ，多的器其死彐一一 Sy 5 ，排Μ)流 ii(RAE 匯5(同信 & 共活 afift 同ϋ接及相丨而 i 以 fi器。並 f 間 8 一之隹處體 ί 人、、f 値 ί 億一接Ε 連！至Α逝接ex消連P1不個ti與由外行突另執衝據的之根續 S 遶 3二理管所路電裁仲序，依關序有次式的程何與任是以者器或曰一一理，處關要有次式此程，與點是待論個不考參並明説的下 . 以。據關根無在式，〇程點顯的優明行與得執點顯所特而器的示明理他圖說處其之M 要明附簡主發所之與本中式但其111 本之器 m: 理處個〇兩圔之意排示流輯匯邏各之有式具形示施顯實圔之 1 路第電體第電信通的間之器 m: 理處路電個兩在示顯積施之實明之發路 (請先閲讀背面之注意事項再填寫本頁) _「κ· 例框用使所中信通在間之器理處路電個兩在示顯圔 b 2 第構結發本之機 m: 理處個兩之 -E- 流匯一唯個 1 有具示顯 } 圔 Θ m3 ra第器 m 二理處各自來較比。並圖步意同示器之理式處形各施將實由之藉路示電顯體圖積 4 之第明

1— I .1 I I I · I I I I 0 經濟部智慧財產局員工消費合作社印製其圔意示。例函施意實. 示之之體式億模施實or 護(P 保埠的雙值一之示料顯資圖値 5 兩第之 -Γ. 言 \)/ 之式模入植體. 實之件元。路達電接之器明理發處本之據路根。電示明一顯説由圖式可 6 圖埠第要各概本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 46310 1' A7 B7_ 五、發明說明（8 ) 第7圔顯示兩個處理器之電路元件之傳統植入模式。 (請先閱讀背面之注意事項再填寫本頁) 本發明的標的智慧式積體電路的名稱是"多重不可追蹤式微電腦（MUMIC， Multi Untraceable Microcomputer) ，並且將在以下結合第1圔說明其邏輯結構之第1變化例。此邏輯結構不是如同以下將看到的由其實體結構或植入之形狀來表示。此智慧式積體電路包括一主要處理器（1)與一次要處理器（2)，各處理器藉由其各自通信 (位址，資料與指令）匯流排（3，4)而連接至各自的記億體（12, 13, 22)，其包含主要程式（P1)與次要程式 (P2)，其被各自的主要處理器（1)與次要處理器（2)所執行，此智慧式積體電路還包括一些作業暫存器，例如像是可消逝記億體RAM(11， 12)。此等連接至次要處理器之記憶體是活的’’虛擬"記億體（D u m R A Μ 2 1 )與死的記億體（Dum R0M22)，其使得次要處理器（2)可以執行與主要處理器（1 )所執行的相重簦的任務。此主要處理器的應用糸統，例如包含死記憶體（ROM) (12)的一個不可為外界所接達的部份之中，然而其至少可由兩個處理器中的一個所接達。每一個處理器（1，2)具有其各自的排序器（sequencer)(19， 20)。經濟部智慧財產局員工消費合作社印製根據本發明之積體電路同樣地包括一輸入輸出電路 (14)，其一方面連接至唯一僅有的匯流排，或者是當此電路是根據有數個匯流排的變化例而實現時是連接至主要處理器的匯流排；並且另一方面例如藉由接觸或連接裝置（沒有接觸）而連接至外界以接收終端機的信號。 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）五、發明說明（ A7 B7 一組暫存器（R1,R2，R3)與一中斷電路（15)可以增添至處理器，其須要使用相對應於以上所描述的實施變化例之功能變化之此三個元件（R 1 , R 2，R 3 )被連接至一中斷經濟部智慧財產局員工消費合作社印製發化有所角被有碼一交。且丨式。記是體其變僅器其以没籌每在中並36慧行的上積聯 ( 的一理將可還力於是之，65智執式實至並上έπ唯處以統器權加其例中27在的形事接 \ 從 R 之 =是要可条理達被尤化之 F 即時種在連聯入是統主器用處接以，變3)碼，同兩排其並輸器条被理應此換可色施(1號實有用流面是斷理用可處的在交路角實體利事以使匯界以中處應中等同由，電的之億專此可内其出可之要的2)此相經前斷演圖記請到，之至輸排器次}(1，是如之中扮2a逝申慮間間甚入流理而(1}時或例器一應第消國考之期此PFC輸匯處EM器OM例統，理地其在不法其器的在1^一此、3R 1¾} 至 =理 <化条器處樣於是於之，理同，ti括，路。是處體變用理個同用或含佈體處相} 式包排分}器要億於應處一。它，包公億値在他is地流其中理主記用二要另制要中是所記兩，其ex樣匯 ),器處此死要第次給控須之1)於擬少中及P1同個 15)理要，於須値至手之其況(P應虛至之以 U 路一 (1處次中位其一達轉力，情式對之之況擬U1電少路要個況是當，接權權器的程相述路情虛(m體至電主一情且。換可制逹理色要到描電種 ίΗ 積之生在在的並達交得控接處角主用所體此體多此路産生例，接色使將與値換使中積在億以電 (請先閱讀背面之注意事項再填寫本頁) 訂--------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α7 Β7 ^ β3 1 Ο 1 , 1 ο 五、發明說明（） (parallel/parallel)型式，或是並聯 / 串聯（parallel/ series)型式。在一個實施變化例之中，主要處理器（1) 的活的作業記億體R A Μ ( 1 1 )，可以與次要處理器（2 )之活的虛擬記億體D u m R A Μ ( 2 1 )聯合以形成一値如第5圖所示之單獨且相同之雙埠記億體，此等活的雙埠記億體（1 1 ，2 1 ),使用一對位址暫存器（1 1 0，2 1 Q ),接收位址信號 (ADDO，ADD1),並且允許主要處理器（1),次要處理器 (2)接達存取。此等活的雙埠記億體（11， 21)同樣地使用資料暫存器的一個第一對（111,112)，以允許主要處理器（1),次要處理器（2)各自接達以讀取資料。此資料暫存器讀取的輸出被連接至放大器（113, 213)，其輸送資料（D Q，D 1 )之信號。最後此等活的雙埠記億體（1 1 , 21)同樣地使用資料暫存器的一個第二對（112，212), 以允許主要處理器（1)，次要處理器（2)各自接達，以寫入資料。此種雙埠記億體結構之型式，可以從例如像是摩托羅拉（Motorola)或是德州儀器（Texas Instrument) 之類的供應商取得。此等雙埠記億體，不論是同步或非同步，允許經由兩條不同的路徑以接達位址記憶體的一個區域，以讀取或寫入資料。它們被使用特別是用於調整在不同条統之間同步的程序。使用雙埠記億體以將程序同步是基於此事實，即此等處理器可以同步或非同步的方式，經由兩條獨立（位址與資料）的路徑，以接達存取此記億體，並且平分此可以同時被使用的資料。此兩個處理器（1，2),其匯流排（3, 4),以及其記億 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂--------- 經濟部智慧財產局員工消費合作社印製 Α7 4 631 Ο 1 _Β7_ 11 五、發明說明（）體（1 1，2 1 ; 1 2 , 1 3，2 2 )是被一固共同的供電電路（6 )所供電，以便將處理器彼此之間被稱為能量之差異減至最小。隨著半導體技術的進步，在事實上今日可以在同一晶 Η上添加兩値處理器，其僅占數個平分毫米（m «1 2 ΐ ,並因此獲得一個經濟上可行的解決方案。此次要處理器所增加的成本變得非常之小，尤其是如果將其與活的記億體（RAM)與不消逝記憶體（NVM)所占的表面面積相比較的話。因此建議使用分揀與放置工具設備，其使得可以將此等處理器合併於一個唯一且獨特之概念（設計）塊之中。通常，如果是將兩個處理器與活的記億體、死的記憶體與不消逝記億體植入在一相同的基板上的話，此行業的人士力求其功能的重組與路徑之最適化以及時間限制之遵守。在此建議採用一種結構與植入其非常接近如在第7圖所示者。在其中此兩個處理器（CPUl，CPU2) 被彼此相鄰接近地植入，時鐘電路（Η )是在處理器附近構成輸入輸出的周邊電路（1 4 ),是相同地在處理器附近。此如同在行業術語中人們所稱的Η膠合''邏輯G 1，其為一組對積體電路功能所必須的邏輯元件。而其他的元件構成活記億體RAM(11與21)，死記億體R0M(12與22)，以及可程式不消逝記億體NVM(13)均設置於其周圍。本發明的一値待點在於此事實，即其邏輯算符，算數，以及控制功能，是埠口或基本元件的基準上彼此混合的，以便在一開始時無法確定屬於某一功能之元件的實體位置。因此每一個處理器被分成由某個數目元件所構成的塊 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---------訂---------線「經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 6 310| A7 _B7_ , 12 五、發明說明（） (block)，其由在第6圖中的正方形或矩形所代表。此等元件可以被植入其他的塊之中。其由圓代表由時鐘電路所構成，或由六角形代表由"膠合"邏輯所構成，或者還有由梯形代表其由周邊電路所構成，或者最後在以上這些元件的組合之中，如第6圔所示者。此兩個處理器之電路之實體植入可以使用一種形狀布置而有利地實現。此形狀布置是如通常一樣非常地平常，而没有實體的功能塊可以容易地標記定位。一個此種形狀布置是使用於 ”閘極陣列"（G a t e A r r a y s ")的電路之中，此矩陣的每一個組成的基本單元可以提供任何功能的實現。以此種方式，此兩個處理器（1，2 )可以在實體上緊密交錯聯繫，儘管其邏輯組織分離，其至於此種程度以致於兩個相鄰的電晶體可以屬於一個處理器，或者屬於另外一個處理器，或屬於它們有關的電路。這是由於此事實而成為可能，即此微處理器卡Η之被定址之區域之電路類別，並不限制時鐘周期循環之提升之表現。此種電路植入模式因此恃別有利於確保整體的安全。當然，此種電路的實現須要一個由電腦輔助的自動追蹤，以確保信號正確的分派以及功能的控制。因此可以設想每一個功能塊的完成是非常地交錯緊密聯繫，並且完整地結合。此外，這兩値處理器可以互相通信，其為經由一特殊連接之中介，或是經由一組連接至匯流排（3，4 )之通信暫存器（第2a圔，50, 51),或是還有經由在另外一個處理器之匯流排上之循環傳播，還有若是經由仲裁的邏 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

4 63H)1 A7 _B7_ 13 五、發明說明（）輯，在此種情況之中，此匯流排是在兩個處理器中分配，如第3圖所示。第2 a圔代表，例如，一個使用兩個暫存器（5 G，5 1 )的連接，其借助於偵測電路（B 1，B 2 )而於中斷模式中i作。但是也可使用一個雙接達暫存器（5)，其具有與使用於晶片卡中類似的協定，即在其中此主要處理器（1 )是 "主’'。在根據第2 a圖的賁施例中，一個第一暫存器（5 0 ) 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 確保主要處理器（1)之匯流排（3)與次要處理器（2)之匯流排（4 )之間的連接，然而第二暫存器（5 1 )確保相反方向之連接。第一暫存器（50)與第二暫存器（51)之各自配備了第一偵測電路（B 1 )與第二偵測電路（B 2 )。當資訊在相對應的暫存器中記錄時，則此偵測電路之記億體進入活性狀態。第一偵測電路（B 1 )之輸出被連接至次要處理器（2 )之中斷条統，然而第二偵測電路（B 2 )的輸出則被連接至主要處理器（1)之中斷糸統。這些暫存器的大小足夠夠包含此等處理器之每一個的指令與回覆。第2b圔代表一資料框（f r a m e )的結構，其具有一個"開頭"，一値資料攔位，以及一個允許偵測錯誤的欄位。每一個資料框可以構成一資訊塊（block)(塊1),或是一釋放塊（塊A)。此等塊的每一個可以被雙向傳送。此’'開頭"部份可以由兩個八位元構成，第一個八位元代表此塊的號碼，而第二個八位元代表其長度。當一個塊被記錄於第一暫存器（50) 之中時，其偵測電路産生一個信號，其被次要處理器（2 ) 解釋如同一個中斷IT1，因此它允許被告之一値訊息在 -1 5 -本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明) 其目的地出現於第一暫存器（50)之中。此次要處理器（2) 可以因此抓住此塊以讀取第一暫存器（50)之内容。然後經由記錄於第二暫存器（51)的一釋放塊（塊A )而釋出接收的塊，至具有相同號碼之主要處理器（1 )之目的地。此方法被認為是被用於尤其允許此等塊之連接，雖然這在本發明的範圍中不是絕對的必要。在資訊的每一個塊之中，此資訊的禰位可Μ本身被分成兩部份：一個指令的襴位與一個資料的襴位。此指令的檷位因此使得主要處理器可Μ傳送指令給次要處理器。例如，吾人發覺此表是沒有限制的。此等指令如下：讀取，寫入，資料的查核，確認。當一指令被次要處理器（2 )接收時，此次要處理器藉由記錄於第二暫存器（5 1)中的釋放塊（塊 A ),而釋放此收到的指令，並且在將其回應K 一個資訊塊（塊1 )的形式記錄於第二暫存器（51)中之前處理該問題中的指令。此被接收的塊被主要處理器U ),藉由記錄於第一暫存器（50)中的釋放塊所釋放，並且就這樣繼續下去。此等塊之編號可Μ使得傳送或接收不良的資料塊可Μ重覆。當然，此用於在主要處理器與次要處理器之間交換資訊的協定，可Μ使用於相反的方向。經濟部智慧財產局員工消費合作社印製此兩個程式（PI, Ρ2)各自在主要處理器（1)與次要處理器（2 )中執行，Κ致使得兩個指令同時執行。其為同樣地可能移動岔開導引次要處理器（2)之計時器之相位 ,Μ使得這些指令周期在此等處理器的每一個中不完全地對應。而且此移動岔開可Μ被造成變數或隨機，其由 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α7 Β7 θ 63101 五、發明說明Ρ ) 同樣是變數的指令周期的重疊來表達。這些移動岔開可K由次要處理器（2 )之排序器（2 0 )所產生。一個有利且經濟的解決方案在於使用一個活的”虛擬’ 記憶體（Du m R A Μ 2 1 )其尺寸對於次要處理器（2 )的”虛擬”記憶體而言是非常的小。事實上，此記憶體並不真正的扮演任何角色。吾人可將其可定址的空間縮小，Μ 便它在晶Η上具有最小的空間。此空間可Κ例如對應於在活的記憶體矩陣之中僅僅增加一或數行之RAM記憶體 ,此空間具有其本身的位址與資料暫存器。吾人可Μ讓次要處理器（2 )永久一直地運作，但是較佳是在兩個處理器之間設置一通信管道，其可Μ被有利地使用Μ啟動次要處理器（2)及/或發信號通知主要處理器（1)此次要處理器（2)是可以運作，及/或真正地執行此等任務。這些處理器至少具有兩種狀態：活性或非活性。例如，活性狀態對應於執行一組不同的作業， -------------- (請先閱讀背面之注咅2事項再填寫本頁) •Jil? — 111111 經濟部智慧財產局員工消費合作社印製態處成器的的態環狀要造理斷設狀候個主 {處中重性等一此動等個行活的另，啟此一一從業入如而用是是現作進例器使論或實何態。理中不，Μ 任狀行處例其地式含個執要化，的方包一所次變構目的不從構給個機的佳個。機號一動器較一現信信在啟理非由實通斷。的處個藉而間中性中的一 ΜΡ)之個活之外外可00器一非個另另態 1 理送為一個，狀ng處傳器每一上性di等 Μ 理其少實活en此可處於至事非tt由器要置到。而 U 是理次設行行本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 63101' B7 _ 1 β 五、發明說明（）進入非活性狀態是在於處理器的目的地，維持一個重新開始（r e i n i t i a t i ο η)(重設）的信號。而當此處理器進人活性狀態時，此信號應該被非活性化並且取消。此啟装置因此是此等裝置其使得一處理器從另外的活性狀態進人非活性狀態，並且反之亦然。瑄可Μ實施不論經由兩個處理器之間的確認機構，或是經由一個活動暫存器的測試機構。此確認機構是Μ主要處理器（1)的指令而啟動，其為週期性，或是還有隨機性的。主要處理器（1 )在確認的過程中一發覺異常，它可停止所有的作業，或將其本身放入等候環之中。為了如此作，可Μ使用一中斷模式之形式的功能。當中斷產生，例如，經由在主要處理器U )的層次所發覺的異常，則在兩個處理器之間進行對話Μ實現在主要處理器（1)導引之下的確認。此項確認包括，例如，由主要處理器Π )將資料在鑰匙的基礎上予Μ編碼·，此繪匙是儲存在可程式不消逝記憶體（13，Ν V Μ )的祕密區之中，其連接至主要處理器（Γ)之匯流排（3 )。此被編碼之資料經由通信管道被傳送至次要處理器（2 ),此次要處理器將此編碼之資料解碼，然後將其结果再重新傳送回主要處理器（1 )，其將被解碼的结果與原來的資料比較。如果此結果是正確的，此主要處理器（1)可Μ繼續作業，否則它進入一個等待迴路（1 〇〇 ρ ), Μ等待下一個確認。此機構為習知並且對此行業人士不會造成特別的問題。此主要處理器（1)遷可Μ測試在次要處理器（2 )的活 -1 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) y 訂---------線^y. 經濟部智慧財產局員Η消費合作杜印製 A7 B7 4 63101 17 五、發明說明（）的”虛擬”記憶體（Du m R A Μ , 2 2 )中的活動暫存器，並且 (請先閱讀背面之注意事項再填寫本頁) 察覺此暫存器在每次測試均被修改，如果此暫存器沒有被修改，主要處理器可Μ與前例類Μ的方式中止其活動。在一個變化例中，是可Μ由次要程式（Ρ 2 )來使用主要程式（Ρ 1 )任何部份的拷貝，Κ在起初指向一任意的位址及/或在與主要程式的資料不同的資料上蓮作。吾人可 Μ因此有此保證，即此程式執行尚可接受的指令但在功能層面並無用。而同樣的可U使次要處理器（2 )執行一程式，其與主要處理器所執行的程式相關，使得此項處理的中間结果在執行的過程中決不出現。假使例如，吾人欲掩蓋作業的结果，而由此等處理器之每一個各自執行F之不同的兩個功能f 1與f 2 ,但選擇Μ致使得F的结果可Κ被組合此兩個不同功能的函數g所獲得，而使得F = g(fl，f2)。經濟部智慧財產局員工消費合作社印製為了避免將錯誤導入卡片的程式碼及/或資料中並且允許同樣地執行對晶片卡的呼叫（差別錯誤分析，D F A ) ，而建議植入此等程式 <〈不容許錯誤〉〉。此錯誤之導入是尤其是由於電力供應及/或時鐘的瞬間變動（電力/ 時鐘之頻率突增）。在K下的例子中（一個假設的通信程式）。此呼叫力圖修改條件分路（連線3 )或縮減 (連線6 )之行為，K便接收資料超過事先所估計的正常的記憶體區域（回答位址+回答_長度）： 1 . b =回答_位址 2 . a =回答_長度 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 經濟部智慧財產局員工消費合作社印製 4 631〇1 五、發明說明（18) 3.如果（a==0)goto 8 4 .傳送（* b) 5 . b = b + 1 6 . a = a - 1 7 . g o t o 3 δ · ^ —-=— 此程式 << 不容許錯誤 >> (即，能夠偵測出錯誤）是用於晶Η卡，其具有經定義允餘的任務，其在一個多處理器卡片的處理器（CPU)上執行。 . 此”同步”的某些點是經由一硬體或軟體"閂”而實現，使得實體或邏輯的計數器減少，如同一個移轉形式的原子指令（為技術狀態所了解為”交換”，”讀取-修正-寫出），此冗餘任務在程式執行上的一致是被一個或多個主要程序所查核。一個不一致是被具有方法將其查核的處理器認為如同是一呼叫的信號。而由舞弊者所導入在卡Η碼中的錯誤 ,使得此查核變得更加複雜。在Μ上的例子中，其呼叫成為來自Μ相同方式修改兩個（或數個）任務的行為，這在實際上顯得不可能（不可行）。在事實上，吾人力圖保全程式之”關鍵”資料之完整性。對於這些變數，此種保全可以經由在記憶體中將其重覆而達成。每一個處理器（CPU)具有有關的變數特有的拷貝（覆本），其被儲存於真正功能性而非虛擬式的記憶體之中。在我們假設的例子之中此變數”a”（迴路計本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

A7 631Q1_ 五、發明說明（）數器）的減少可以被以下的指令序列所保護。這些指令被每一個處理器所執行： 6 a = a - 1 6 1處理器同步 = 6 "如果（a 1乒a ) g 〇 t 〇呼叫在此處” a "是變數H a ”的覆體（拷貝）被次要處理器所用，並且當"a "不等於"a 的情況中，以程式分路至名為"呼叫‘'的例行處理程序，其採取必要的措施以保護此卡片。例如，隨著發覺呼叫之後，其分路至標簽（標示）（label) "呼叫"，並且此處理器"呼叫π的例行程序執行適當的作業，例如重新開始（r e i n i t i a t i ο η )(重設R e s e t )此微處理器及/或拭去在可程式不消逝記億體，例如是E E P R 0 M型式的記億體，中的鑰匙。吾人注意到同樣地可能直接保全流量的控制，即程式的進行。此所保全的關鍵重要資料處理器的計數器序數 (如果此等處理器不是執行相同的碼，則其為連接至計數器序數的其他資訊）。在每一傾分路（條件性或非條件性）之後，吾人欲保全的是，應該此冗餘的任務比較此等分路各自所採取方向上的資訊。在以上所給予的假設性的例子之中。在線3之中的條件分路可以藉由交換並比較計數器之序數或是對應於線4與8之中的資訊而被保全。此等交換與比較可以被實現，不論是在軟體中（類似 -2 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) III— 11111111 ~/W.. 經濟部智慧財產局員工消費合作社印製 Α7 Β7 4 63 1 01 五、發明說明（2% Μ上所描述之指令序列6 -6 ”的方式），或是在硬體中經由一個如同第4圖的比較器（8),其被同步作業的结果信號所啟動，並且在其有效的輸入端（80)上輸送。此比較器（8 )同樣地在其另外的輸人端（δ 1 , 8 2 )上接收代表計數器序數（P C , P C ’）之值的信號，此計數器序數各自相對於主要處理器（1 )與次要處理器（2 )。在呼叫的情況之中，此比較器的硬體（8 )藉由其在輸出端（83)上所發出的信號（呼叫中斷）而啟動，此中斷處理其經由微處理器之中斷機構（例如：重設中斷）而進行適當的作業。我們可Μ嘗試的說，此機構類似於在一傳統的雙處理器的糸統中程式的執行，但是本發明的機構是非常的不同： •此兩個處理器是由相同的電路供應電源，Μ便將此兩個處理器Μ及其有關的電路之不同的瞬間電力消耗混合。它們可Μ位於相同的矽基板上。 •在次要處理器中所使用之指令簽署，其性質是掩蓋在主要處理器中所執行之指令之簽署的效果。 *此次要程式的目的是執行與主要程式不同的功能，但它掩蓋了主要程式的功能。因此我們可Μ認為一次要程序是執行一項任務，其與主要程式沒有任何關聯，甚至不相干，或是相反的，其執行與主要程序相平行的任務，其與後者是在將此等掩蓋的目的中相關。 •此活的”虛擬”記憶體的大小，可Μ經常較程式正常進 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Q------ (請先閱讀背面之注咅？事項再填寫本頁) 訂----- 線、經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 463 1 〇1 Α7 Β7 五、發明說明（）行所須之記憶體小很多。 •如果次要處理器被認為及/或是處於活性狀態時，主要處理器只執行有保全意義的敏感程式。 •活的”虛擬”記憶體的内容並沒有功能上的重要性，因為它只用來在整個記憶體的能量消耗中干擾其軌跡。 •不須要保全與恢復次要程式之內容。在一個另外的變化實施例中，此主要處理器（1)啟動一個時間計數器（計時器）（Timer)(R3)將其重新開始 (辨設），它是借助於亂數產生器（Ran d 〇 m N u m b e r G e n e r a t o r·) ( R 1 ),或是根據可程式不消逝記憶體（1 3 , NVM)的内容而達成。此可程式不消逝記憶體可Μ事實上包括一個獨特的數字其在每次使用時修正。當此時間計數器（R 3 )到達了一個外界無法預料的時間之後，它啟動主要處理器（1 )對次要處理器（2 )的一個確認。在另外一個變化實施例中，暫存器（2)在被載入特殊的資訊（例如來自記憶體或亂數產生器（R 1 ))後，被使用Κ啓動中斷。在另外一個變化實施例之中，一亂數產生器U 1 )被連接至主要處理器（Γ)之中斷系統（5 ) , Μ便產生不規則的中斷，並且相對於主要處理器（1)中的程式執行完全不同步。當然，此中斷糸統可以依據其所考慮的處理而被掩蓋或不掩蓋。在此情形之中，如果此中斷被掩蓋，此在單處理器中的整體功能為傳統的，但此主要程式 (Ρ1)—旦進行欲保護防止可能的觀察（窺伺），它允許 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---訂------ 63 1 01 a7 _ B7_ 五、發明說明（22 ) 此項中斷，其啟動次要處理器（2)之確認與發動。在另一個變化實施例中，共同匯流排被分配於至少兩個處理器之間，例如η 。各個處理器（第3圖之1 a， 1 b -- 1 η )經由三種型式的連線連接至中央仲裁器（8 )之邏輯：共同匯流排（3)的一個第一形式是要求匯流排（31) (匯流排要求）（Bus Request), —個第二形式是占用匯流排（3 2 )(匯流排占用）（B u s B u s y ), —個第三形式是细看匯流排（3 3 )(匯流排查詢）。此前兩個形式，要求（31)與占用（32)，是各自由一個對所有的處理器是唯一的共同連線所構成。然而此最後的形式细看（33)，是對η個處理器（la, lb, --In)中的每一個而言，是一個各別的連線（3 3 a , 3 3 b ,——，3 3 η )。所有的處理器經由唯一獨特的匯流排（3 )而分配於活的記憶體（R A Μ ),死的記憶體（ROM),可程式不消逝記憶體（NVM) ，Μ及輸入輸出電路（I / 0 )。一個處理器（例如，1 a )欲獲得匯流排（3 ),在要求匯流排（3 )的連線上表達其欲望。中央仲裁器（8 )在對應於其所詢問的處理器之细看形式的連線（3 3 b ,---, 3 3 η )上，根據一適當設定的算式（例如：周期性的詢問，细看匯流排）來詢問所有其他的處理器（1 b , - - , 1 η ) 。第一個被詢問的處理器其在過去已經作過要求而獲取此匯流排並且啟動此匯流排占用連線（3 2 )(匯流排占用）。中央仲裁器（8 )只有在一旦匯流排（3 )經由在匯流排占用連線（32)上所傳送之顯示其由活性狀態轉至非活性 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Q (請先閱讀背面之注意事項再填寫本頁) n .1 n I I 一5, · ϋ I n n ϋ n ·

經濟部智慧財產局員工消費合作社印製 463101 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（23) 狀態之信號而匯流排（3 )被釋放時，才會重新詢問此處理器。因此我們了解，此等處理器是在一唯一且相同的匯流排上被連接，它們被分配此等進路，而在此時間內造成進路的多工（multij^ifcx)· 當然，是可能將所有前例之實施形式的效果予以組合，並且此干擾沒有必要以連續的方式實行。因此，當主要程式（P1)執行在安全方面非敏感的功能時，本發明所實施的干擾可K被使得間斷斷續，其具有 -憑藉單處理器功能之間斷的方式，例如，在測試结束時，用Μ將结果輸送至外界，或還有將計時器（R 3)或亂數產生器的中斷掩蓋。在一使用保全功能，此主要程式 (Ρ 1)就授權允許次要處理器（2 )的功能，Μ便"干擾”其功能。事實上，此安全不再來自由於處理器是如同在習知技術中被Μ隨機韻律的方式操作，而是位於由相同能源所供應之兩個處理器（1, 2)所執行之，不同簽署的兩個程式（Ρ, Ρ2)同時執行的水準。此主要處理器Π )所執行程式的組織结構可Μ Μ此種方式來實現，Μ致使得此主要處理器的功能由一個真正的安全應用糸統來導引，其根據機器所執行程式的形式來決定所使用干擾的形式。在此情形之中，此主要處理器（1)之應用糸統，其管理次要處理器（2)的各種指令信號好像如同自己的指令信號一般。其為同樣地明顯，次要程式（Ρ2)可以被使用於執行有益於主要程式（Ρ1)的 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

4 63101 A7 B7_ 五、發明說明（） 2 4 功能，尤其是一些處理，其可加速整體的處理時間。這些處理可以是，例如，由計算之準備而構成。其由次要程式所執行，但是由主要程式（P 1 )在其外部使用。當然，當此處理器以同時執行多値程式（mult, iprogramming) 的方式運作時，我們可以輕易的將本發明的機構推而廣之，此執行程式可以被認如同主要程式。前面所看到的亂數産生器與時間計數器（計時器）對於執行不會造成特別的問題，而當它們被分別使用於與本發明沒有任何關聯的其他用途時，即為本行業的人士所熟知。在另外的一個變化實施例中，其為可能實施本發明以致使得此兩個處理器可以交替地扮演主要處理器與次要處理器的角色。這是假設一個優先權的籌碼是在兩個處理器之間交換，而將此籌碼給予兩者之中其在給定的時刻具有"主"之角色者。其他的修改同樣地是屬於本發明精神的一部份，此所描逑之具有限於兩個處理器之實施模式之變化例，可以同樣地應用到數個處理器的實施模式並且成為本發明之一部份。因此，在描逑中的所有時刻，此死的記億體的名稱應該包括像是一個ROM ,但是可以被PROM, EPROM, EEPR0M或還有所有其他形式之死的或活的可程式不消逝記億體所取代。符號之說明 1 主要處理器 -2 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-n n n n n -*---OJ n n n I I 經濟部智慧財產局員工消費合作社印製 4 63101 A7 B7 五、發明說明（2，經濟部智慧財產局員工消費合作社印製 1 a , 1 b ,- -，1 n 處理器 2 次要處理器 3,4 通信匯流排 6 供電電路 8 比較器 11,21 m 機存取記憶體 12,22 唯讀記憶體 13 不消逝記憶體 14 輸入輸出電路 15 中斷產生電路 19,20 排序器 3 1 匯流排要求 32 匯流排占用 3 3 匯流排细看 5 0,51 暫存器 Η 時鐘 PI 主要程式 P2 次要程式 R 1 亂數產生器 R2 暫存器 R3 計時器 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） :.1^, ..陶,w:Λ.:......jΛί^--------訂-------！線^0" (請先閱讀背面之注意事項再填寫本頁)

Claims

36 ο ABCD 經濟部智慧財產局員工消費合作社印製六、申請專利範圍 1 1 1 . 一種智慧式積體電路 5 其特徵為其具有一主要處理器 1 I (1 ) 與一應用条統其執行一主要程式 (F 1 ) 以構成一主 \ 1 要程序其實行其任務至少一次要處理器 (2 ) 能夠同 1 I 請 1 時執行至少次要程式 (P 2 ) 以構成至少程序實行其閱 1 I 任務 ί 在處理器與裝置之間的共同供电電路 (6) 其使讀背 I 1 面 i 得可以確保相同能 ^3 里及不同功能签署的一個或數個次之注 1 1 要程序 9 其與主要程序同時執行 ? 以在電力供 m 電路意事 1 項 1 中以連續或間斷的方式 9 感應能量干擾其疊重至再 A Μ *0 主要程序之能量干擾以實行連續或間斷的干擾〇本頁 1 2.如申請專利範圍第 1 項之智慧式積體電路其中此主、〆 1 I 要處理器或次要處理器的每一個是一個保全微處理器 1 1 或保全微計算機〇 1 1 3 .如申 S青專利範圍第 1 項之智慧式積體電路 5 其中裝置訂 I 的啓動是由智慧式積體電路之主要處理器 (1) 之應用 1 1 糸統來發動 9 以致使得以上裝置所産生之輔助保全只 1 I 取決於由應用糸統之主要處理器所執行結果之決定 5 1 I 其位於外界 •fm* m 法接達之體電路的位置之中〇 ο 4 ·如串請專利範圍第 1 項之智慧式積體電路 5 其中其分 1 I 別具有一主要記億體 (1 2， 1 3 ) J 其用於主要處理器 1 1 (1 ) 5 其包含應用糸統在其至少一部份之中為外界無 1 1 法接達存取，並且可為兩個處理器 (1 9 2 ) 中至少一個 1 I 所接達存取以及具有用於次要處理器 (2 ) 之次要記 1 1 億體 (2 1， 2 2 ) 0 1 1 5 .如申請專利範圍第 1 項之智慧式積體電路 > 其中其具 1 I -2 8 - 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）經濟部智慧財產局員工消費合作社印製 463 1 01 fi D8 六、申請專利範圍有在處理器，其各自的記憶體，κ及一輸人輸出電路之間的至少一個通信匯流排（3 , 4 )。 6 .如申請專利範圍第1項之智慧式積體電路，其中其借肋於散佈於一個或多個基板上的邏輯電路而實現，以便將兩個處理器作實體植入，其實現是沒有可容易標記定位之功能塊，而是例如藉由實體的緊密交錯，但是具有分離的邏輯組織而實現。 7 .如申請專利範圍第1項之智慧式積體電路，其中次要處理器（2 )執行次要程序之任務，其將主要處理器 (1 )之功能之簽署取消或減至最小。 8 .如申請專利範圍第1項之智慧式積體電路，其中次要處理器（2)執行次要程序的任務，其與主要處理器 (1 )所執行之主要程序之任務有關，以致使得此處理之中間结束在此程序的過程中決不出現。 9 .如申請專利範圍第1項之智慧式積體電路，其中次要程式（P 2 )使用之作業空間較主要程式（P 1 )所使用之作業空間小很多。 10.如申請專利範圍第1項之智慧式積體電路，其中其具有介於主要處理器（1 )與次要處理器（2 )之間的通信裝置。 11 .如申請專利範圍第1項之智慧式積體電路，其中在兩個處理器之間的通信裝置（5 0 , 5 1 , B 1 , B 2 )使得主要處理器（1 )可Μ知道次要處理器（2 )是否能作業。 12.如申請專利範圍第1項之智慧式積體電路，其中在 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

63 1 01 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 要處理器（2 )可K取代主要處理器（1 ),而反之亦然。 2 0 .如申請專利範圍第1項之智慧式積體電路，其中次要處理器（2 )所執行的任務與主要處理器（1 )所執行的任務有關，其藉由將程序同步Μ及比較各自處理器執行其各自的程式所得之兩個資料之值而相關。 2 1 .如申請專利範圍第1項之智慧式積體電路，其中次要處理器（2 )執行任務與主要處理器（1 )所執行的任務有關，其藉由根據信號程式（Ρ 1)之次要程式（Ρ 2 )之演繹邏輯而執行。 2 2 .如申請專利範圍第1項之智慧式積體電路，其中其包括至少兩個處理器，Μ及處理器（1 , 2)之每一個具有各自一個匯流排（3, 4),其對每一個處理器連接活的（RAM),死的（ROM)記憶體，而對於主要處理器連接不消逝記憶體。經濟部智慧財產局員工消費合作社印製 23. 如申請專利範圍第1項之智慧式積體電路，其包括多個處理器，其每一個連接至一個唯一且相同的通信匯流排，其成為多工方式介於此等處理器以及一組活的、死的，Μ及不消逝記憶體之間，其連接至此匯流排，而接達此共同匯流排的衝突是由一個仲裁電路 (8 )來管理。 24. 如申請專利範圍第1項之智慧式積體電路，其中此次要處理器（2)在任何的次序中連續的執行，此次序與此等程式有關，或其與此等程式有關但其與主要處理器（1 )所執行的程式無關。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）