TW448545B - Method to form roughened polysilicon in high density DRAM cell - Google Patents

Description

4 4 Β 5 4 § Α7 Β7 經濟部中央標隼局貝工消費合作社印袋 五、發明説明（ ^發明頜迠 本發明係有關於一種形成粗糙的複晶矽結構於動態 隨機存取記憶體晶胞的方法’特别是一種形成粗糙的多晶 石夕之電容於高密度的動態隨機存取記憶體晶胞之方法。 _5 . 2發明背景： 每一半導體記憶胞通常包含一儲存電容器及— 存取電晶體。因爲丰導體之動態隨機存取記憶體 (DRAM)元件的基本單元是記憶胞，所以記憶胞之製造 是DRAM的基礎。事實上，在DRAM中，每個記憶胞 可儲存一個位元。將存取電晶體的源極或汲極連接到電 容器的一個端點上》將電晶體的源極或汲極之另一個及 電晶體的閘極分别連接到位元線及字元線上β電容器的 另一個端點連接到一個參考電壓上。 隨著超大型積體電路（ULSI)之DRAM元件的到 臨，記憶胞的尺寸變得越來越小，以致於單一記憶胞的 有效面積變得很小。一個DRAM記憶胞的製造包含一 個電晶體、一個電容器及外園電路聯繫結構的製造。對 設計者而言，如何將DRAM記憶胞的元件面積缩小是 最重要的。因爲平板型電容器的製造很簡單，所以平板 型電容器廣泛使用於DRAM記憶胞的製造。然而，纣 於大型積體電路（LSI)元件而言，平板 < 電容器的面積 本紙張尺度適用中國困家標準（CNS)八4说格（210X297公# ) ---------------訂 t請先閱讀背面之注意事項再填寫本頁) 4485 4 5 A7 B7 經濟部中央標準局負工消費合作社印犁 五、發明説明（） 過大=囡此，當記憶胞尺寸縮小時，平板型電容器的面 積也要跟著缩小。對於很小尺寸的記憶胞而言，平板型 電容器便不適用。當平板型電容器的尺寸縮小時，平板 型電容器的電容也要跟著縮小，使得平板型電容器所能 儲存的電荷也減少。電容器的此種結果，很容易導致α 粒子的干擾。 此外，當電容減少時電容器所儲存的電荷必須經 常補充。一個簡單的堆積電容器不能提供足夠的電容， 即使在電容器的兩平板間使用高介電係數的Ta205當 絶緣體亦然。又當使用渠溝電容器時，”閘極二極體漏 電流（gate diode leakage)’’的現象，使得電容器中儲存 電荷流失，導致了電容器無法保存電荷而喪失了邏輯層 的作用。雖然減少介電層的厚度，可增加電容器的電 容，但是，很薄的介電材料之選用及產量問題限制了其 使用性。 如果一値較好的結構可以增加電容.器之電容的 使用性，即使電荷或許流失，電容器内足夠的電荷仍然 可保持適當的邏輯層。囡此，有人提出了 一個使用半球 形晶粒砍（Hemispherical Grained-Si，HSG-Si)的圆柱 電容 （參閲 ’’A NEW CYLINDRICAL CAPACITOR USING HEMISPHERICAL GRAINED Si FOR 256 Mb DRAMs”， H. W atanabe et al., Tech Dig，Dec.1 992，pp.259-262。） (請先閲讀背面之注意事項存填寫本頁) 装' 丁 --° -/-***·_ 本紙張尺度逋用中國國家標準（CNS ) A4規格（^0X297公釐） 4 485 4□ 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（）

習知技術中提出了一個使用HSG-Si的儲存電極 之位元線上的電容器（參閲” CAPACITOR-OVER-BIT LINE CELL WITH HEMISPHERICAL-GRAIN STORAGE NODE FOR 64 Mb DRAMs’’， M.Sakao et al.,microelectronics research laboratories ，NEC

Corporation. In IEDM Tech Dig.,Dec. 1 990spp.655-65 8)。藉著增加單一儲存電極的有效面積，記憶胞可提 供大的儲存電容，且記憶胞可使用光學構圖來製造。使 用溫度爲非晶矽變成複晶矽之轉變溫度的低壓化學氣 相沈積法，來製造增加電容之電極面積的 HSG-Si。 HSG-Si儲存電極的製造步驟爲沈積HSG-Si和回蝕刻 HSG-Si»有人提出了一個HSG-Si電極（參閲’’ANEW CYLINDRICAL CAPACITOR USING HEMISPHERICAL GRAINED Si FOR 256 Mb DRAMs”，H.Watanabe et al.,microelectronics research laboratories ，NEC

Corporation.)。在電極結構形成後，使用稀氩氟酸溶除 去電極表面之氧化物。在此，HSG-Si是利用基本的方 法形成於矽表面上* 5.3發明目的及概述： 爲了增加電容器之單一儲存電極的有效面積，在此 提出一種在半導體元件上形成一電容器之方法。此半導 體具有一位元線、而電容器位於此位元線上。上述方法 本紙張尺度適用十困國家標率（CNS ) A4规格（210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 装' 訂. Α7 Β7五、發明説明（） 包括下列步驟：。 形成一第一介電層於半導體元件上，其中此半導體 元件具有一基底。然後，形成一第二介電層於此第一介 電層上。再蝕刻第一介電層、第二介電層及半導體元 件，以形成一接觸洞於基底上。形成一第一導電層於接 觸洞内 第一導 形成第 層及第 蝕刻第 電層頂 化矽層 複晶石夕 蝕刻法 器之介 層於第 及第二介電層上。再利用微影法及蝕刻法，除去 電層之部份，以形成電容器之底部電極。然後， 三介電層於第一導電層之部份上。氧化第三介電 一導電層以形成二氧化矽層。除去二氧化矽層並 一導電層之部份及第三介電層直到位於第一導 部第三介電層除去爲止。其中除去二氧^ ^ ^ ^ μ η % s. 之蝕刻選〇 : 1。最後，利用微影法及 ，形成一第四介電層於第三介電層上，當作電容 電層。再利用微影法及蝕刻法，形成一第二導電 四介電層上，以形成電容器上之一頂部電極。 (請先閱讀背面之注意事項再填寫本頁) 裝

、1T 經濟部中央標準局負工消費合作社印掣 5.4圖式簡單説明： 第一圖顯示具有一基底、一位元線、一 MOSFET 及一字元線之半導體元件的截面圖。 第二圖顯示形成兩個介電層於半導體元件上的 半導體元件之截面圖。 第三圖顯示定義一儲存電極於半^體元件上，當 本紙乐尺度適用中國國家標準（CNS) A4現格（210X297公釐） 4485 4 5 A7 -------- B7 五'發明説明（） 作電容器之底部電極。 第四囷顯不形成一半球形晶粒矽（Hemispherical Gmne^Si ’ HSG-Si)層於儲存電極及半導體元件上。 第五圖顯示形成-二氡化矽層於HSG-Si層表面 及儲存電極上。 第六圖_示除去HSG-Si層表面及儲存電極上之 二氧化矽層。 第七圖顯示除去储存電極的頂部表面的層。 第八圖顯示形成一介電層於儲存電極上，當作電容器之介 電層，及形成一導電體層於此介電層上，當作電容器之頂 部電極。 5 5發明洋細説明： 娌满部中央標準局貝工消费合作社印裝 在不加大DRAM面積之條件下，可以使用粗糙的 複晶矽結構以加大記憶胞中電容器的有效面積，以增扣 記億胞中電荷的错存^在此，提出一種形成粗错的複晶 石夕結構於咼被度DRAM胞的方法。此一包.含粗掉的複 晶带結構之電容器的結構包含（1)一粗糙的複晶矽底部 儲存電極（2) —介電層（3) —頂部儲存電極。上述使用粗 糖的複晶矽結構所形成的電容器，與傳統堆積的電容器 相比，其記憶胞的電容明顯增大。 依據本發明之一較佳實施例，以一結晶面爲< 1 0 0 >之石夕晶片當基底，利用傳統方法，形成一場氧化 本紙張尺度逋用中國國家標準（CNS ) Α4规格（2丨0X297公釐） A7 B7 經濟部中央梂準局負工消背合作·社印莱 五、發明説明（ (Field Oxide，FOX)層於此矽基底上，當作元件間之 絶緣體。 接著，形成二氧化矽層於基底上，作爲問極的氧化 層’以待後續的金氡半場效電晶體（Metal 〇xide Semiconductor Field Effect Transistors， MOSFETs)之形成。依據本發明之一實施例，二氧化矽 層的形成’可利用乾式氧化法，於攝氏7QQ至110Q 度形成。依據本發明之另一實施例，二氧化石夕層可使用 適當的氧化化學程序形成，FOX層的厚度约爲3000 至8000埃’而二氧化矽層的厚度約爲μ至200埃。 然後’利用低壓化學氣相沈積（L〇w pressure

Chemical Vapor Deposition，LPCVD)法，形成一 捧雜的複晶梦層於FOX層及二氧化矽層上。依據本發 明之一實施例’此第一複晶矽層的厚度約5 〇 〇至2 〇 〇 〇 埃。再來，形成一金屬矽化物（例如：矽化鎢）層於第 一複晶矽層上。然後，利用微影法及蝕刻法·以形成閘極 結構及局部内連線。再來，使用已知的方法（例如：摻 加適當的雜質）以形成一主動區域（亦即MOSFETs之源 極及汲極電極）》形成一金屬層於基底上，利用微影法 及链刻法’蝕去金屬層以形成一位元線。此處描述的粗 桂化複晶矽之電容器的製造，包含許多己習知的技術， 並不是本發明之重點，故不予討論。經過、上述之程序處 本紙張xjt適用中酬家揉率（CNS)从祕（2丨Gx297公着 ^------ir------.^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ^48545 A7 ___B7_ 五、發明説明（） 理後的晶圓之截面圖顯示於第一圖。第一圖顯示出位元 線90、字元線92、MOSFET94及第一介電層使 用碉磷矽玻璃（BPSG)或TEOS-Oxide，當作第—介電 層96較好。第二圖顯示出另一截面圖，形成第二介電 層98於第一介電層96上，及形成第三介電層99於第 二介電層98上。在本實施例中，使用化學氣相沈積 (Chemical Vapor Deposition，CVD)法，形成第-介電層98。又，使用氮化矽當第三介電層99,第三介 電層99的厚度約500至2000埃。 然後，利用微影法及蝕刻法，定義出位元線上之電 容器（capacitor-over-bit-line，COB)的儲存電極。參 閱第三圖，利用微影法及蝕刻法，形成一接觸洞丄〇〇 於第一介電層96、第二介電層98及第三介電層99内。 再形成一第一導禮廣105於接觸洞100内及第三介電 層99上。依據本發明之一較佳實施例，第一導電看1〇5 的形成方法爲傳統的LPCVD法，而第一導電層1〇5爲 摻雜的複晶矽，其厚度约300至1 〇〇〇埃/形成—光阻 層於第一導電層105上’利用此光阻層當罩幕，使用 蚀刻法除去第一導電層1 0 5之部份。然後，除去光阻 層以形成一儲存電極。 參閲第四圖，形成一未掺雜（Undoped)的半球形晶 粒矽（Hemispherical Grained-Si，HSG-Si)層 120 於第 本紙張尺度適用中國國家揉準（CNS ) A4规格（2IOX297公疫） ---------Λ±衣-- (請先閲讀背面之Vi意事項再填舄本頁} -訂 五、發明説明（ Α7 Β7 經濟部中央標準局負工消費合作社印製 一導電層105及第三介電層99上。再蝕去第一導電層 105及HSG-Si層120之郜份。然後，利用低溫濕氧 化法以形成熱氧化層於第—導電層1〇5及HSG-Si層 1 20上。依據本發明之一較佳實施例，濕氧化法的溫度 約爲攝氏700至950度，而濕氧化法的時間约爲5至 120分鐘。參閲第五圖，因爲晶體結構不同，第一導電 層105上之氧化層較HSG-Si層120上之氧化層 厚度大。然後使用缔酸溶液以去除氧化層124。參 1 2 4後，形成許多凹溝i 3 〇於 上述除去該二氧化矽層，其中該 酸溶液當一蝕刻劑，該蝕刻劑對氧 及複晶矽之蝕刻選擇性约1 0 〇 :卜此程序形成凹溝1 3 0 於複晶矽内，吳^ 130的深度约1〇〇至1〇〇〇埃。經 過上述程序後下HSG-Si層留在複晶梦層及氣化矽 層上。因爲稀酸溶液不能蝕刻氮化矽，所以在第三 介電層9 9上|^有凹溝。然後，利用乾蝕刻法以回蝕 HSG-Si層參閲第七圈，除去第一導電層105及 第三介電層^七頁面之HSG-Si層120，在此，利用乾 蝕刻法，增加凹溝130之深度。囡爲第一導電層105 的垂直表面上之部份HSG-Si層120可當作罩幕，故 有部份位於第一導電層 105的垂直表面上之HSG-Si 層1 2 0可以留下β上述之乾蝕刻法所用的蝕刻劑，可 爲下列其中之一 ：SiCl2/Cl2’ SFe，HBr/〇2 或 BC13/C12。 ' 閲第六圖，去除氧 第一導電層1 05 除去步驟是使用

(請先閱讀背面之注意事項再填寫本頁)

、1T 本纸張尺度適用中國國家橾準（CNS ) A4洗格（2丨0X297公釐） 44B5 4 d A7 經濟部中央標隼局員工消费合作社印聚 B7五、發明説明（） 參閱第八圖，形成一第四介電層14◦於第一導電 層105及第三介電層99上，然後除去第三介電層99。 依據本發明之一較佳實施例，而除去第三介電層99之 方法爲濕蝕刻法。在此，濕蝕刻法所用的蝕刻劑爲熱磷 酸，此乃因其可以蝕刻第三介電層 99，但不蝕刻第二 介電層98。依據本發明之一較佳實施例，第四介電層 140可爲氮/氧雙層薄膜、氧/氮/氧三層薄膜或其他高介 電係數之薄膜（例如：Ta205、BST、PZT)。若使用Ta205、 BST、PZT當第四介電層140,則在形成第四介電層140 之前，必須先形成一複合層（由阻障金屬層/金屬層組 成），此乃因爲第四介電層需使用於金屬/絶緣體/金屬 (Metal/Insulator/Metal，MIM)之結構。經過上述之步骤 後，第四介電層覆蓋於第一導電層105的粗糙表面上， 增加了電容器底部電極的有效面積。在沈積第四介電層 140之後，使用傳統的LPCVD法沈積第二導電層145 於第四介電層140上，第二導電層145可爲下列其中之 一：摻雜之複晶矽、Al、Cu、W、Ta。若使用Ta205、 BST、PZT、PLZT當第四介電層140,則第二導電層145 需是金屬，以形成一 MIM結構。 經過上述步騍後，形成一包含粗糙的複晶矽結構之 電容器。此電容器的結構包含（U—第一導電層當 作底部儲存電極（2)—第四介電層140當作電容器之介 電層（3)—第二導電層145當作頂部儲存電極。 ~f I I对衣 . 訂 1^ (請先閱讀背面之注意事項再填寫本頁) 10 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ϊ0Χ297公瑗） 4 485 4 ；i A7 B7五、發明説明（） 發之 本明 定發 限本 以離 用脱 非未 並在 Jl--i 如人 明藝 説技 例項 施該 實習 佳熟 較凡 以’ 僅圍 明範 發請 本申 之 明 包 應 均 圍 範 護 保 利 其 飾 修 。 或内 變圍 改範 許ί' 些專 作請 ^ t 當之 ，述 下下 神在 情含 ^ϊϋ i - - 1 I — - I i n 1 (請先閱讀背面之注意事項再填寫本頁) 1^1 级 經濟部中央橾準局貞工消費合作.社印衷 1 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公嫠）

Claims (1)

1. 4485 45 C8 __________D8 六、申請專利範圍 申請專利範園： 1. 一種製造電容器於本道神-仙 、平導體疋件上之方法，該方法至少 包含： 形成第一介電層於該半導體元件上，其中該半 導體元件在一基底上； 形成一第二介電層於該第一介電層上； b刻-袁第-介電層、該第二介電層及該半導體元 件，以形成一接觸洞於該基底上； 形成一第一導電層於該接觸洞内及該第二介電 層上； 利用微影法及姓刻法，除去該第一導電屬之部 份’以形成該電容器之底部電極； 形成一第三介電層於該第一導電層上，一部份之該第_ 導電層沒有被該第三介電層覆蓋； 氧化該第三介電層及該第一導電層以形成一二氧化矽 層於該部份之第一導電層及該第三介電層上； 除去該二氧化矽層； ·- 該於位 到 直 層除 屬層 介電 三介 第三 該第 及該 層之 電上 導面 一表 第部 之頂 份層 部電 該導 刻一 蚀第 止爲去 I i n I n [ n ~ 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榇隼局貝工消费合作社印製 一張 紙一本 及 層 電介之 器 法容 刻電 蝕該 及成 法形 影以 微， 用上 利層 成 形 電介三 第 該於 層 電介 四 第 電介 四 第 該於 層 電 導 二 第1 成 形 J T器 法容 刻電 蝕該及成 法形 影以 微， 用上 利層 A4 Mr Ns c J{\ i準 標 一家 一國 國 中 一用 一適 電 部 頂1之 12 釐 公 97 2 X 4485 4 5 ABCD 經濟部中央榡準局貝工消費合作社印製 六、申請專利範圍 2·如申請專利範圍第1項之方法，其中上述之方法在 形成該第二導電層前更包含除去該第一介電層。 3‘如申請專利範圍第1項之方法，其中上述之第一介 電層是一化學氣相沈積的二氧化矽層。 4_如申請專利範圍第1項之方法，其中上述之第二介 電層爲氮化矽層。 5. 如申請專利範圍第1項之方法，其中上述之第一導 電層至少包含拷雜的複晶梦屠。 6. 如申請專利範圍第1項之方法，其中上述之第三介 電層至少包含未摻雜的複晶矽層。 7. 如申請專利範圍第1項之方法，其中上述之之二氧 化矽層是利用溫度約攝氏7 0 0至9 5 0度的低溫濕氧化 法形成。 8 .如申請專^1項之方法，其中上述之除去二 氧化矽層是當一蝕刻劑，該蝕刻劑對氧 及複晶碎之蚀刻選: 1。 9.如申請專利範圍第1項之方法，其中上述之第四介 電層至少包含一第一氧化層及一氮化層。 --------------ΪΤ------紙、 (請先閣讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準（CNS) A4規格（210X297公釐） 448545 A8 B8 C8 D8 申請專利範圍 二申請Λ!1範圍第1項之方法，其中上述之第四介 電層至少包含一第一氧化層 層 氮化層及一第二氧化 經濟部中央標準局貝工消費合作社印製 U·-種製造電容器於半導體元件上之方法， 少包含： 形成-第-介貫層於該半導體元件上’其中該半導體 件有-基底、-位元線，該電容器位於該位元線上a 形成一第二介電廣於該第-介"上，其中該第二介 層由氮化砍組成； 蝕刻該第一介電層、該第二介電層及該半導體元 形成一接觸洞於該基底上； ’ 形成一第一導電層於該接觸洞内及該第二介電層上. 利用微影法及蝕刻法，除去該第一導電層 ， w <•部份，以 成該電容器之底部電極； 形成一第三介電層於該第一導電層上，—韶 I 1¾之該笛 導電層沒有被該第三介電層覆蓋； 弟 氧化該第三介電層及該第一導電層以形成一_ ^ —二氧彳卜 層於該部份之第一導電層及該第三介電^ 除去該二氧化矽層’其中該除去步驟是使 ^ 〜· ·* '"-qjp 當一蝕刻劑，該蝕刻劑對氧及複晶矽之钱刻 100 : 1 ； 蝕刻該部份之第一導電層及該第三介電層直， 第一導電層頂部表面上之該第三介電層除杏 ^於 太爲止； 元 電 以

   % —11 I , ~ I i n I I n::. 1:. 11 (請先閒讀背面之注意事項再填寫本頁} 14 本紙張尺度適用甲囷國家標準（CNS ) A4規格（210X297公嫠） 4485 4 經濟部中央標準局員工消費合作杜印製 A8 B8 C8 D8六、申請專利範圍 利用微影法及蝕刻法，形成一第四介電層於該第三介電 層上，以形成該電容器之介電層；及 利用微影法及蝕刻法，形成一第二導電層於該第四介電 層上，以形成該電容器上之一頂部電極。 12. 如申請專利範圍第11項之方法，其中上述之方法 在形成該第二導電層前更包含除去該第一介電層。 13. 如申請專利範圍第11項之方法，其中上述之第一 介電層是一化學氣相沈積的二氧化矽層。 14. 如申請專利範圍第11項之方法，其中上述之第二 介電層爲氮化矽層。 15. 如申請專利範圍第11項之方法，其中上述之第一 導電層至少包含掺雜的複晶矽層。 1 6 .如申請專利範圍第1 1項之方法，其中上述之之二 氧化矽層是利用溫度约攝氏7 〇 〇至9 50度的低溫濕氧 化法形成。 18.如申請專利範圍第11項之方法，其中上述之第四 介電滑至少包含一第一氧化層、一 II化層及一第二氧化 層。 -----------装------ΪΤ------0 (請先閣讀背面之注意事項再填寫本頁) 15 用中國國家標準（CNS ) Α4见格（210X297公釐）