TW415151B - Integrated multiport switch having shared media access control circuitry - Google Patents

Integrated multiport switch having shared media access control circuitry Download PDF

Info

Publication number
TW415151B
TW415151B TW87113298A TW87113298A TW415151B TW 415151 B TW415151 B TW 415151B TW 87113298 A TW87113298 A TW 87113298A TW 87113298 A TW87113298 A TW 87113298A TW 415151 B TW415151 B TW 415151B
Authority
TW
Taiwan
Prior art keywords
data
port
network
switch
patent application
Prior art date
Application number
TW87113298A
Other languages
English (en)
Inventor
Thomas Jefferson Runaldue
Peter Ka-Fai Chow
Somnath Viswanath
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/992,921 external-priority patent/US6094436A/en
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TW415151B publication Critical patent/TW415151B/zh

Links

Description

415151 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(1 ) 相關專利申諳銮銳$ 本專利申請案依申請曰1997年2月14曰,申請號 60/038,025之臨時專利申請案而請求優先權,該專利申請 案在此併供參考。 技術範圍 本發明係關於網路交換,尤其有關於資料網路交換邏 輯晶片上的共用多琿媒體存取控制。 發明背景 資料網路交換器允許於區域網路的多數媒體站台中作 資料通訊。藉由資料網路交換器媒體存取控制(MAC)可於 各交換埠達成網路介面卡或電路之功能,而可在站台之間 傳輸資料框或封包。MAC監視從埠至網路的通訊量的傳 送,在埠接收來自網路的通訊量,以及在埠協調資料量以 避免碰撞》網路交換器根據收到資料框中的檔頭資訊而將 接收自傳送站台的資料框傳送到目的站台。各埠的傳送與 接收緩衝器接到mac。依操作模式,進入封包暫時維持在 埠接收緩衝器,而可移到交換器外的記憶體供稍後傳送’ 或者置於適當埠的傳送緩衝器中供立刻從網路傳送出去。 一般追礙封包傳輸事件以提供各資料網路交換埠於網 路操作時的統計分析基礎。例如可以週期性的計算與輪詢 傳送的封包、收到的封包、傳送碰撞等的數目。透過使用 統計計數器即可決定不正確的裝置操作如遺失的封包。通 常各MAC單元可包括接收狀態機器與傳送狀態機器,此 傳送狀態機器具有限制容量的内部計數器以計數各框的少 ^紙張尺度適財關家標準(CNS)A4規格㈣x 297公复) --- 91468R〇--- -------------^--------訂---------声 f請先閱讀背面之注意事項再填寫本頁)
五、發明說明(2 ) 數傳送事件參數,該框經過個別之交換器埠β每當識別出 該框中的項目時’即分別增加屬於特別參數的正反器。至 於各進入框’暫時儲存在接收FIFO緩衝器中,讀取接收 狀態機中的個別正反器,並將最後結果資料加到框後面。 至於離開框’會發生類似的處理,因此暫時儲存於傳送 FIFO緩衝器中的離開框,包括與接收操作及傳送操作相關 的附加資料。當框從傳送FIFO緩衝器傳出去時,即加入 傳送操作資料。 當資料網路變成更有效而說明量增加時,額外的操作 參數即變的更顯著。追蹤較多參數需要增加MAC的複雜 性,例如要提供較多的暫存器與支援邏輯元件以及較大的 緩衝器容量。在交換器邏輯晶片上將各MAC的這些額外 兀件整合會成為晶片架構上的負擔D隨著交換器發屐需要 較大的流量功能與交換器埠數目增加,晶片架構的有效使 用即變的更重要-發明之概述 本發明克服上述的需求與缺點,部分方法是體認出各 埠的某些MAC功能可由電路執行,而電路不必依習知方 式在各蜂中個別的設置。本發明的優點是設置組合邏輯與 暫存器配置以執行多數交換器琿的類似功能。此優點部分 是根據體認到若於任何已知時間共用電路的功能可以與各 痒正破的相關,則各埠中類似電路的不同設置即變的多餘 而不必要。 本發明的另一優點是在單一狀態儲存位置維持多數交 <請先閱讀背面之注意事項再填寫本頁) i ! I I I 訂--------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 2 91468R01 415^51 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 換器埠中每一者的目前存取狀態’藉以簡化其儲存埠MAC 狀態與更新之存取。本發明的又一優點是存取狀態儲存並 配合單一共用組合邏輯與暫存器配置,可使多數埠中每一 者之MAC功能以分時方式執行。因此與習用傳統裝置相 比’本發明提供晶片資源與架構空間的更有效使用。 由以下的詳細說明,熟於此技術者將更了解本發明的 額外優點’其中僅顯示與敘述本發明的較佳實施例,且僅 以視為可實施本發明的最佳模式來作說明。將可了解的是 本發明能具有其他與不同的實施例,而且在不偏離本發明 之下其多項細節可以作多方面的修正。因此要將附圚與敘 述視為說明性質而非'一種限制》 附圖之簡輩銳.明 現在參考附圖’其中所有相同參考數字的元件都表示 相同元件,其中: 第1圖是本發明的封包交換系統環境的方塊圖。 第2圖是本發明相關的多埠交換器的方塊圖,其可用 於第1囷的封包交換系統。 第3圖的方塊囷說明根據本發明之媒體存取控制。 第4圖是本發明的媒體存取控制邏輯單元8〇與狀態記 憶體控制單元82的較佳配置詳細方塊圖。 第5圖的波形圖說明根據本發明的層級式管線操作。 實施本發明之最佳掇式 本文中的本發明可由封包交換網路環境如乙太網路 (IEEE802.3)作最佳的表示。由以下詳細說明應該可明瞭本 n I ϋ n ϋ I (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 3 91468R01 415151 經濟部智慧財產局g工消費合作社印製 A7 B7 五、發明說明(4) 發明也適用於其他封包交換系統。第1圖是封包交換系統 10的方塊圖,該系統提供本發明的環境,封包交換網路包 括積鱧多埠交換器(IMS) 12以便於網路站台之間作資料封 包通訊。網路站台具有不同的配置。在此例中,24個每秒 1 〇百萬位元(Mb/s)的網路站台14以1 〇Mb/s的網路資料率 傳送及接收資料’ 2個l〇〇Mb/s網路站台16以l〇OMb/s 的網路速度傳送及接收資料封包。多埠交換地 將網路站台14或16收到的資料封包依據乙太網路協定而 傳送到適當的目的地。 l〇Mb/S網路站台14經由媒體is並根據半雙工乙太網 路協定而傳送資料封包至多埠交換器12,以及從多埠交換 器12接收資料封包。乙太網路協定is〇/IEC88〇2_ 3(ANSI/IEEE Std,802.3,1993 Ed.)定義半雙工媒體存取機 構’此機構允許所有的站台14平均的存取網路通道。半雙 工環境中的通訊量於媒體18上並不可區分或者優先化。反 之’各站台14包括乙太網路介面卡,此介面卡使用具偵測 碰撞之載波感測多重存取(CSMA/CD)來監視媒體上的通 訊量。網路通訊量之消失藉由在媒體上感測接收载波的未 被指定而债測出。有資料要傳送的任何站台14會設法於媒 體上的接收載波未被指定後以等待一預設時間的方式來存 取通道,這預設時間稱為封包間隔間距(IpG) β若多數站台 14有資料在網路上傳送,各站台會反應媒體上接收載波的 感測出之未被指定而設法傳送,而且於IpG間距後導致碰 撞。因此’傳送站台會監視媒體以判定是否因另一站台同 — I— —111— *^!— 訂 - ----111^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 91468R01 A7 --------B7__ 五、發明說明(5) 時傳送資料而已產生碰撞。若偵測到碰撞則2個站台都會 停止’等待一不定時間後再設法傳送。 l〇〇Mb/s網路站台16最好根據提議中的乙太網路標準 ΙΕΕΕ802·3χ全雙工且具流通量控制_工作草案(〇 3)而於全 雙工模式中操作。全雙工環境於每一個100N1b/s網路站台 Ιό與多埠交換器12之間提供一種雙向點對點的通訊鏈 路,所以IMS與各站台能在不碰撞下同時傳送與接收 資料封包。l〇〇Mb/s網路站台16各經由1〇〇基Tx,100基 Τ4或1〇〇基Fx類型的1〇〇Mb/s實體(ρΗγ)裝置%而接到 網路媒體18。多埠交換器12包括媒體獨立介面(ΜΠ)28以 提供與實體裝置26的連接。i〇〇Mb/s網路站台16的實施 例為伺服器或路由器以接到其他網路。若需要也可在半雙 工模式下操作100Mb/s網路站台16。類似地,可修正 l〇Mb/S網路站台14以根據具流通量控制的全雙工協定來 操作。 如第1圖所示’網路丨〇包括串交換收發器2〇稱為 Quest,以執行多埠交換器12與10Mb/s站台14之間的傳 送的資料封包的分時方式解多工。磁轉換器模組19維持媒 體18上的信號波形。多埠交換器12包括收發器介面22, 此收發器介面22使用分時方式多工協定在單一串列非返 回至零(NRZ)介面24之中從各交換收發器2〇接收資料封 包以及將資料封包送至各交換收發器2〇。交換收發器2〇 從串列NRZ介面24接收封包,將收到的封包解多工,以 及經由網路媒體18輸出封包至適當的終端站台14。在本 本紙張尺度適用t國固豕標準(CNS)A4規格(210 X 297公楚) 一 ------
5 91468R0I (請先閱讀背面之注意事項再填寫本頁) 裝----- - --訂---------祷 經 濟 部 智 慧 財 產 局 員 工 消 費 合 A 社 印 製 415151 A7 五、發明說明(6) 文的典型實施例中,各交换此路哭 Τ谷父換收發器20有4個獨立的10Mb/s 扭曲對槔’並在串列NRZ介面中使用4.!^T ^ . Y便用41多工以使多埠交 換器12要求的接腳(ΡΙΝ)數目減少即僅有四分之一。 多蜂交換器12包含:決策引擎、交㈣擎、緩衝記憶 體介面、配置/控制/狀態暫存器、管理特器與MM(媒 體存取控制)協定介面以支援乙太網路缚之中資料封包的 傳送以服務網路站台14, 16。多痒交換器12也包括強化 的功能以作出智慧的交換決定,並以管理資訊庫目 標的形式提供統計網路資訊給外部管理實體如以下所 述。提供額夕卜纟面以達成肖包資料肖交換邏輯的外部儲存 以使多埠交換器12的晶片尺寸極小。例如多埠交換器12 包括同步動態RAM(SDRAM)介面32以提供外部記憶體34 的存取以儲存收到的框資料、記憶體結構、與MIB計數器 資訊。記憶體34是80、1〇〇或120MHz的同步DRAM,其 具有2或4Mb的記憶體大小。 管理埠36使外部管理實體能經由管理Mac介面38 而控制多埠交換器12的全部操作,pCI介面39經由PCi 主機與橋40而使管理實體存取。或者pcI主機與橋4〇當 成擴充匯流排供多數IMS裝置使用。 交換器12中的内部決策引擎選擇地/將接收自一來源 的資料封包傳送到至少一個目的站台。邏輯杳不使用内部 決策引擎則可用外部規格檢測器代替,外部規格檢測器介 面(ERCI)42允許使用外部規格檢測器44作傳送框決定以 替代内部決策引擎。因此傳送框決定可以由内部交換引擎 本ϋ尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 6 91468R01 f請先閱讀背面之注意事項再填寫本頁} 裝——訂---------·" 經濟部智慧財產局員工消費合作社印製 415151 A7
五、發明說明(7) 或外部規格檢測器44來執行。 經濟部智慧財產局員工消費合作社印製 LED介面46將每一埠的條件狀態於時脈結束時送出 並驅動LED外部邏輯48。LED外部邏輯48依次驅動 顯示元件50以供人類閱讀。振盪器30提供40MHz的時脈 輸入供多埠交換器12的系統功能用。 第2圖是與本發明相關的多埠交換器的詳細方塊圖, 其可用於第1圖的封包交換系統。多埠交換器12包括24 個l〇Mb/s媒體存取控制(MAC)埠60,以便於每一 1〇Mb/s 網路站台14(埠1-24)之間以半雙工方式傳送與接收資料封 包’以及2個100Mb/sMAC埠62以便於每一 lOOMb/s網 路站台16(埠25,26)之間以全雙工方式傳送與接收資料封 包。如上所述管理介面36也根據MAC層協定(蜂〇)來操 作。 每一 MAC埠60、62和36包含習知邏輯與暫存器存 取控制電路以便於埠之中控制資料傳送、資料接收、與碰 撞協調。在各埠也設置接收先入先出(FIFO)緩衝器64與傳 送FIFO緩衝器66。由共用匯流排將外部記憶體介面32 接到每一 MAC接收FIFO緩衝器,以及由另—共用匯流排 將外部記憶體介面32接到每一 MAC傳送FIFO緩衝器。 由對應的MAC埠接收來自網路站台的資料封包並儲 存在對應的接收FIFO緩衝器64 »收到的資料封包從對應 的接收FIFO緩衝器64輸出到外部記憶體介面32以儲存 在外部記憶體34之中。 收到的封包標頭也送到決策引擎,包含内部規格檢測 (諝先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 91468R01 415151 五、發明說明(8 ) 器68與外部規格檢測器介面42,以決定那些MAC埠會輸 出資料封包。封包檔頭傳送到内部規格檢測器68或外部規 格檢測器介面42是依多埠交換器12的操作配置而定。外 部規格檢測器44的使用提供以下優點如增加容量、決策佇 列中的隨機式排列以便於框完全在外部記憶體緩衝前作出 傳送框的決定,並且其作決定的次序與多埠交換器12收到 框的次序無關。 内部規格檢測器68與外部規格檢測器44提供決策邏
I 輯以決定已知資料封包的目的MAC埠。決策引擎指示已 知資料封包要輸出到單一埠、多埠或所有的埠(即廣播)。 各資料封包包括具有來源與目的位址的檔頭’決策引擎據 此能識別適當的輪出MAC埠。目的位址對應一虛擬位址, 在此情況下決策引擎識別出多數網路站台的輸㈣。或 者’收到的資料封包包括根據IEEE8〇2 ^ d協定的凡倾(虛 擬LAN)標記框以指定另一網路(經由其令一個位於 l〇〇Mb/S站台16的路由器)或一群指定的站卜因此内部 規格檢測器68或外部規格檢測器44經由介面^可決定暫 時儲存在緩衝記憶體34的框應該輸出到單―政埠 個MAC埠。 決策引擎以痒向量形式輸出一傳送決定至交換器子系 統70以識別各MAC璋,此埠應該接收資料封包。來自適 當規格檢測器料向量包括外部記憶體34中儲存資 包的位址位置’與mac埠的識別饭、,& ㈣別瑪以接收資料封包以傳 送(如MAC埠0-26)。交換器子系 得 ,____承統7()經由外部記憶體介 ΐ紙張尺度適财國國家標準(CNS)A4規格(210 X 297公f 8 91468R01 41515! A7 _ B7 五、發明說明(9) 面32從外部記憶體34擷取埠向量中識別的資料封包,並 提供該操取資料封包至識別淳的適當傳送FIF〇66。 (請先間讀背面之注意事項再填寫本頁) 額外的介面提供管理與控制資訊如以下元件所示。管 理資料介面72使多埠交換器12根據MII管理規格(IEEE 802.3u)而與交換器收發器20及l〇〇Mb/s實體裝置26交換 控制與狀態資訊。管理資料介面72也在雙向管理資料 IO(MDIO)信號路徑上輸出提供時序參考的管理資料時脈 (MDC)〇PCI介面39是32位元PCI版本2.1 —致伺服介面 供PCI主處理器40存取内部IMS狀態與配置暫存器74, 與存取外部記憶想SDRAM3 4。PCI介面39也能當成擴充 匯流排供多個IMS裝置使用。管理埠36透過標準的七線 反置串列GPSI介面而與外部MAC引擎作介面,以使主控 制器經由標準MAC層協定存取多埠交換器12。 經濟部智慧財產局員工消費合作社印製 第3圖是根據本發明說明媒體存取控制第1圖系統的 方塊圖。與第2圖的配置對比下,設置單一媒體存取控制 邏輯單元80供24個10Mb/s交換埠60及MII管理控制埠 共同使用。單元80藉由傳送連接與接收連接而接到收發器 介面22。單元80也在各琿60接到傳送FIF064與接收 FIF066 〇要了解的是雖然為了說明方便而僅顯示單一埠 FIFO對,但可表示所有埠60的對應FIFO。FIF064和 FIF066接到匯流排84。雖然僅單線,匯流排84表示所有 埠60接收FIFO與外部記憶體介面32中的共用接收匯流 排連接’以及所有埠60傳送FIFO與外部記憶體介面32 中的共用傳送匯流排連接。 本紙張尺度適用中國國家標準(CNSXA4規格(210 X 297公釐〉 9 91468R01 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(10) 狀態記憶體控制單元82儲存每一埠80的媒體存取狀 態。單元82連接到單元媒體存取控制邏輯單元80以便於 狀態資料之間傳輸。資料通訊也存在於狀態記憶體控制單 元82與傳收器介面22之間》狀態記憶體控制單元82有時 脈輪入以接收80MHz信號。詳如以下所述,此時脈信號提 供同步時序供分時方式媒體存取控制功能之用,該功能由 邏輯單元80替24個交換器埠60的每一者執行。 第4圖是第3圖媒體存取控制邏輯單元80與狀態記憶 體控制單元82的較佳配置的詳細方塊圖。狀態記憶體控制 單元82包含狀態記憶體90、輪出暫存器92、輸入暫存器 94、計數器96與延遲電路98。狀態記憶體90,其在各埠 60儲存存取狀態’可以是如隨機存取記憶體(RAM)或各埠 6〇所屬的一或多個暫存器。輸出暫存器92與輪入暫存器 94接到狀態記億體90以分別接收來自狀態記憶體的資料 或輸入資料至狀態記憶體。計數器96,其有來自8〇MHz 時脈源的輸入’輸出具有足夠位元的資料信號以唯一地識 別出每一埠60。對於第1圖的25個埠實施例,計數器輸 出信號最好是5位元的長度。此信號於收到每一時脈信號 脈衝時,其值即加一 β 將計數器輸出信號送入輸出暫存器92藉以識別出 埠,而狀態記憶體資料則要從狀態記憶體9〇存取。計數器 輸出信號也送入延遲電路98,其保持且延遲信號供多數時 脈級使用。延遲電路98的輸出送入輸入暫存器料,藉以 識別出該埠,以儲存資料在狀態記憶體9〇令。因此已知 (請先閱讀背面之注意事項再填寫本頁) 裝 i ί I I I 訂·!-^ 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) 10 91468R01 415151 A7 B7 五、發明說明(11) (請先閲讀背面之注^^項再填寫本頁> 的儲存資料擷取與寫入該埠的新資料之間的時段是依延遲 電路98延遲的時脈級數目而定。此數目的決定是依媒體存 取控制邏輯單元80要求的時脈管線級數目而定。暫存器、 計數器與延遲電路都是習知的元件。 媒體存取控制功能的處理與存取狀態指示發生於組合 邏輯單元100’此組合邏輯1〇〇包含多數邏輯閘。暫存器 102將輪入資料接到邏輯單元,如狀態輸出暫存器92與收 發器介面22取得的。處理完接收從暫存器1〇2的資料後, 邏輯單元即輸出處理好的資料至暫存器1〇4。此處理好的 資料包括在相關埠要傳送至FIFO的指令、要傳輸的任何 通訊資料、與埠存取狀態的改變(若有),後者傳送到狀態 輸入暫存器94 »暫存器1〇2的輸入資料、從暫存器1〇2傳 輸資料至邏輯單元1〇〇以便處理、從暫存器1〇4傳輸處理 好的資料至狀態輸入暫存器94、與狀態記憶體9〇的更新, 都發生在循序時脈管線級之中。 經濟部智慧財產局員工消費合作社印製 第5圖的波形說明層級式管線操作。在較佳實施例 中’延遲電路104包含2個延遲級。波形(a)表示8〇Mhz 時脈信號’波形(b)表示波形(a)的時脈信號的各週期令的計 數器96輸出。此信號識別MAC:埠並隨著各時脈信號而遞 增’藉此建立循序分時方式操作。各時脈週期因此定義一 MAC槽以對應計數器所指的埠。為了說明方便,第一時脈 週期中計數器輪出所指的MAC槽是槽16。波形 表不各時腺信號週期中2個延遲級的mac槽識別。因此 MAC槽16由第二時脈週期中的波形(c)以及第三時脈週期 木紙張纽 11 91468R01 A7 B7 4iSxsi 五、發明說明(12) 中的波形(d)表示。 波形(b)至(c)令的每一者都與3級媒體存取控制動作 (如黑體字發射,捕獲與更新所示)之一有關,因此能識別 出該動作與那一MAC埠有關d個動作分別於各時脈週期 替不同MAC埠同時操作。圖中說明MAC埠丨6的3個操 作級。此埠的發射級發生於第一時脈遇期中^在此週期令, 計數器識別出埠16以便從狀態記憶體90存取資料並保存 在暫存器92。在次一時脈週期中,發生mac埠16的捕獲 級°來自暫存器92與收發器介面的資料然後輸入暫存器 80’並由组合邏輯單元丨00處理,最後的資料則保存在暫 存器104。也在此週期中,計數器會於發射級操作時識別 出次一 MAC埠。在次一時脈週期中,發生MAC埠16的 更新級。暫存器104的狀態更新資料則傳輪到輸入暫存器 94並儲存在狀態記憶體90。將操作資料傳輸到適當的 FIFO,依此循序地繼績各MAC埠的媒體存取控制。 本發明因此有利的提供有效的媒體存取控制,同時保 有晶片架構。本文僅顯示並說明本發明的較佳實施例及其 變化的少數例子。要了解的是本發明與環境能在本文所述 之本發明概念之範園下作許多修正及變化。 -1 — — — — — ‘ · 111111 — 訂-11------^ {請先閱讀背面之注帝¥項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 12 91468R01

Claims (1)

  1. 41515 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種供資料網路介面用之積體多埠網路交痕J|,以允許 在耗接到該資料網路之多數遠地站台中作資料通訊,該 交換器具有邏輯晶片,包含: 多數埠以傳送資料框至該資料網路,並從該資料網 路接收資料框; 媒體存取控制(mac)電路以控制各該埠之資料框 流動’該MAC電路以分時方式共同耦接到各該埠。 2_如申請專利範圍第1項之積體多埠網路交捧器,其中該 MAC電路係中央式位於該晶片上。 3.如申請專利範圍第1項之積體多埠網路交換器,其中該 MAC電路包含:邏輯電路裝置’以執行媒體存取功能, 及狀態記憶體裝置,以儲存該多數埠之媒體存取狀態。 4-如申請專利範圍第3項之積體多埠網路交換器,其中該 媒體存取功能包含資料傳送、資料接收與資料碰撞協 調。 5. 如申請專利範圍第3項之積趙多埠網路交換器,更包 含:在各埠之至少一輸入接收先入先出(FIFO)缓衝器, 以暫時在各埠保存接收自網路之資料框,與在各痒之至 少一傳送FIFO緩衝器’以便於各埠暫時保存要傳送到 網路之資料框,各該FIFO緩衝器耦接到該邏輯電路裝 置。 6. 如申請專利範圍第5項之積體多埠網路交換器,其中該 開關包括與各遠地網路站台結合之多數交換器收發 器’而該晶片更包含: 請 先 閲 讀 背 s 之 注 項 再 填 寫 本 頁 裝 I訂 '綠 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 13 91468R01 415151
    六、申請專利範圍 分時多工/解多工收發器介 壯“ 介面’_接在該邏輯電路 裝置與該多數交換器收發器之間。 7·如申請專利範圍第6項之積體多缚網路交換器其中至 :二交換器收發器包含多工/解多工裝置以分時方 式作多數該遠地站台之資料通訊。 8·如申請㈣範圍第6項之㈣多相路交換器,置中該 狀態記憶體裝置包含: 資料儲存區,將其具有之部分分 Π乃义別配給表示各該埠 目前狀態之資料; 輕接到該資料儲存區之輸出暫存器,以從其接收儲 存資料,此儲存資料表示該等埠之其中之一埠之第一指 定之狀態,該輸出暫存器耦接到該邏輯電路裝置以輪出0 資料至該邏輯電路裝置; 耦接到該邏輯電路裝置之輸入暫存器,以從其接收 資料,此資料表示該等埠之其中之一埠之第二指定之狀 態,該輪入暫存器耦接到該資料儲存區以輪入資料至該 資料儲存區;及 存取裝置’以存取循序時脈級之該資料儲存部分。 9.如申請專利範圍第8項之積逋多埠網路交換器,其中該 資料儲存區部分由交換器埠位址所識別,而該存取裝置 包含: 計數器,反應時脈信號並連接到該輸出暫存器以循 序地供給一埠位址,以便從對應之資料儲存區部分擷取 資料;及 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- 結 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇x297公釐) 14 91468R01 415151 A8 B8 C8 D8 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 杜 印 製 15 六、申請專利範圍 延遲裝置,連接在該計數器與該輸入暫存器之間藉 由至少一時脈級而延遲應用該計數器供給之埠位址; 藉此從該邏輯電路裝置接收計數器供給埠位址之 更新媒體存取狀態資料,並施加到對應資料儲存部分。 10. 如申請專利範圍第9項之積體多埠網路交換器,其中該 邏輯電路裝置包含暫存器具有:第一輪入,從該輪出暫 存器接收資料’與第二輸入,從該收發器介面接收資 料。 11. 一種耦接到資料網路之多埠積體網路交換器之多數崞 中控制媒體存取之方法,允許在連接到該資料網路之多 數遠地站台中作資料通訊,該方法包含以下步棘: 從共用資料儲存狀態記憶體循序讀取各淳之存取 狀態; 於各該循序讀取步驟中,在對應埠執行資料通訊存 取功能以反應接收自收發器介面之資科,該介面耦接到 該埠;及 於各該執行㈣巾,更㈣W資㈣存狀態記憶 體。 A如申請專利範圍第1^之方法,其h執行㈣包含 處理該讀取步驟㈣取之㈣,與處理接收自邏輯 電路争該介面之資料,該介面爲 场所有該埠共用;及 在該共用邏輯電路尹產生誃 玍孩埠之新的狀態資料。 13.如申請專利範園第12項之方法 乃沄其令該循序讀取步驟 包含定址該共用資料儲存狀態記 ________& X傯體以反應時脈計數 本紙張尺度適用中國國家標準(CNS)A4规格(ϋ; 297公髮)· 91468R01 (請先閱讀背面之注意事項再填寫本頁) _ '裝---I---訂---------结 415151
    六、申請專利範圍 器之輸出,而該更新步驟包含· 延遲該時脈計數器輸出; 定址該共用資料儲存狀態記憶體以反應該延遲時 脈計數器輸出;及 在該定址步驟中將該新狀態資料寫入位址中之記 憶體。 14·如申請專利範圍第12項之方法,丨中該執行步驟包含 將儲存在該埠傳送緩衝器中之資料傳送至資料網路。 15. 如申請專利範圍第12項之方法,其中該執行步驟包含 在該埠之接收緩衝器從該網路接收資料。 16. 如申請專利範圍第12項之方法,其中該執行步驟包含 在該埠協調資料碰撞。 (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 16 91468R0I
TW87113298A 1997-12-18 1998-08-13 Integrated multiport switch having shared media access control circuitry TW415151B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/992,921 US6094436A (en) 1997-02-14 1997-12-18 Integrated multiport switch having shared media access control circuitry

Publications (1)

Publication Number Publication Date
TW415151B true TW415151B (en) 2000-12-11

Family

ID=25538887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87113298A TW415151B (en) 1997-12-18 1998-08-13 Integrated multiport switch having shared media access control circuitry

Country Status (1)

Country Link
TW (1) TW415151B (zh)

Similar Documents

Publication Publication Date Title
US6393021B1 (en) Integrated multiport switch having shared data receive FIFO structure
CN105005546B (zh) 一种内置交点队列的异步axi总线结构
US6625157B2 (en) Apparatus and method in a network switch port for transferring data between buffer memory and transmit and receive state machines according to a prescribed interface protocol
JP3985061B2 (ja) 管理情報ベース(mib)インターフェイス一次ストレージを有する統合マルチポートスイッチ
US6490280B1 (en) Frame assembly in dequeuing block
US6161160A (en) Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
JP4072583B2 (ja) 共有媒体アクセス制御回路を有する統合マルチポートスイッチ
US6115779A (en) Interrupt management system having batch mechanism for handling interrupt events
US6463032B1 (en) Network switching system having overflow bypass in internal rules checker
US6154796A (en) Apparatus and method in a network interface device for storing receiving frame status in a holding register
US6581113B1 (en) Apparatus and method for transferring frame data between a host system memory and a network interface buffer memory employing transmit descriptors without transmit status information
JP4500457B2 (ja) プログラム可能メモリアクセススロット割当のための装置および方法
US6084878A (en) External rules checker interface
US6393028B1 (en) Method and apparatus for providing EOF for frame modification
US6061768A (en) Apparatus and method in a network interface device for storing tracking information indicating stored data status between contending memory controllers
US6401142B1 (en) Apparatus and method for selective bus transfer using master and slave modes
US6597693B1 (en) Common scalable queuing and dequeuing architecture and method relative to network switch data rate
US6574231B1 (en) Method and apparatus for queuing data frames in a network switch port
US6061767A (en) Apparatus and method in a network interface device for storing status information contiguous with a corresponding data frame in a buffer memory
US6473818B1 (en) Apparatus and method in a network interface device for asynchronously generating SRAM full and empty flags using coded read and write pointer values
US6542512B1 (en) Architecture and method for flushing non-transmitted portions of a data frame from a transmitted FIFO buffer
US6553027B1 (en) Apparatus and method for cascading multiple network switch devices
US20030005344A1 (en) Synchronizing data with a capture pulse and synchronizer
TW415151B (en) Integrated multiport switch having shared media access control circuitry
US6721277B1 (en) Generic register interface for accessing registers located in different clock domains

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees