TW413938B - Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor - Google Patents
Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor Download PDFInfo
- Publication number
- TW413938B TW413938B TW088110945A TW88110945A TW413938B TW 413938 B TW413938 B TW 413938B TW 088110945 A TW088110945 A TW 088110945A TW 88110945 A TW88110945 A TW 88110945A TW 413938 B TW413938 B TW 413938B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- silicon
- doped
- hsg
- silicon layer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 70
- 239000010703 silicon Substances 0.000 title claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 55
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000000151 deposition Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 64
- 229920005591 polysilicon Polymers 0.000 title abstract 3
- 238000003860 storage Methods 0.000 claims abstract description 64
- 239000002019 doping agent Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000011065 in-situ storage Methods 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000004575 stone Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- WQLQSBNFVQMAKD-UHFFFAOYSA-N methane;silicon Chemical compound C.[Si] WQLQSBNFVQMAKD-UHFFFAOYSA-N 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims description 4
- WOHMKUHKHIWWSF-UHFFFAOYSA-N C.C.[Si] Chemical compound C.C.[Si] WOHMKUHKHIWWSF-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- 150000001335 aliphatic alkanes Chemical class 0.000 claims 2
- 229910000077 silane Inorganic materials 0.000 claims 2
- 238000010586 diagram Methods 0.000 claims 1
- JZZIHCLFHIXETF-UHFFFAOYSA-N dimethylsilicon Chemical compound C[Si]C JZZIHCLFHIXETF-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- NZXGQSGKXLTAIH-UHFFFAOYSA-N dimethoxy(oxo)silane Chemical compound CO[Si](=O)OC NZXGQSGKXLTAIH-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
413938 五、發明說明α) 【發明的領域】 m二Ϊ Γ ΐ Ϊ於一種用來製造動態隨機存取記憶體 造冠狀薩電容器構造之儲存點電 ^ . 積和減少電容空乏的現象。 权尚表面 【習知技藝說明】 使用半球形晶粒（HSG)珍層作為儲存點電極的 : = 記憶胞的電容量得以實現。與層 :二述_梦層凹凸的表面可增加表面積。欲製 著施灯-熱退火程序以成長出該HSG硬層，1 石 頂端部分而成。而為了促進hs “夕層 ί ί;:好是使用未摻雜或淡摻雜的石夕儲存點圖 ...... 使用未摻雜或淡摻雜的矽儲存點圖宏备制从山 未摻雜或淡摻雜的HSG矽層，將I ，·、會製作出 謂的電容空Μ象，如二發生所 積所帶來電容量增加的利益。- 加表面 解決利用未摻雜或淡掺雜的 珍層造成電容空乏現象的方法，生娜 HS"夕層中，或是對HS“夕層施行一==佈植進入 使用磷離子佈植程序的缺點在 序。其中， =序，可在，層上生成的Π = 露於空氣中時，會在_夕層表面上生成-ρ2ο5層，备Λ 413938 五、發明說明（2) 也因為Ρζ〇5層的生成，消耗了 HSG矽層的磷濃度。 本發明將提供一種用藉由將一摻雜複晶矽層，選擇性 地僅沈積在用來當作儲存點電極頂層的HSG矽層上，以利 摻雜HSG矽層的程序。上述選擇性沈積的摻雜複晶矽層， 可以疋在同一個UHV系統中，或是在用來選擇性形成HSg矽 層的反應室中，以原位（in-si tu)處理方式沈積在非晶矽 儲存點圖案上^。習知技術中，例如A k r a m等人的美國專利 第5, 753, 558號，或是Dennison等人的美國專利第 5’340,765號，均揭示了用來生成113(；矽層的程序，但是沒 有任何一個習知技術揭示了利用在HSf；矽層上選擇性地沈 2掺雜複晶矽層，以減小由淡摻雜HSG矽層所造成的電容 工乏現象（capacitance depletion phenomena)。 【發明之概述】 a有鑑於此[本發明之一個目的在於製造一種DRAM電容 器構造，其藉由在非晶矽儲存點圖案上生成一 HSG矽層， 以增加儲存點電極的表面積，從而提高其電容量。 本發明另一個目的，在於選擇性地成長一 HS(i矽種， 並且僅在非晶矽儲存點圖案上生成一HSG矽層。 本發明又一個目的 層於HSG矽層的表面上 減少DRAM電容空乏現象 根據本發明上述之 造的方法’其藉由將一 存點圖案上來增加電容 ’在於選擇性地沈積一摻雜複晶石夕 ，以提供摻雜物給下方的HSG矽層而 〇 目的，研發一種製造dram電容器構 HSG矽層選擇性地形成在非晶矽儲 量’並藉由將一摻雜複晶矽層選擇
第5頁 413938 五、發明說明（3) 性地成長在上述HSG矽層上來減少發生電容空乏。在一半 導體基底上形成一轉移閘極電晶體，包括：—薄的閘極絕 緣層；一複晶矽閘極構造；淡摻雜源極/汲極區；絕緣間 隙壁，位於該複晶矽閘極構造的側壁上；及濃摻雜源極/ 汲極區。在轉移閘極電晶體上沈積一複合絕緣層，接著在 複合絕緣層中形成-儲存點接觸開口，用以露出—轉移閉 極電晶體的源極區。形成-摻雜複晶碎插塞於上述儲存點 接觸開口内’而與轉移閘極電晶體的源極區相接觸。於沈 積-厚絕緣層後，在厚絕緣層中形成一開口，用以露出複 合絕緣層的上表面’並露出摻雜複晶矽插塞的上表面。其 次沈積一摻雜非晶矽層，接著以一化學性機械研磨程序去 除厚絕緣層表面上的摻雜非晶⑦層。選擇性去除上述厚絕 緣層’以形成-冠狀非晶矽儲存點圖案，其包括兩個垂直 的摻雜非晶矽圖案’形成在開口的侧面上，並連接至水平 的摻雜非曰曰矽圖案’藉由摻雜非晶矽的水平圖帛’而覆蓋 並與上述儲存點接觸開口中的摻雜複晶矽插塞接觸。於一 預清洗程序之後，將半球形晶粒（HSG)矽種選擇性地形成 =晶矽儲存點圖案露出的表面i。其次施行一原位熱退 斗，理，而由HSG矽種和一部份的非晶矽儲存點圖案共同 、HSG矽層。選擇性地沈積一摻雜複晶矽層於矽層 聋面二以形成一冠狀儲存點電極，包括一摻雜複晶矽層 矽層，位於非晶矽儲存點圖案上。 =於冠狀儲存點電極的表面丨，接著形成一上層複晶 矽電極，完成該DRAM電容器構造的製造。
【圖式之簡單說明】 的、特徵、及優點能更 ’並配合所附圖式，作- 為了讓本發明之上述和其他目 明顯易懂’下文特舉出較佳^施例 詳細說明如下： 第1至11圖均為剖面圖，給、，在，丨 甘旬圖繪不用以製造DRAM電容器構 造的主要步驟’其中儲存點雪炼伤^ 廿點€棰係包括一摻雜複晶矽層， 其選擇性地形成於一HSG珍層兮Her xj. 上 而該HSG石夕層則传溪擇性 地形成於-非晶矽儲存點圖案上。 層則係k擇 【較佳實施例的詳細說明】 現在詳細說明形成一DRAM電容器構造的方法，其特微 在於儲存點電極包括有一摻雜複晶矽層，其選擇性地形成 於一 HSG矽層上，而該HSG矽層則係選擇性地形成於一非晶 矽儲存點圖案露出的表面上。用於本發明DRAM裝置的轉移 閘極電晶體係一N通道元件。不過，本發明在一非晶矽儲 存點圖案露出的表面上選擇性地形成HSG矽層並選擇性地 形成一摻雜複晶矽層的製程，也可以應用在包含P通道轉 移閘極電晶體上。此外，本發明雖係就冠狀儲存點電極做 說明，仍可以應用在其他任何形狀的儲存點電極上。 參見第1圖’使用一p型且單晶配向為<1〇〇>的半導體 基底1。使用一場氧化（FOX)區2以為隔離之用。簡言之， F0X區2係藉由對半導體基底1未被氧化反應阻滯罩幕，例 如是氮化矽層蓋住的區域做熱氧化而形成的。場氧化區2 係於氧氣流環境中受熱氧化成長至厚度介於2〇〇〇至5〇〇〇 埃。於成長FOX區2之後’去除上述氧化反應阻滯罩幕以露 413938 五、發明說明（5) 出半導艘基底用來當作主動元件區的區域。如有需要，也 可以使用淺溝槽隔離區（STI)取代FOX區2。形成淺溝槽隔 離區的步驟’先在半導體基底1中利用習知的光學微影和 使用C 12當作蝕刻劑的非等向性活性離子蝕刻（RI E )程序， 形成一深度介於2 500至4000埃的淺溝槽。於去除用來當作 淺溝槽蝕刻罩幕的光阻圖案後，沈積一絕緣層，例如是氧 化矽層以完全地填滿上述淺溝槽。接著利用一化學性機械 磨（CMP)或是一選擇性RIE程序，去除絕緣層不需要的部 分’留下填有絕緣層的淺溝槽隔離區。 經過一連串的濕式清洗之後，於氡氣環境中且溫度介 於750至1 0 50 °C條件下，熱氧化成長一厚度介於40至200埃 的二氧化矽閘極絕緣層3。其次，於溫度介於5 0 〇至7 0 0 X： 條件下’以低壓化學氣相沈積（LPCVD)程序沈積一厚度介 於500至4000埃的第一複晶矽層4。此複晶矽層可以是先單 獨成長’然後藉由砷或磷離子佈植以進行摻雜；或者此一 複晶矽層4也可以藉由將砷或碟加入矽甲烧或石夕二甲烧 中’進行一同位（in-situ)摻雜程序而製得。如有需要較 低的子元線電阻值，也可以使用複晶石夕化物（p〇lyCide)層 取代上述的複晶石夕層4 ’其包括一金屬梦化物層，例如石夕 化鶴或·?夕化欽，形成於播雜複晶石夕層上。其次，以LpcvD 或電漿加強化學氣相沈積（PECVD)程序成長一厚度介於6〇0 至2000埃的氧化矽層5 ’用來當作一絕緣蓋層。使用傳統 的光學微影和活性離子蝕刻（RI E)程序（對氮化發層5使用 C H F g為钱刻劑，對複晶石夕或複晶硬化物層4使用c 12為触刻
第8頁 413938
其次，以LPCVD或PECVD程序沈積沈積一厚度介於1000 至5000埃的絕緣層9，其材質可為氧化矽或硼磷矽玻璃 (BPSG)，接著以一CMP程序平坦化此一絕緣層9。若係使用 一 BPSG層，更在溫度介於7〇〇至1〇〇〇t;條件下施行一加熱 回流程序，以使BPSG層產生一平坦的表面構形 (topography)。接著，以LPCVD或pECVD程序沈積沈積一厚 度介於50至1〇〇〇埃的氮化矽層。 施行傳統的光學微影程序和R I E程序，其使用光阻圖 案11當作罩幕，使用Cf4作為氮化矽層丨〇的蝕刻劑，使用 CHFa作為氧化矽層9的蝕刻劑而在上述複合的絕緣層中 形成儲存點接觸開口丨2，以露出濃摻雜源極/汲極區8之源
413938 五、發明說明（7) 極區的上表面’如第2圖所示者。利用氧電漿處理和仔細 的濕式清潔步驟，以去除上述用來作為形成儲存點接觸開 口 12之蝕刻罩幕的光阻圖案11。 接著’先以LPCVD程序沈積一厚度介於1〇〇〇至6〇〇〇埃 的複晶矽層’其中，該複晶矽層係在沈積程序期間，藉由 將砷或磷加進矽甲烷或矽二甲烷中而進行原位摻雜的，其 摻雜濃度係介於1 X 1〇]9至2 X 1020 atoms/cm3。接著，施行 使用C丨2作為蝕刻劑的非等向性r I e程序或是CMP程序，去 除氮化矽層10表面上不需要的複晶矽層部分，用以在儲存 點接觸開口 1 2内形成一摻雜複晶矽接觸插塞1 3，如第3圖 丨 所示者。 接著’即將用來形成後續冠狀儲存點電極的絕緣層圖 案係以第4圖繪示並說明之。以LPCVD或”以!）程序沈積沈 積一厚度介於40 00至20000埃的氧化矽層14，也可以使用 一 BPSG層取代該氧化矽層。其次在氧化矽層14表面上形成 一光阻圖案1 5當作罩幕’以利於施行使用CHF3作為蝕刻劑 的非等向性RIE程序而在氧化矽層丨4中形成開口丨6。此開 口 16露出#雜複晶矽接觸插塞13的上表面，同時露出氮化 碎層10上表面的一部份。氧化矽層14的高度（或稱厚度）， 後續將決定用來作為冠狀儲存點電極一部份組成之非晶矽（ 垂直圖案的高度。 在以氣電聚處理和仔細的濕式清潔步驟去除上述光阻 圖案15之後，於溫度低於55(rc條件下施行一LpcVD程序， 而沈積一厚度介於300至2〇〇〇埃的非晶矽層17a。繪示於第
413938 五、發明說明（8) 5圖中的非晶矽層1 7 a係設於開口 1 6露出的表面上，以覆蓋 並與摻雜複晶矽接觸插塞1 3相接觸。非晶矽層1 7a係於沈 積期間藉由將磷加進矽甲烷或矽二甲烷中而進行原位摻 雜’其摻雜濃度係低於6xi(P stoms/cm3。這樣低的摻雜 濃度可使矽種選擇性成長在露出的非晶矽層表面上β如果 所沈積的非晶矽層1 7a具有較高的摻雜濃度，較不易達成 矽種的選擇性成長。 接著施行一CMP程序以去除氧化矽層14表面上的非晶 矽層17a部分，而在開口16内形成一冠狀非晶矽儲存點圖 案17b，如第6圖所示者。經CMP程序處理而露出的氧化矽 層14上表面，可使一使用氫氟酸（HF)溶液的濕式蝕刻程 序或是HF氣體钱刻程序，能選擇性地去除氧化石夕層或 BPSG層14，而形成冠狀非晶矽儲存點圖案nb，其包括兩 個非晶矽垂直圖案，且以一非晶矽水平圖案相連接。此一 冠狀非晶矽儲存點圖案17b的水平圖案，係覆蓋並與儲存 點接觸開口12内的摻雜複晶矽接觸插塞13相接觸’如第7 =所不者。很重要的一點是，冠狀非晶矽儲存點圖案1 7b 包含有一摻雜非晶矽層”乂容許後續的矽種能 選擇性地生成在這些表面上。 狀非？衝氫氟酸溶液施行-預清洗程序，以去除冠 點電極表面上的原生氧化物。其他去除原生 物的方法係將其暴露於一超高真空（untra high :cuum，UHV)系統中，其溫度係介於5〇〇至8〇〇乞，而壓力 '、氐於1 X 1〇 8 t〇rr。其次，第8圖所示的hsg矽層η过係 五、發明說明（9) 在UHV系統中以原位處理方式選擇性地僅形成在冠狀非晶 矽儲存點圖案17b上的。其中，HSG矽種18a的選擇性沈積 程序係在UHV系統中以原位處理方式進行的，其溫度介於 500至800 °C、壓力小於1 Torr條件下，並使用矽甲烷或矽 二甲烷，或是使用混在氦氣中的矽甲烷或矽二甲烷當作原 料。接著’在氮氣環境中且溫度介於5〇0至8〇〇 t^力^ 於1.0 Tori·條件下，施行一熱退火處理程序，其同樣是在 UHV系統中以原位處理方式進行的，用以將HSG矽種Ua轉 變成為一HSG矽層l8b，如第9圖所示者，形成冠狀非晶矽 儲存點電極17c °HSG石夕層18b中凸起和凹陷的圖案，係包 括晶粒尺寸介於約200至800埃的HSG^- 儘管現在因為包含有一HSG矽層18b可增加表面積而提 高電容量，然而由於HSG矽層中所具有從下方非晶矽儲存 點圖案17b擴散過來的摻雜濃度較低’致使冠狀儲存點電 極1 7c仍無法提供最佳的效能。因此，刻意選擇性地沈積 —摻雜複晶矽層19，使其僅覆蓋在冠狀儲存點電極17c露 出的HSG矽層18b上。摻雜複晶矽層19的沈積程序係在上述 UHV系統中以原位處理方式進行的。若前述HSG矽種和熱退 火處理程序均係在一串列工具機台（cluster t〇〇l)的反應 室中進行的’則摻雜複晶矽層1 9也可以在該串列工具機台 的反應至中進行’使得在沈積HSG石夕層和摻雜複晶硬的步 驟之間不必暴露於空氣中。摻雜複晶矽層丨9，如第丨〇圖所 示者’係於溫度介於500至80(TC條件下選擇性地沈積在 HSG石夕層18b上的’其厚度係小於1〇〇埃，並且在沈積程序 413938 五、發明說明（ίο) 期間藉由將磷或砷加進矽甲烷或矽二甲烷中而進行原位摻 雜的，其摻雜濃度約為3 X 1 02G atoms/cm3。在沈積期間以 及在後續的熱循環期間，例如用來將HSG矽種轉變成HSG矽 層的製程與加溫處理，以及後續用來形成電容器介電層的 製程與加溫處理，均會使摻雜質從複晶矽層1 9擴散出去， 提供HSG矽層1 8b所需的摻雜濃度，因此可使在較淡摻雜濃 度之HSG矽層常見的電容空乏現象減至最小。 接著，以第11圖繪示並說明完成DRAM電容器構造22的 製程，其具有包括HSG矽層18b之冠狀儲存點電極17c。在 冠狀儲存點電極17c之HSG矽層18b上，形成一電容器介電 層20 ’例如是0N0層（氧化處理之氮化矽層-氧化矽層）^其 中製作該0Ν0層的步驟包括：先成長一厚度介於1〇至50埃 的氧化矽層；接著沈積一厚度介於10至60埃的氮化矽層； 然後熱氧化（thermal oxidation)該氮化矽層，以於氧化 梦層上形成一氮氧化梦（oxynitride)層，其相對於二氧化 石夕的等效厚度（equivalent silicon dioxide thickness) 係介於40至80埃。用於熱氧化上述氮化矽層的溫度係介於 700至11 〇〇°C ’可一併將摻雜複晶矽層19的摻雜物驅入HSG 矽層18b中。若有需要，也可以使用NO(氮化矽-氧化矽）或 ThO5等材質的電容器介電層，並可在形成這些電容器介電 層期間將摻雜物從摻雜複晶矽層1 9中擴散到HSG矽層1 8b 中，或是利用一獨立的熱退火程序來達成。 最後，以LPCVD程序沈積厚度介於1000至2〇〇〇埃的另 一複晶矽層。藉由將磷加進矽甲烷中所進行的原位摻雜程
第13頁 413938 五、發明說明（u) 序’以完成此，複晶矽層的摻雜。其次施行异尊他 用Cl2作為蝕刻劑的RIE程序，定義出複晶矽上 :和使 電極21，如第11圖所示者。再一次地，以氧電紫處理和 細的濕式清潔步驟去除光阻圖案。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限^本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 第14頁
Claims (1)
- 413938 六、申請專利範圍 1_ 一種在一半導體基底上製造動態隨機存取記憶體 (DRAM)裝置之電容器構造的方法，包括下列步驟： 提供一底層轉移閘極電晶體，包括一閘極構造，位於 一閘極絕緣層上；絕緣間隙壁，位於該閘極構造的側壁 上；及一源極/汲極區’位於該半導體基底未被該間極構 造蓋住的區域中； 於一複合絕緣層中形成一儲存點接觸開口，用以露出 一源極區的上表面； 形成一摻雜複晶矽插塞於該儲存點接觸開口内； 於一厚絕緣層中形成一開口，用以露出該複合絕緣層 的一部份上表面，並露出該摻雜複晶矽插塞的上表面； 沈積一摻雜非晶矽層； 以於該 去除該厚絕緣層表面上的該摻雜非晶梦層 絕緣層的開口中形成一非晶矽儲存點圖案； 去除該厚絕緣層，以形成一冠狀非晶矽儲存點圖案 二包括該摻雜非晶矽層的垂直圖案，利用該摻雜非晶矽 垂直圖案可連接至該摻雜非晶石夕層的水平圖案，而 ::雜非晶石夕層水平圖案’可覆蓋並與該摻雜複晶石夕插 订 之摻雜韭月二H a t π故旭狀非晶碎儲存點圖貧 摻雜非晶矽層表面上的原生氧化物（native q 選擇性地形成半球形晶粒（HSG)矽種於 矽 儲存點圖案之摻雜非晶矽層表面上； 对狀非的矽 施行一熱退火處理而將該HSG矽種轉變成為—_413938 六、申請專利範圍 層’以形成一冠狀儲存點電極，其包括該HSG矽層，位於 該冠狀非晶矽儲存點圖案上； 選擇性地沈積一摻雜複晶矽層於該冠狀儲存點電極之 該H S G石夕層上； 形成一電容器介電層於該冠狀儲存點電極之該摻雜複 晶矽層上’藉此在形成該電容器介電層期間，摻雜物可從 該摻雜複晶矽層擴散進入該HSG矽層中；以及 形成該電容器構造的上層平板電極。 2,如申請專利範圍第1項所述之方法，其中形成該摻 雜複晶矽插塞的步驟包括：以LPCVD程序沈積一複晶矽 層，其厚度介於1 000至6000埃，並於沈積期間藉由將磷或 砷加進矽甲烷中而進行原位（in_si tu)摻雜，形成摻雜濃 度介於1\1〇19至2父102(131;〇1〇3/(：1〇3的掺雜複晶石夕插塞。 3 ·如申請專利範圍第1項所述之方法，其中該厚絕緣 層係由LPCVD程序所製成之氧化矽層，其厚度介於4〇〇〇至 20000 埃。 4.如申請專利範圍第1項所述之方法，其中該厚絕緣 層係由LPCVD或PECVD程序所沈積之硼磷矽玻璃（BPSG) ’其 厚度介於4000至20000埃。 5·如申請專利範圍第1項所述之方法，其中該絕緣層 中的開口 ，係藉由使用CHF3當作蝕刻劑的非等向性R 1E程 序所形成。 6.如申請專利範圍第1項所述之方法’其中^成該換 -ττ L Ρ C V D 雜非晶矽層的步驟包括：於低於5 5 0 °C的溫度了牙第16頁 413938 六、申請專利範圍 程序沈積一非晶碎層，其厚度介於300至2000埃，並於沈 積期間藉由將磷加進矽甲烷或矽二甲烷中而進行原位摻 雜，其摻雜濃度係低於6 X 1 02ϋ s toms/cm3。 7. 如申請專利範圍第1項所述之方法，其中該HSG矽種 係於溫度介於500至800 °(：、壓力小於11'〇1'1'條件下，使用 矽甲烷或矽二曱烷，或是使用混在氦氣中的矽甲烷或矽二 甲烷’而選擇性地形成在該冠狀非晶矽儲存點圖案之該摻 雜非晶矽層上。 8. 如申請專利範圍第1項所述之方法，其中該HSG矽層 係將HSG矽種置於氮氣環境中，並於溫度介於500至8〇〇 C、壓力小於1 Torr條件下’施行熱退火處理而製成的。 9. 如申請專利範圍第1項所述之方法，其中該摻雜複 晶矽層係於溫度介於5 00至800 °C情況下選擇性地沈積在該 HSG矽層上的’其厚度小於1〇〇埃，並於沈積期間藉由將麟 加進矽曱烷或矽二甲烷中而進行原位摻雜，其摻雜濃度約 為3 xlO20 stoms/cm3。 10. 如申請專利範圍第1項所述之方法，其中該電容器 介電層係0N0構造’其相對於二氧化矽的等效厚度 (equivalent silicon dioxide thickness)係介於40 至80 埃’製作該ΟΝΟ構造的步驟包括：先施行—起始熱氧化反 應，以形成一厚度介於1〇至5〇埃的氧化矽層；接著沈積— 厚度。介於10至60埃的氮化矽層；然後在溫度介於7〇()至 1000 C條件下熱氧化該氮化矽層，以於該氧化矽層上形成 一氮氧化矽（oxynitride)層，並將該摻雜複晶矽層的摻雜 第17頁 413938第18頁 4139S8一 六、申請專利範圍 ' ' ~~ " — 去除該複合絕緣層表面上的該厚絕緣層，以形成—冠 狀非晶石夕儲存點圖案，其包括兩個摻雜非晶石夕垂直圖案， 其利用一摻雜非晶矽水平圖案相連接，藉由該摻雜非晶矽 水平圖案’以覆蓋並與該摻雜複晶矽插塞接觸； 施行一稀釋氫氟酸（DHF)預清潔程序，以去除該冠狀 摻雜非晶矽儲存點圖案表面上的原生氧化物； 於一UHV系統中，選擇性地形成半球形晶粒（HSG)石夕種 於該冠狀摻雜非晶矽儲存點圖案之摻雜非晶矽層的表面 上； 在該U Η V系統中施行一原位（i n - s丨t u)熱退火處理，用 以將該HSG矽種轉變成為一hsG矽層，從而形成一冠狀儲存 點電極’其包括該HSG矽層，位於該冠狀摻雜非晶矽儲存 點圖案上； 在該UHV系統中以原位處理方式選擇性地沈積第二濃 摻雜複晶矽層，覆於該冠狀儲存點電極之該(|5(^矽層上； 形成一電容器介電層於該冠狀儲存點電極上，藉此在 形成該電容器介電層期間，摻雜物可從該第二濃摻雜複晶 矽層擴散進入該HSG矽層中； ％ 沈積一複晶矽層；以及 定義該複晶矽層的圖案’以形成該電容器構造的複晶（ 矽上層電極。 Μ 12.如申請專利範圍第項所述之方法，其中該複合 絕緣層包括一氣化石夕或蝴碟石夕玻璃材質的底層，其由 LPCVD或PECVD程序所形成，而厚度係介於1〇〇〇至5〇〇〇埃；第19頁 413938 六、申請專利範圍 並包括一氮化矽頂層，其由LPCVD或PECVD轾序所形成，而 厚度係介於50至1 0000埃。 13.如申請專利範圍第11項所述之方法，其中用於該. 摻雜複晶矽插塞的該第一摻雜複晶矽插塞，係由下列步驟 所形成：以LPCVD程序沈積一厚度介於1 000至6000埃的複 晶矽層，並於沈積期間藉由將磷或砷加進矽曱烷中而進行 原位（in-si tu)摻雜，使得該摻雜複晶矽層的摻雜濃度介 於1 X 1019 至2 X IIP stoms/cm3。 1 4.如申請專利範圍第丨丨項所述之方法，其中形成該 摻雜非晶矽層的步驟包括：於低於5 5 0 °C的溫度下利用 LPCVD程序沈積一非晶矽層，其厚度介於300至2000埃，並 於沈積期間藉由將磷加進矽甲烷或矽二甲烷中而進行原位 摻雜’其摻雜濃度係低於6 X 1 〇2ΰ stoms/cm3。 1 5·如申請專利範圍第丨丨項所述之方法，其中係施行 該DHF預清潔程序以去除該摻雜非晶矽層表面上的原生氧 化物。 16.如申請專利範圍第丨丨項所述之方法’其中該HSG矽 種係於該U Η V系統中且溫度介於5 〇 〇至8 0 0 °C、壓力小於1 Torr條件下’使用矽甲烷或矽二甲烷’或是使用混在氦氣 中的珍甲烧或石夕二甲炫，而選擇性地形成的。 17‘如申請專利範圍第u項所述之方法，其中係藉由 該熱退火處理而從該HSG矽種製成該HSG矽層，其係於該 UHV系統中，且溫度介於5〇〇至8〇〇、壓力小T〇rr條 件下施行的。第20頁 413938 六、申請專利範園 18.如申請專利範圍第11項所述之方法，其令該第一 濃摻雜複晶矽層係於溫度介於5 0 〇至8 0 0 °C情況下，以在該 UHV系統令原位處理方式選擇性地沈積在 其厚度小於1〇〇埃，並於沈積期間 增上的· s toms/cm3 f烷中而進行原位摻雜 藉由將碟加進矽甲烷 … 再推雜遺度約為3 X1 4
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088110945A TW413938B (en) | 1999-06-29 | 1999-06-29 | Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088110945A TW413938B (en) | 1999-06-29 | 1999-06-29 | Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW413938B true TW413938B (en) | 2000-12-01 |
Family
ID=21641316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088110945A TW413938B (en) | 1999-06-29 | 1999-06-29 | Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW413938B (zh) |
-
1999
- 1999-06-29 TW TW088110945A patent/TW413938B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962250B2 (ja) | 半導体記憶装置の製造方法 | |
| US5843820A (en) | Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor | |
| US5913119A (en) | Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure | |
| US6046083A (en) | Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications | |
| US4604150A (en) | Controlled boron doping of silicon | |
| US6077742A (en) | Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance | |
| US6703273B2 (en) | Aggressive capacitor array cell layout for narrow diameter DRAM trench capacitor structures via SOI technology | |
| US4676847A (en) | Controlled boron doping of silicon | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| US5858838A (en) | Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate | |
| US6528384B2 (en) | Method for manufacturing a trench capacitor | |
| TWI294667B (en) | Method for forming buried plate of trench capacitor | |
| US6037219A (en) | One step in situ doped amorphous silicon layers used for selective hemispherical grain silicon formation for crown shaped capacitor applications | |
| US6569729B1 (en) | Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application | |
| US6723611B2 (en) | Vertical hard mask | |
| TW591756B (en) | Method of fabricating a memory cell with a single sided buried strap | |
| US5789291A (en) | Dram cell capacitor fabrication method | |
| US5837582A (en) | Method to increase capacitance of a DRAM cell | |
| US6759335B2 (en) | Buried strap formation method for sub-150 nm best DRAM devices | |
| US5521112A (en) | Method of making capacitor for stack dram cell | |
| US6194265B1 (en) | Process for integrating hemispherical grain silicon and a nitride-oxide capacitor dielectric layer for a dynamic random access memory capacitor structure | |
| US6165830A (en) | Method to decrease capacitance depletion, for a DRAM capacitor, via selective deposition of a doped polysilicon layer on a selectively formed hemispherical grain silicon layer | |
| US6127221A (en) | In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application | |
| US6187659B1 (en) | Node process integration technology to improve data retention for logic based embedded dram | |
| US6538287B2 (en) | Method and structure for stacked DRAM capacitors and FETs for embedded DRAM circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |