TW388951B - Method for producing mixed mode semiconductor devices - Google Patents
Method for producing mixed mode semiconductor devices Download PDFInfo
- Publication number
- TW388951B TW388951B TW87118124A TW87118124A TW388951B TW 388951 B TW388951 B TW 388951B TW 87118124 A TW87118124 A TW 87118124A TW 87118124 A TW87118124 A TW 87118124A TW 388951 B TW388951 B TW 388951B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- scope
- item
- oxide layer
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
3629TWF.DOC/002 A7 B7 _ 五、發明説明(I ) 本發明是有關於一種半導體混合元件(Mixed Mode)的 製造方法,且特別是有關於一種製程簡化之半導體混合元 件的製造方法。 在習知之半導體混合元件(Mixed Mode)的製造方法, 係利用熱氧化法同時氧化矽基底及複晶矽層,而分別形成 聞極氧化層(Gate Oxide Layer)及複晶砂間氧化層(Inter-poly Oxide)。因矽基底及複晶系的晶體結構不同,會使閘 極氧化層及複晶矽間氧化層之厚度比約爲1 : 2,而無法同 時控制閘極氧化層與複晶矽間氧化層之厚度,且所製得的 閘極氧化層品質控制困難。又習知的方法需要形成兩層複 晶矽層以作爲電容器的上、下電極,再以蝕刻的方式去除 此兩層複晶矽層,所以製程較爲煩複,製程周期較長,且 製程成本高。 以下請參照第1A圖至第1H圖,說明一種習知製造 半導體混合元件的方法。 請參照第1A圖,提供一基底100,此基底100已形 成場氧化層101和元件主動區102,其中元件主動區102 爲一層氧化層1〇4所覆蓋。於基底100上,形成一層共形 的(conf〇rmal)第一複晶矽層103。在第一複晶矽層103上, 形成一·已定義圖案之第一光阻層105,用以覆蓋後續欲形 成電容器下電極的區域。 請參照第1B圖,以第一光阻層105爲蝕刻罩幕,去 除未被第一光阻層105所覆蓋之部分的第一複晶矽層 1〇3 ’直至裸露出場氧化層101,並除去第一光阻層105, 3
本紙張尺度適用中國國家鱗(rNS )八4規格(210X 297公爱T (請先閱讀背面之注意事項再填寫本頁)
A7 A7 經滅部屮-?Ki?'"^^-T消於合 3629TWF.DOC/002 D / 五、發明説明(> ) 以形成電容器的下電極l〇3a。 請參照第1C圖,去除元件主動區102之氧化層104 之後,1以熱氧化法在元件主動區102之基底100上,形成 一層閘極氧化層107,同時在下電極103a的上表面及側壁 上,形成一層複晶矽間氧化層106。 請參照第1D圖,在基底100上,形成一層共形的第 二複晶矽層108,並覆蓋場氧化層101、閘極氧化層107 及複晶砂間氧化層106。 <· 請參照第1E圖,於第二複晶矽層108上,形成一層 共形的矽化鎢(WSi2)層110。 請參照第1F圖,於矽化鎢層110上形成一已定義圖 案之第二光阻層112,用以覆蓋後續欲形成電容器上電極 的區域,及後續欲形成閘極之區域。 請參照第1G圖,以第二光阻層112爲蝕刻罩幕,去 除未被第二光阻層Π2所覆蓋之部分的矽化鎢層110,直 至裸露出部分的第二複晶矽層108。 請參照第1H圖,續以第二光阻層112爲蝕刻罩幕, 去除未被第二光阻層Π2所覆蓋之部分的第二複晶矽層 108,以形成電容器的上電極ll〇a,及閘極114,此上電 極110a係由第二複晶砂層108及砍化鎢層110所組成; 同時以複晶矽間氧化層106爲蝕刻罩幕,,去除第二複晶矽 層108,直至裸露閘極氧化層107及場氧化層100,以暴 露出電容器的下電極l〇3a。並除去第二光阻層112,以在 基底上,形成一閘極114及電容器(Capacitor)116。此電容 4 本紙張尺度適用中國國家標埤((:阳)八4規格(2〗0'乂297公釐) 一 (誚先閲讀背面之注意事項再填寫本頁)
3629TWF.DOC/O〇2 A7 B7 五 '發明説明(,) 器II6係由下電極103a、複晶矽間氧化層1〇6、第二複晶 矽層108及矽化鎢層110所組成,而閘極II4係由閘極氧 化層107、第二複晶砍層108及第一複晶砂層102。 在上述方法中’係利用熱氧化法氧化矽基底1〇〇及第 〜複晶矽層單103,而分別形成閘極氧化層丨〇7及複晶砂 間氧化層106。因砂基底及複晶系的晶體結構不同,會使 閘極氧化層107及複晶矽間氧化層1〇6之厚度比約爲1:2, 而無法同時控制閘極氧化層107與複晶矽間氧化層1〇6之 厚度,且得所製得的閘極氧化層1〇7品質控制困難,而造 成半導體元件不良率大增。又此方法需要形成兩層複晶石夕 層以作爲電容器的上、下電極’再以蝕刻方法去除此兩層 複晶矽層,所以製程較爲煩複,製程周期較長,且製程成 本高。 因此,本發明的目的就是在提供一種製程簡化的半導 體混合元件(Mixed Mode)之製造方法。 本發明的另一目的在於提供一種可以控制閘極氧化層 品質及厚度的方法。 爲達成本發明之上述目的’本發明的目的乃在提供一 種半導體混合元件的製造方法。此方法係首先提供一基 底,基底已形成一閘極氧化層及元件隔離區,於閘極氧化 層及元件隔離區上,形成一共形的導電層。接著在導電層 上,形成一共形的介電層。其後定義介電層,以形成一複 晶矽間氧化層。接著於導電層及複晶矽間氧化層上,形成 一共形的導電材料層。其後在導電材料層上,形成一已定 1.—-— I I I I -r.^j^ II - I I I 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中夬橾準局貝工消費合作社印裝 5
3629TWF.DOC/002 3629TWF.DOC/002 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明(f) 義圖案之罩幕層,以罩幕層爲蝕刻罩幕,去除未被罩幕層 所覆蓋之部分的導電材料層,直至裸露出該導電層。接著 以罩幕層及複晶矽間氧化層爲蝕刻罩幕,去除未被罩幕層 及複晶矽間氧化層所覆蓋之部分的導電層,直至裸露出閘 極氧化層及元件隔離區。最後去除罩幕層,以在基底上, 形成一閘極和一電容器。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例',並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A圖至第1H圖顯示習知一種半導體混合元件之 製造流程的剖面示意圖;以及 第2A圖至第2F圖顯示本發明一較佳實施例之一種半 導體混合元件之製造流程的剖面示意圖。 圖式之標記說明: 100,200 :基底 101 :場氧化層 102:元件主動區 103 :第一複晶砂層 103a :下電極 104 :氧化層 105 :第一光阻層 106 :複晶砂間氧化層 107,202 :閘極氧化層 6 (請先閲讀背面之注意事項再填寫本頁) •裝. 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 3629TWF.DOC/002 五、發明説明(ί ) 108 :第二複晶矽層 110 :矽化鎢層 1 10a :上電極 1 12 :第二光阻層 114,212 :閘極 116, 214:電容器 201 :元件隔離區 204 :導電層 204a :下電極 206 :介電層 206a:複晶砂間氧化層 207 :第一罩幕層 208 :導電材料層 208a ··上電極 210 :第二罩幕層 實施例 本發明係提供一種半導體混合元件之製造方法,以下 請參照第2A圖至第2F圖說明本發明之實施例。 請參照第2A圖,提供一基底200,此基底200已形 成一層閘極氧化層202及元件隔離區201。在閘極氧化層 202及元件隔離區201上,形成一層共形的導電層204。 其中元件隔離區201例如爲場氧化層;導電層204例如爲 複晶矽層,其形成的方法例如爲化學氣相沉積法(CVD)。 請參照第2B圖,在導電層204上,形成一層共形的 本纸張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) I. —1 I »1 - - -II - I —I— n 811 I ----- ' X In I . .1 I . .___.----\ U3. 靖 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印裝 A7 A7 3629TWF.DOC/002 B7 五、發明説明(〖7 ) " (請先閲讀背面之注意事項再填寫本頁) 介電層2〇6。在介電層206上,形成一已定義圖案之第一 罩幕層207 ’用以覆蓋後續欲形成電容器下電極的區域。 其中介電層206的材質例如爲氧化矽或氧化矽/氮化矽/氧 化矽複合材料’其形成方法例如爲熱氧化法或化學氣相沉 積法。其中第一罩幕層207例如爲光阻層。 請參照第2C圖,以第一罩幕層207爲蝕刻罩幕,去 除未被第一罩幕層2〇7所覆蓋之部分的介電層206,直至 裸露出導電層2〇4,並除去第一罩幕層2〇7,以形成一:^ 晶矽間氧化層2〇6a。其中去除未被第一罩幕層207所覆蓋 之部分的介電層206的方法例如爲非等向性蝕刻法 (Anisotropic etching) 0 請參照第2D圖,在導電層204及複晶矽間氧化層206a 上,形成一層共形的導電材料層208。導電材料層208例 如爲矽化鎢層(WSix層)、矽化鈦層(TiSix層)或矽化鈷層 (<:(^1層),其形成方法例如爲化學氣相沉積法。 經濟部中央揉準局貝工消费合作社印裝 請參照第2E圖,在導電材料層2〇8上’形成一已定 義圖案之第二罩幕層210,以第二罩幕餍210爲蝕刻罩幕, 去除未被第二罩幕層210所覆蓋之部分的導電材料層 208,直至裸露出導電層204,以形成電容器的上電極208a。 其中第二罩幕層210例如爲光阻層;去除未被第二罩幕層 21〇所覆蓋之部分的導電材料層208的方法例如爲非等向 性蝕刻法。 請參照第2F圖,續以第二罩幕層210及複晶矽間氧化 層206a爲蝕刻罩幕,去除未被第二蕈幕層210及複晶砂 _____8 本紙張尺度逋用中國國家棣牟(CNS )八4規描「( 210X297公麓y 3629TWF.DOC/002 經濟部中央揉率局貝工消费合作杜印氧 A7 B7 五、發明説明(/]) 間氧化層206a所覆蓋之部分的導電層204,直至裸露出閘 極氧化層202及元件隔離區201。在此一步驟中,係以複 晶矽間氧化層206a爲蝕刻罩幕,進行導電層204的蝕刻, 以形成電容器的下電極204a,可以自行對準(Self-aligned) 於複晶矽間氧化層206a。最後,去除第二罩幕層210,以 在該基底上,形成一閘極212和一電容器214。其中去除 未被第二罩幕層210及複晶矽間氧化層206a所覆蓋之部 分的導電層204的方法例如爲非等向性蝕刻法。此電容器 214係由下電極204a、複晶砂間氧化層206a及上電極208a 所組成,而閘極212係由導電材料層208和導電層204所 構成。 由上述本發明較佳實施例可知,應用本發明具有下列 優點:(1).本發明的製程中,只形成一層複晶矽層,步驟 比習知的方法簡單。(2).因閘極氧化層及複晶矽間氧化層 分爲兩步驟形成,閘極氧化層及複晶矽間氧化層的厚度不 會互相影響,可以控制閘極氧化層之厚度,且所製得的閘 極氧化層品質較優異,可提高半導體元件之良率。(3).製 程較爲簡單,製程周期較短,且製程成本較低。(4).以本 發明製得的電容器係由下電極(複晶矽層)、複晶矽間氧化 層(氧化矽層)及上電極(導電材料層)組成,而習知方法製 得的電容器係由第一複晶矽層、複晶矽間氧化層、第二複 晶矽層及矽化鎢層組成。本發明所製得的電容器較習知方 法製得的電容器少一層第二複晶矽層,所以本發明所製得 的電容器其電阻値較低,具有較佳之電容器電壓係數 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 3629TWF.DOC/002 gy 五、發明説明(?) (Capacitor voltage coefficient)。(5).在形成電容器的下電 極時,可以自行對準(Self-aligned)於電容器中的複晶矽間 氧化層。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 I-I^------—— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 3629TWF.DCC/002 A8 B8 C8 D8 六、申請專利範圍 ι·一種半導體混合元件之製造方法,包括 提供一基底,該基底已形成一閘極氧化列步驟: 離區’於該閘極氧化層及該元件隔離區上形成〜及元件隔 晶矽層; 乂〜共形的 經濟部中央樣率局貝工消费合作社印榘 複 在該複晶矽層上,形成一共形的介電層· 定義該介電層,以形成一複晶矽間氧化層. 在該複晶矽層及該複晶矽間氧化層上,@ 的導電材料層;以及 定義該導電材料層和該複晶矽層,並1 複晶矽間氧化層所覆蓋之該複晶矽層,直未被該 氧化層及該元件隔離區,以在該基底上形成〜 ^鬧極 容器。 *極和〜電 2. 如申請專利範圍第1項所述之製造方丨去, 電層包括氧化矽層。 該介 3. 如申請專利範圍第1項所述之製造方法其中^ 電層包括氧化矽/氮化矽/氧化矽複合材料層。 一、該介 4·如申請專利範圍第1項所述之製造方法,其中該導 電材料層包括矽化鎢層、矽化鈦層和矽化站層其中~之^。' 5.如申請專利範圍第1項所述之製造方法,其中該元 件隔離區包括場氧化層。 6_如申請專利範圍第1項所述之製造方法,其中形成. 該複晶矽層的方法包括化學氣相沉積法。 7.如申請專利範圍第1項所述之製造方法,其中定義 該介電層的方法包括非等向性蝕刻法。 共形 f請先閑讀背面之注意事項再填寫本耳) -訂 -% 本紙張尺度逋用中國國家揉率(CNS ) A4規格(210X297公釐) 經濟部中央標率局Λ工消费合作社印氧 A8 3629TWF.DOC/002 B8 C8 D8 六、申請專利範圍 8. 如申請專利範圍第1項所述之製造方法,其中形成 該導電材料層的方法包括化學氣相沉積法。 9. 一種半導體混合元件之製造方法,包括下列步驟: 提供一基底,該基底已形成一閘極氧化層及元件隔 離區,於該閘極氧化層及該元件隔離區上形成一共形的導 電層; 在該導電層上,形成一共形的介電層; 定義該介電層上,以形成一複晶矽間氧化層; 在該導電層及該複晶矽間氧化層上,形成一共形的 導電材料層; 定義該導電材料層和該導電層,並且去除未被該複 晶矽間氧化層所覆蓋之部分的該導電層,直至裸露出該閘 極氧化層及該元件隔離區,以在該基底上形成一閘極和一 電容器。 10. 如申請專利範圍第9項所述之製造方法,其中該 導電層包括複晶矽層。 11. 如申請專利範圍第9項所述之製造方法,其中該 介電層包括氧化矽層。 12. 如申請專利範圍第9項所述之製造方法,其中該 介電層包括氧化矽/氮化矽/氧化矽複合材料層。 13. 如申請專利範圍第9項所述之製造方法,其中該 導電材料層包括矽化鎢層、矽化鈦層和矽化鈷層其中之 -- 〇 14. 如申請專利範圍第9項所述之製造方法,其中該 裝 訂 象 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家揉準(CNS ) A4规格(210X297公釐) .3629TWF.DOC/002 A8 B8 C8 D8 六、申請專利範圍 元件隔離區包括場氧化層。 如申請專利範圍第9項所述之製造方法,其中形 成該導電層的方法包括化學氣相沉積法。 16. 如申請專利範圍第9項所述之製造方法,其中去 除未被該第一罩幕層所覆蓋之部分的該介電層的方法包括 非等向性蝕刻法。 17. 如申請專利範圍第9項所述之製造方法,其中形 成該導電材料層的方法包括化學氣相沉積法。 II------ΙΓ裝------ir-------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾率局貝工消费合作社印«. 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118124A TW388951B (en) | 1998-10-31 | 1998-10-31 | Method for producing mixed mode semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118124A TW388951B (en) | 1998-10-31 | 1998-10-31 | Method for producing mixed mode semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
TW388951B true TW388951B (en) | 2000-05-01 |
Family
ID=21631836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87118124A TW388951B (en) | 1998-10-31 | 1998-10-31 | Method for producing mixed mode semiconductor devices |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW388951B (zh) |
-
1998
- 1998-10-31 TW TW87118124A patent/TW388951B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW407339B (en) | Method for fabricating a contact of a semiconductor device | |
US6835662B1 (en) | Partially de-coupled core and periphery gate module process | |
US6780708B1 (en) | Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography | |
TWI224829B (en) | Method for reducing pitch in semiconductor fabrication | |
TW407381B (en) | Manufacture of the flash memory cell | |
TW591719B (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
TW441005B (en) | Method for producing dual gate oxide layer device | |
TW200522270A (en) | Method for fabricating semiconductor devices having silicided electrodes | |
TW454294B (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
TW527632B (en) | Method of manufacturing flash memory device | |
TW392324B (en) | Dual damascene process | |
TW557538B (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
TW466684B (en) | Method for forming deep trench capacitor under shallow trench isolation structure | |
TW297954B (en) | Manufacturing method of load resistor of SRAM | |
GB2245422A (en) | A method of fabricating capacitors in a dram cell | |
TW388104B (en) | Structure and fabricating method of self-aligned contact | |
TW384544B (en) | Method of manufacturing cylindrical capacitors | |
TW402780B (en) | Device isolation structure for semiconductor device and method thereof | |
TW451315B (en) | Process for making a semiconductor device, and the semiconductor device | |
TW388951B (en) | Method for producing mixed mode semiconductor devices | |
TW423080B (en) | Semiconductor device and its manufacturing method | |
TW445620B (en) | Method for manufacturing the source line of nonvolatile memory | |
TW413882B (en) | Fabrication method of capacitor having high capacitance | |
TW561590B (en) | A method for fabricating a floating gate of flash ROM | |
TW461049B (en) | Bottom electrode process and structure of capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |