TW202422824A - 半導體裝置結構及其形成方法 - Google Patents

Abstract

提供一種半導體裝置結構。半導體裝置結構包括具有裝置區域的基底及環繞裝置區域的密封環區域。半導體裝置結構包括位於密封環區域上方的密封環結構。密封環結構環繞裝置區域。半導體裝置結構包括位於密封環結構及基底上方的接合膜。半導體裝置結構包括埋入接合膜內的接合墊。接合墊沿垂直於基底的第一上表面的軸線與密封環結構重疊，接合墊的第二上表面與接合膜的第三上表面實質上齊平。

Description

半導體裝置結構及其形成方法

本發明實施例係關於一種半導體裝置結構，且特別是關於一種具有接合墊的半導體裝置結構及其形成方法。

半導體積體電路(integrated circuit, IC)行業經歷了快速增長。積體電路(IC) 材料及設計的技術進步產生了一代又一代的積體電路(IC)。每一代都具有比上一代更小、更複雜的電路。 然而，這些進步增加了處理及製造積體電路(IC)的複雜性。

在積體電路(IC)發展過程中，功能密度(即，每個晶片區域內連線裝置的數量)普遍增加，而幾何尺寸(即，可以使用製造製程形成的最小部件(或線))卻為減少。此種微縮化的製程通常透過提高生產效率及降低相關成本而提供許多好處。

然而，由於特徵部件尺寸繼續減小，因此製造製程持續變得更難以進行。因此，以越來越小的尺寸形成可靠的半導體裝置成為一個挑戰。

在一些實施例中，提供一種半導體裝置結構。上述半導體裝置結構包括：一基底，具有一裝置區域及環繞裝置區域的一密封環區域域。半導體裝置結構包括一密封環結構，位於密封環區域上方。密封環結構環繞裝置區域。半導體裝置結構包括一接合膜，位於密封環結構及基底上方。半導體裝置結構包括一接合墊，埋入接合膜內。接合墊沿垂直於基底的第一上表面的軸線與密封環結構重疊，接合墊的第二上表面與接合膜的第三上表面實質上齊平。

在一些實施例中，提供一種半導體裝置結構。上述半導體裝置結構包括：一基底，具有一裝置區域及環繞裝置區域的一密封環區域域。半導體裝置結構包括一密封環結構，位於密封環區域上方。密封環結構環繞裝置區域。半導體裝置結構包括一第一接合膜，位於基底及密封環結構上。半導體裝置結構包括一第一接合墊，埋入第一接合膜內。第一接合墊與第一接合膜具有相同的厚度。半導體裝置結構包括一導電插塞，位於第一接合墊與密封環結構之間並與第一接合墊及密封環結構接觸。

在一些實施例中，提供一種半導體裝置結構之形成方法。上述方法包括：提供一基底，基底具有一裝置區域及環繞裝置區域的一密封環區域。上述方法包括形成一密封環結構於密封環區域上方。密封環結構環繞裝置區域。上述方法包括形成一第一接合膜於密封環結構及基底上方。上述方法包括局部去除第一接合膜，以形成一開口於第一接合膜內。上述方法包括形成一第一接合墊於開口內。第一接合墊沿垂直於基底的第一上表面的一軸線與密封環結構重疊，且第一接合墊的第二上表面與第一接合膜的第三上表面實質上齊平。

以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容為敘述各個部件及其排列方式的特定範例，以求簡化本揭露內容。當然，這些僅為範例說明並非用以定義本發明。舉例來說，若為以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。

於空間上的相關用語，例如“下方”、“之下”、“下”、“之上”、“上方”等等於此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。

以下對本揭露的一些實施例進行說明。可以在這些實施例中所述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，所述的一些步驟階段可以替換或移除。可以向半導體裝置結構加入額外特徵部件。對於不同的實施例，以下所述的一些特徵部件可以替換或移除。儘管一些實施例說明以特定順序進行的操作，然而這些操作可以以另一邏輯順序來進行。

也可以包括其他特徵部件及製程。舉例來說，可以包括測試結構，以幫助3D封裝或3DIC裝置的驗證測試。 測試結構可以包括例如形成在重佈層中或基底上的測試墊，其允許測試3D封裝或3DIC、使用探針及/或探針卡及相似物。 可以對中間結構以及最終結構進行驗證測試。 此外，本文所揭露的結構及方法可以結合接合已知良好晶粒的中間驗證的測試方法來使用，以增加良率並降低成本。

第1A-1H圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。第1A-1圖繪示出根據一些實施例的第1A圖的半導體裝置結構的平面示意圖。第1A圖繪示出根據一些實施例之沿第1A-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第1A及1A-1圖所示，根據一些實施例，提供一基底110。如第1A及1A-1圖所示，根據一些實施例，在基底110內定義出由切割道C所劃分的多個晶片區域10。根據一些實施例，在各個晶片區域10中，基底110具有一裝置區域112及環繞裝置區域112的密封環區域114。

上述基底110，例如包括半導體基底。基底110例如包括半導體晶圓(例如，矽晶圓)或一部分的半導體晶圓。在一些實施例中，基底110由單晶結構、多晶結構或非晶質結構內包括矽或鍺的元素半導體材料所製成。

在一些其他實施例中，基底110由化合物半導體(諸如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦)、合金半導體(諸如，SiGe或GaAsP)或其組合製成。基底110也可以包括多層半導體、絕緣體上覆半導體(semiconductor on insulator, SOI)(例如，絕緣體上覆矽或絕緣體上覆鍺)或其組合。

在一些實施例中，基底110為包括各種裝置元件的裝置晶圓。在一些實施例中，各種裝置元件形成於基底110內及/或上方。為了簡化及清楚起見，裝置元件未繪示於圖中。各種裝置元件的示例包括主動裝置、被動裝置、其他合適的元件或其組合。主動裝置可以包括形成於基底110的表面上的電晶體或二極體(未繪示)。被動裝置包括電阻器、電容器或其他合適的被動裝置。

舉例來說，電晶體可為金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor,  CMOS)電晶體、雙極接面電晶體(bipolar junction transistor, BJT)、高壓電晶體、高頻電晶體、p通道及/或n通道場效應電晶體(PFET/NFET)等。進行各種製程，例如前段(front-end-of-line, FEOL)半導體製造製程，以形成各種裝置元件。前段(FEOL)半導體製造製程可以包括沉積、蝕刻、佈植、微影、退火、平坦化、一或多種其他適用製程或其組合。

在一些實施例中，隔離特徵部件(未繪示)形成於基底110內。隔離特徵部件用於環繞主動區，且電性隔離位於主動區的基底110內及/或上方所形成的各種裝置元件。在一些實施例中，隔離特徵部件包括淺溝槽隔離(shallow trench isolation, STI)特徵部件、矽局部氧化(local oxidation of silicon, LOCOS)特徵部件、其他合適的隔離特徵部件或其組合。

如第1A及1A-1圖所示，根據一些實施例，介電結構120、密封環結構131、132、133及134以及接線結構140形成於基底110的上表面116上方。根據一些實施例，密封環結構131、132、133及134以及接線結構140形成於介電結構120內。

根據一些實施例，密封環結構131、132、133及134用於防止由後續切割製程引起的裂縫傳播至裝置區域112內。根據一些實施例，密封環結構131、132、133及134用於防止水分擴散至裝置區域112內。

根據一些實施例，密封環結構131、132、133及134形成於密封環區域114上方。根據一些實施例，密封環結構131、132、133及134環繞裝置區域112。根據一些實施例，密封環結構131包括環形帶結構131a、環形壁結構131b、柱體131c及環形壁結構131d。

根據一些實施例，環形帶結構131a堆疊於基底110上方。根據一些實施例，環形壁結構131b、柱體131c及環形壁結構131d連接於基底110與最底下的環形帶結構131a之間以及環形帶結構131a之間。

根據一些實施例，環形壁結構 131b 比環形壁結構 131d 更靠近裝置區域112。根據一些實施例，環形壁結構131b及131d連續性環繞整個裝置區域112。在一些實施例中，環形壁結構131b的線寬W1小於環形帶結構131a的線寬W2。

根據一些實施例，柱體131c位於對應的環形壁結構 131b與環形壁結構131d之間。根據一些實施例，柱體131c比環形壁結構131b窄。根據一些實施例，柱體131c比環形壁結構131d窄。

根據一些實施例，密封環結構132包括環形帶結構132a、柱體132c及環形壁結構132d。根據一些實施例，環形帶結構132a堆疊於基底110上方。根據一些實施例，柱體132c及環形壁結構132d連接於基底110與最下方的環形帶結構132a之間以及環形帶結構132a之間。

根據一些實施例，柱體132c比環形壁結構132d更靠近裝置區域 112。根據一些實施例，環形壁結構132d連續性環繞整個裝置區域112及密封環結構131。根據一些實施例，柱體132c相鄰於對應的環形壁結構132d。根據一些實施例，柱體132c比環形壁結構132d窄。

根據一些實施例，密封環結構133包括環形帶結構133a、環形壁結構133b、柱體133c及環形壁結構133d。根據一些實施例，環形帶結構133a堆疊於基底110上方。根據一些實施例，環形壁結構133b、柱體133c及環形壁結構133d連接於基底110與最下方的環形帶結構133a之間以及環形帶結構133a之間。

根據一些實施例，環形壁結構 133b 比環形壁結構 133d更靠近裝置區域112。根據一些實施例，環形壁結構133b及133d連續性環繞整個裝置區域112及密封環結構131及132。

根據一些實施例，柱體133c位於對應的環形壁結構 133b及133d之間。根據一些實施例，柱體133c比環形壁結構133b窄。根據一些實施例，柱133c比環形壁結構133d窄。

根據一些實施例，密封環結構134包括環形帶結構134a、環形壁結構134b、柱體134c及環形壁結構134d。根據一些實施例，環形帶結構134a堆疊於基底110上方。根據一些實施例，環形壁結構134b、柱體134c及環形壁結構134d連接於基底110與最下方的環形帶結構134a之間以及環形帶結構134a之間。

根據一些實施例，環形壁結構134b比環形壁結構 134d更靠近裝置區域112。根據一些實施例，環形壁結構134b及134d連續性環繞整個裝置區域112及密封環結構131、132及133。

根據一些實施例，柱體134c位於對應的環形壁結構 134b及134d 之間。根據一些實施例，柱體134c比環形壁結構134b窄。根據一些實施例，柱體134c比環形壁結構134d窄。

根據一些實施例，接線結構140包括接線層142及介層連接結構144。根據一些實施例，接線層142堆疊於基底110上方。根據一些實施例，介層連接結構144連接於形成在基底110內/上的裝置(未繪示)與最下方的接線層142之間以及接線層142之間。

在一些實施例中，最上方的環形帶結構131a、132a、133a、及134a及接線層142的上表面131a1、132a1、133a1、134a1及142a與介電結構的上表面122實質上齊平120。

根據一些實施例，介電結構120為多層結構。根據一些實施例，介電結構120包括彼此堆疊的介電層(未繪示)。

根據一些實施例，介電結構120由任何合適的介電材料製成，例如氧化矽、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass, BSG)、磷矽酸鹽玻璃(phosphoric silicate glass, PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass, FSG)、氫化碳氧化矽(SiCO:H)、低k值材料、多孔性介電材料或其組合。

根據一些實施例，介電結構 120 透過任何合適的製程形成，例如化學氣相沉積 (chemical vapor deposition, CVD) 製程、旋塗製程、濺鍍製程或其組合。

密封環結構131、132、133及134由任何合適的導電材料製成，例如銅、銅合金、銀、金、鋁或其組合。接線結構140由任何合適的導電材料製成，例如銅、銅合金、銀、金、鋁或其組合。

如第1B圖所示，根據一些實施例，一鈍化護層150形成於介電結構120、密封環結構131、132、133及134以及接線結構140之上。根據一些實施例，鈍化護層150由諸如氧化物(例如，氧化矽)、氮化物(例如，氮化矽)、相似物或其組合的介電材料製成。

根據一些實施例，鈍化護層150透過任何合適的製程形成，例如化學氣相沉積(CVD)製程、旋塗製程、濺鍍製程或其組合。

如第1B圖所示，根據一些實施例，局部去除鈍化護層150，以在鈍化護層150內形成開口152。根據一些實施例，開口152露出部分的密封環結構131及133以及部分的接線結構140。根據一些實施例，去除製程包括微影製程及蝕刻製程。

如第1B圖所示，根據一些實施例，一接合墊層160形成於鈍化護層150上及開口 152內。根據一些實施例，接合墊層160與密封環結構131及133以及接線結構140直接接觸。

根據一些實施例，接合墊層160包括接合墊162及導線164。根據一些實施例，導線164連接至對應的接合墊162。接合墊層160由任何合適的導電材料製成，例如鋁、鋁合金或其組合。

如第1C圖所示，根據一些實施例，形成一鈍化護層170於鈍化護層150及接合墊層160上方。根據一些實施例，鈍化護層170由諸如氧化物(例如，氧化矽)、氮化物(例如，氮化矽)、相似物或其組合的介電材料製成。

根據一些實施例，鈍化護層170 透過任何合適的製程形成，例如化學氣相沉積 (CVD) 製程、旋塗製程、濺鍍製程或其組合。

如第1C圖所示，根據一些實施例，形成一平坦化層 180於鈍化護層170上。根據一些實施例，平坦化層180具有平坦的上表面182。根據一些實施例，平坦化層180由諸如氧化物(例如，氧化矽)、相似物或其組合的介電材料製成。

根據一些實施例，平坦化層180使用任何合適的製程形成，例如沉積製程(或旋塗製程)及平坦化製程。根據一些實施例，沉積製程包括化學氣相沉積(CVD)製程。

如第1C圖所示，根據一些實施例，形成一蝕刻停止層 190於平坦化層180上。根據一些實施例，蝕刻停止層190由諸如含氮材料(例如，氮化矽)的絕緣材料製成。根據一些實施例，使用諸如化學氣相沉積(CVD)製程、原子層沉積(atomic layer deposition, ALD)製程或物理氣相沉積(physical vapor deposition, PVD)製程的沉積製程形成蝕刻停止層190。

如第1C圖所示，根據一些實施例，形成一接合膜210於蝕刻停止層190上方。根據一些實施例，接合膜210位於密封環結構131、132、133及134、接線結構140及基底110之上。

根據一些實施例，接合膜210由絕緣材料，諸如氧化物(例如，氧化矽)、氮化物(例如，氮氧化矽或碳氮化矽)、相似物或其組合製成。根據一些實施例，接合膜210使用沉積製程形成，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程或物理氣相沉積(PVD)製程。

如第1D圖所示，根據一些實施例，局部去除接合膜210，以在接合膜210內形成開口211、212及213。根據一些實施例，開口211、212及213露出部分的蝕刻停止層190。根據一些實施例，開口 211、212及213在接合墊162上方。

根據一些實施例，開口 212沿著垂直於基底 110 的上表面116的一軸線A1與密封環結構131重疊。根據一些實施例，開口213沿軸線A1與密封環結構133及134重疊。根據一些實施例，去除製程包括微影製程及蝕刻製程。

如第1E圖所示，根據一些實施例，局部去除鈍化護層170、平坦化層180及蝕刻停止層190，以在鈍化護層170、平坦化層180及蝕刻停止層190內形成通孔TH1及TH2。

根據一些實施例，通孔TH1及TH2穿過鈍化護層170、平坦化層180及蝕刻停止層190並露局部接合墊162。根據一些實施例，去除製程包括微影製程及蝕刻製程。

如第1F圖所示，根據一些實施例，沉積一導電層 220於接合膜210上方以及接合膜210的開口211、212及213與通孔 TH1及TH2內。導電層220由任何合適的導電材料製成，例如銅、銅合金、銀、金、鋁或其組合。

根據一些實施例，沉積製程包括物理氣相沉積(PVD)製程、電鍍製程(例如，電化學電鍍(electrochemical plating, ECP)製程)或類似方法。

如第1G圖所示，根據一些實施例，去除位於接合膜210的開口211、212及213以及通孔TH1及TH2以外的導電層220部分。根據一些實施例，去除製程包括平坦化製程，例如化學機械研磨製程。

如第1G圖所示，根據一些實施例，在去除製程之後，餘留的導電層220包括導電插塞221及223以及接合墊222及224。根據一些實施例，導電插塞221形成於通孔TH1內。根據一些實施例，接合墊222形成於接合膜210的開口211內。根據一些實施例，接合墊222與導電插塞221直接接觸。

根據一些實施例，導電插塞221連接在接合墊162 與接合墊222之間。根據一些實施例，導電插塞223形成於通孔TH2內。在一些實施例中，導電塞221的寬度W221或導電塞223的寬度W223的範圍約在0.7μm至2μm的範圍。

根據一些實施例，寬度W221實質上等於通孔TH1的寬度，且寬度W223實質上等於通孔TH2的寬度。若寬度W221或W223小於0.7μm，則通孔TH1或TH2的深寬比會過大，不利於導電插塞221及223的製作。

根據一些實施例，接合墊 224 形成於接合膜210 的開口212及213內。根據一些實施例，接合墊224與其下方的接合墊162重疊。根據一些實施例，接合墊222及224彼此隔開相同的距離D。根據一些實施例，寬度W222實質上等於寬度W224。

在一些實施例中，接合墊222的寬度W222或接合墊224的寬度W224約在1μm至3.5μm的範圍。若寬度W222或W224小於1μm，則接合面積(即，接合墊222或224的上表面222a或224a的面積)會過小，因而不利影響接合墊222或224的接合性。

若寬度W222或W224大於3.5μm，則接合墊222或224的中心部分的移除速度大於接合墊222或224的周圍部分的移除速度，這不利影響接合墊222或224的平坦度。

在一些實施例中，接合墊224的上表面224a及接合墊222的上表面222a與接合膜210的上表面214實質上齊平(或共面)。根據一些實施例，接合墊222及224及接合膜210具有相同的厚度。

根據一些實施例，接合墊 224 包括接合墊 224’及 224”。根據一些實施例，接合墊224’位於開口212內。根據一些實施例，接合墊224’與導電插塞223直接接觸。根據一些實施例，導電插塞223連接於接合墊162與接合墊224’之間。

根據一些實施例，接合墊 224’沿著軸線A1與密封環結構131重疊。根據一些實施例，接合墊224’與環形帶結構131a及環形壁結構131b重疊。在一些實施例中，接合墊224’的邊緣224e沿著軸線A1與其下方的接合墊162的邊緣162e實質上對準。

根據一些實施例，接合墊224”位於開口213內。根據一些實施例，接合墊224”沿著軸線A1與密封環結構133及134重疊。根據一些實施例，接合墊224”與環形條狀結構133a及134a、柱體133c以及環形壁結構133d及134b重疊。

根據一些實施例，接合墊224”的中心224沿軸線A1與接合墊224”下方的開口152的中心152c實質上對齊。

第1H-1圖繪示出根據一些實施例之第1H圖的半導體裝置結構的平面示意圖。第1H圖繪示出根據一些實施例之沿第1H-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第1G、1H及1H-1圖，根據一些實施例，對基底110、介電結構120、鈍化護層150及170、平坦化層180、蝕刻停止層190及接合膜210進行一切割製程。

根據一些實施例，切割製程沿著切割道C切穿基底110、介電結構120、鈍化護層150及170、平坦化層180、蝕刻停止層190及接合膜210，以形成個別的晶片結構100。根據一些實施例，第1H圖僅示出晶片結構100的其中一者。

根據一些實施例，由於本申請在密封環區域114中形成額外的接合墊224，接合墊的數量大幅增加，其提高了晶片結構100的接合性。

第2A-2B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。如第2A圖所示，根據一些實施例，在第1G圖的步驟之後，半導體結構200A接合至第1G圖的半導體結構100A。

半導體結構200A可以類似於第1G圖的半導體結構100A。根據一些實施例，半導體結構200A可選擇性包括一基底110A、一介電結構120A、密封環結構131A、132A、133A及134A、一接線結構140A、一鈍化護層150A、一接合墊層160A、一鈍化護層170A、一平坦化層180A、一蝕刻停止層190A、一接合膜210A、導電插塞221A及223A以及接合墊222A及224A。

根據一些實施例，在半導體結構100A及200A中，由類似標號所指定的元件具有相同或類似的結構及材料。在一些實施例中，接線結構140A的佈局不同於接線結構140的佈局。

根據一些實施例，半導體結構200A的接合墊222A直接接合至半導體結構100A的接合墊222。根據一些實施例，半導體結構200A的接合墊224A直接接合至半導體結構100A的接合墊224。

根據一些實施例，半導體結構200A的接合膜210A直接接合至半導體結構100A的接合膜210。根據一些實施例，接合製程的溫度約在200℃至400℃的範圍。

如第2A及2B圖所示，根據一些實施例，對半導體結構100A及200A進行一切割製程。根據一些實施例，切割製程切穿半導體結構100A及200A，以便形成個別的半導體裝置結構201。

第2B圖僅繪示出根據一些實施例之半導體裝置結構201的其中一者。根據一些實施例，各個半導體裝置結構201包括一晶片結構100及一晶片結構200。根據一些實施例，晶片結構100從半導體結構100A切割而成。根據一些實施例，晶片結構200從半導體結構200A切割而成。

根據一些實施例，由於本申請在密封環結構131、131A、132、132A、133、133A、134及134A之間形成額外的接合墊224及224A，因此大幅增加了接合墊的接合面積，因而提高了半導體裝置結構201的可靠度。

第3A-3D圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。如第3A圖所示，根據一些實施例，除了不形成接合墊層160及鈍化護層170以外，進行第1A-1C圖的步驟。

如第3B圖所示，根據一些實施例，進行第1D-1E圖的步驟，以在接合膜210內形成開口211、212、213及215，並在鈍化護層150、平坦化層180及蝕刻停止層190內形成通孔TH1、TH2及TH3。

根據一些實施例，通孔TH1、TH2及TH3分別連接至開口211、212及215。根據一些實施例，通孔TH1、TH2及TH3分別露出部分的接線結構140及部分的密封環結構131及134。

如第3C圖所示，根據一些實施例，可進行第1F-1G圖的步驟，以形成導電插塞221、223及225以及接合墊222及224。根據一些實施例，導電插塞221、223及225分別形成於通孔TH1、TH2及TH3內。在一些實施例中，導電插塞221的寬度W221或導電插塞223的寬度W223約在0.8μm至1.3μm的範圍。

根據一些實施例，接合墊222及224分別形成於接合膜210 的開口211、212、213及215內。在一些實施例中，接合墊222的寬度W222或接合墊224的寬度W224約在1μm至1.5μm的範圍。根據一些實施例，寬度W222實質上等於寬度W224。

根據一些實施例，(接合墊224中的)接合墊224’位於密封環結構131的中央部分131c上方。根據一些實施例，(接合墊224的)接合墊224”位於密封環結構133的中央部分133c上方。根據一些實施例，(接合墊224的)接合墊224’”位於密封環結構134的中心部分134c上方。

根據一些實施例，導電插塞223位於密封環結構131與其上的接合墊224之間，並密封環結構131與接合墊224直接接觸。根據一些實施例，導電插塞225位於密封環結構134及其上方的接合墊224之間，並密封環結構134與接合墊224直接接觸。

如第3C-3D圖所示，根據一些實施例，對基底110、介電結構120、鈍化護層150、平坦化層180、蝕刻停止層190及接合膜210進行一切割製程。

根據一些實施例，切割製程沿著切割道C切割基底110、介電結構120、鈍化護層150、平坦化層180、蝕刻停止層190及接合膜210，以形成個別的晶片結構 300。根據一些實施例，第3D圖僅繪示出晶片結構300的其中一者。

第4A-4B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。如第4A圖所示，根據一些實施例，在進行第3C圖的步驟之後，半導體結構400A接合至第3C圖的半導體結構300A。

半導體結構400A可類似於第3C圖的半導體結構300A。根據一些實施例，半導體結構400A可選性包括一基底110A、一介電結構120A、密封環結構131A、132A、133A及134A、一接線結構140A、一鈍化護層150A、一平坦化層180A、一蝕刻停止層190A、一接合膜210A、導電插塞221A、223A及225A以及接合墊222A及224A薄。

根據一些實施例，在半導體結構300A及400A中，由類似標號所指定的元件具有相同或類似的結構及材料。在一些實施例中，接線結構140A的佈局不同於接線結構140的佈局。

根據一些實施例，半導體結構400A的接合墊222A 直接接合至半導體結構300A的接合墊222。根據一些實施例，半導體結構400A的接合墊224A直接接合至半導體結構300A的接合墊224。

根據一些實施例，半導體結構400A的接合膜210A直接接合至半導體結構300A的接合膜210。根據一些實施例，接合製程的溫度約在200℃至400℃的範圍。

如第4A及4B圖所示，根據一些實施例，對半導體結構300A及400A進行一切割製程。根據一些實施例，切割製程沿著切割道C切穿半導體結構300A及400A，以形成個別的半導體裝置結構401。

第4B圖僅繪示出了根據一些實施例之半導體裝置結構401的其中一者。根據一些實施例，各個半導體裝置結構401包括一晶片結構300及一晶片結構400。根據一些實施例，晶片結構300從半導體結構300A切割而成。根據一些實施例，晶片結構400從半導體結構400A切割而成。

第5A-5D圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。如第5A圖所示，根據一些實施例，除了不形成密封環結構133及134，並形成接合墊層160於密封環結構132上方以外，進行第1A-1C圖的步驟。

如5B圖所示，根據一些實施例，進行第1D-1E圖的步驟，以形成開口211、212及213於接合膜210內，且形成通孔TH1及TH2於鈍化護層150及170、平坦化層180及蝕刻停止層190內。

根據一些實施例，通孔TH1及TH2分別連接至開口211及212。根據一些實施例，通孔TH1及TH2分別露出部分的接線結構140及部分的密封環結構131。

如第5C圖所示，根據一些實施例，進行第1F-1G圖的步驟，以形成導電插塞221及223以及接合墊222及224。根據一些實施例，導電插塞221及223分別形成於通孔TH1及TH2內。根據一些實施例，接合墊222及224分別形成於接合膜210的開口211、212及213內。

根據一些實施例，導電插塞223位於密封環結構131與其上的接合墊224之間，並與密封環結構131及接合墊224直接接觸。在一些實施例中，接合墊224的邊緣224e沿著軸線A1與密封環結構131的環形帶結構131a的邊緣131a2實質上對準。根據一些實施例，(接合墊224的)接合墊224”的中心224c沿著軸線A1與鈍化護層150的開口152的中心152c實質上對準。

如第5C-5D圖所示，根據一些實施例，對基底110、介電結構120、鈍化護層150及170、平坦化層180、蝕刻停止層190及接合膜210進行一切割製程。

根據一些實施例，切割製程沿著切割道C切割基底110、介電結構120、鈍化護層150及170、平坦化層180、蝕刻停止層190及接合膜210，以形成個別的晶片結構500。根據一些實施例，第5D圖僅繪示出晶片結構500的其中一者。

第6A-6B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。如第6A圖所示，根據一些實施例，在第5C圖的步驟之後，半導體結構600A接合至第5C圖的半導體結構500A。

半導體結構600A可以類似於第5C圖的半導體結構500A。根據一些實施例，半導體結構600A可選擇性包括一基底110A、一介電結構120A、密封環結構131A及132A、一接線結構140A、一鈍化護層150A、一接合墊層160A、一鈍化護層170A、一平坦化層180A、一蝕刻停止層190A、一接合膜210A、導電插塞221A及223A以及接合墊222A及224A。

根據一些實施例，在半導體結構500A及600A中，由類似標號所指定的元件具有相同或類似的結構及材料。在一些實施例中，接線結構140A的佈局不同於接線結構140的佈局。

根據一些實施例，半導體結構600A的接合墊222A直接接合至半導體結構500A的接合墊222。根據一些實施例，半導體結構600A的接合墊224A直接接合至半導體結構500A的接合墊224。

根據一些實施例，半導體結構600A的接合膜210A直接接合至半導體結構500A的接合膜210。根據一些實施例，接合製程的溫度約在200℃至400℃的範圍。

如第6A及6B圖所示，根據一些實施例，對半導體結構500A及600A進行一切割製程。根據一些實施例，切割製程切穿半導體結構500A及600A，以便形成個別的半導體裝置結構601。

第6B圖僅繪示出根據一些實施例之半導體裝置結構601的其中一者。根據一些實施例，各個半導體裝置結構601包括晶片結構500及晶片結構600。根據一些實施例，晶片結構500從半導體結構500A切割而成。

根據一些實施例，晶片結構600從半導體結構600A切割而持。根據一些實施例，晶片結構100、200、300、400、500及600也稱為半導體裝置結構。

用於形成晶片結構200、300、400、500及600的製程及材料可以與用於形成上述晶片結構100的製程及材料類似或相同。形成半導體裝置結構401及601的製程及材料可以與上述形成半導體裝置結構201的製程及材料類似或相同。

第1A至6B圖中相同的標號所指定的元件具有相同或相似的結構及材料。因此，此處將不再重複其詳細說明。

根據一些實施例，提供半導體裝置結構及其形成方法。 者些方法(用於形成半導體裝置結構)於基底的密封環區域上方形成額外的接合墊。因此，接合墊的數量大幅增加。如此一來，提高了晶片結構的接合性。透過接合墊彼此接合兩個晶片結構的半導體裝置結構的可靠度得以改善。

根據一些實施例，提供一種半導體裝置結構。半導體裝置結構包括一基底，具有一裝置區域及環繞裝置區域的一密封環區域域。半導體裝置結構包括一密封環結構，位於密封環區域上方。密封環結構環繞裝置區域。半導體裝置結構包括一接合膜，位於密封環結構及基底上方。半導體裝置結構包括一接合墊，埋入接合膜內。接合墊沿垂直於基底的第一上表面的軸線與密封環結構重疊，接合墊的第二上表面與接合膜的第三上表面實質上齊平。

在一些實施例中，半導體裝置結構更包括一介電結構，位於基底上方。密封環結構位於介電結構內，且接合膜位於介電結構上方。再者，在一些實施例中，密封環結構包括一環形帶結構，環繞裝置區域，且環形帶結構的第四上表面與介電結構的第五上表面實質上齊平。再者，在一些實施例中，接合墊與環形帶結構重疊。再者，在一些實施例中，密封環結構更包括一環形壁結構，位於環形帶結構下方，環形壁結構連續性環繞裝置區域，且環形壁結構的第一線寬小於環形帶結構的第二線寬。再者，在一些實施例中，接合墊與環形壁結構重疊。再者，在一些實施例中，密封環結構更包括一柱體，位於環形帶結構下方，柱體窄於環形壁結構，且接合墊與柱體重疊。在一些實施例中，半導體裝置結構更包括一接墊，位於密封環結構上方且與其連接，接合墊與接墊重疊。再者，在一些實施例中，半導體裝置結構更包括一導電插塞，連接於接墊與接合墊之間。

根據一些實施例，提供一種半導體裝置結構。半導體裝置結構包括：一基底，具有一裝置區域及環繞裝置區域的一密封環區域域。半導體裝置結構包括一密封環結構，位於密封環區域上方。密封環結構環繞裝置區域。半導體裝置結構包括一第一接合膜，位於基底及密封環結構上。半導體裝置結構包括一第一接合墊，埋入第一接合膜內。第一接合墊與第一接合膜具有相同的厚度。半導體裝置結構包括一導電插塞，位於第一接合墊與密封環結構之間並與第一接合墊及密封環結構接觸。

在一些實施例中，第一接合墊的第一上表面與第一接合膜的第二上表面實質上共平面。在一些實施例中，半導體裝置結構更包括一晶片結構，位於基底上。晶片結構包括一第二接合墊，第二接合墊直接接合至第一接合墊。再者，在一些實施例中，晶片結構更包括一第二接合膜，第二接合墊埋入第二接合膜內，且第二接合膜直接接合至第一接合膜。

根據一些實施例，提供了一種半導體裝置結構之形成方法。上述方法包括提供一基底，基底具有一裝置區域及環繞裝置區域的一密封環區域。上述方法包括形成一密封環結構於密封環區域上方。密封環結構環繞裝置區域。上述方法包括形成一第一接合膜於密封環結構及基底上方。上述方法包括局部去除第一接合膜，以形成一開口於第一接合膜內。上述方法包括形成一第一接合墊於開口內。第一接合墊沿垂直於基底的第一上表面的一軸線與密封環結構重疊，且第一接合墊的第二上表面與第一接合膜的第三上表面實質上齊平。

在一些實施例中，上述方法更包括在形成第一接合膜於密封環結構及基底上方之前，形成一接墊於密封環結構上方，接墊直接接觸密封環結構。再者，在一些實施例中，上述方法更包括在形成第一接合膜於密封環結構及基底上方之前，形成一導電插塞於接墊上，第一接合墊形成於導電插塞上方並與之直接接觸。在一些實施例中，上述方法更包括接合一半導體結構至基底，半導體結構包括第二接合墊，且第二接合墊直接接合至第一接合墊。再者，在一些實施例中，半導體結構包括一第二接合膜，且第二接合膜直接接合至第一接合膜。在一些實施例中，密封環結構包括一柱體，且第一接合墊與柱體重疊。在一些實施例中，上述方法更包括在形成第一接合膜於密封環結構與基底上方之前，形成一導電插塞於密封環結構上，在形成第一接合墊於第一接合膜的開口內之後，導電插塞位於密封環結構與第一接合墊之間，並與密封環結構及第一接合墊直接接觸。

以上概略說明瞭本發明數個實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。

10:晶片區域 100,200,300,400,500,600:晶片結構 100A,200A,300A,400A,500A,600A:半導體結構 110,110A:基底 112:裝置區域 114:密封環區域 116:上表面 120,120A:介電結構 131,131A,132,132A,133,133A,134,134A:密封環結構 131a,132a,133a,134a:環形帶結構 131a1,132a1,133a1,134a1,142a,182,214,222a,224a:上表面 131a2,162e,224e:邊緣 131b,131d,132d,133b,133d,134b ,134d:環形壁結構 131c:中央部分 132c,133c,134c:柱體 140,140A:接線結構 142:接線結構 144:介層連接結構 150,150A,170,170A:鈍化護層 152:開口 152c,224c:中心 160,160A:接合墊層 162,222,222A,224,224’,224”,224’”,224A:接合墊 164:導線 180,180A:平坦化層 190,190A:蝕刻停止層 201,401,601:半導體裝置結構 210,210A:接合膜 211,212,213,215:開口 220:導電層 221,221A,223,223A,225,225A:導電插塞 A1:軸線 C:切割道 D:距離 TH1,TH2,TH3:通孔 W1,W2:線寬 W221,W222,W223,W224:寬度

第1A-1H圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。 第1A-1圖繪示出根據一些實施例之第1A圖的半導體裝置結構的平面示意圖。 第1H-1圖繪示出根據一些實施例之第1H圖的半導體裝置結構的平面示意圖。 第2A-2B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。 第3A-3D圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。 第4A-4B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。 第5A-5D圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。 第6A-6B圖繪示出根據一些實施例之形成半導體裝置結構的各個製程階段的剖面示意圖。

100:晶片結構

110:基底

112:裝置區域

114:密封環區域

120:介電結構

131,132,133,134:密封環結構

150,170:鈍化護層

160:接合墊層

180:平坦化層

190:蝕刻停止層

210:接合膜

214,222a,224a:上表面

222,224:接合墊

Claims (20)

1. 一種半導體裝置結構，包括： 一基底，具有一裝置區域及環繞該裝置區域的一密封環區域域； 一密封環結構，位於該密封環區域上方，其中該密封環結構環繞該裝置區域； 一接合膜，位於該密封環結構及基底上方； 一接合墊，埋入該接合膜內，其中該接合墊沿垂直於該基底的一第一上表面的一軸線與該密封環結構重疊，且該接合墊的一第二上表面與該接合膜的一第三上表面實質上齊平。
2. 如請求項1之半導體裝置結構，更包括： 一介電結構，位於該基底上方，其中該密封環結構位於該介電結構內，且該接合膜位於該介電結構上方。
3. 如請求項2之半導體裝置結構，其中該密封環結構包括一環形帶結構，環繞該裝置區域，且該環形帶結構的一第四上表面與該介電結構的一第五上表面實質上齊平。
4. 如請求項3之半導體裝置結構，其中該接合墊與該環形帶結構重疊。
5. 如請求項3之半導體裝置結構，其中該密封環結構更包括一環形壁結構，位於該環形帶結構下方，該環形壁結構連續性環繞該裝置區域，且該環形壁結構的一第一線寬小於該環形帶結構的一第二線寬。
6. 如請求項5之半導體裝置結構，其中該接合墊與該環形壁結構重疊。
7. 如請求項5之半導體裝置結構，其中該密封環結構更包括一柱體，位於該環形帶結構下方，該柱體窄於該環形壁結構，且該接合墊與該柱體重疊。
8. 如請求項1之半導體裝置結構，更包括： 一接墊，位於該密封環結構上方且與其連接，其中該接合墊與該接墊重疊。
9. 如請求項8之半導體裝置結構，更包括： 一導電插塞，連接於該接墊與該接合墊之間。
10. 一種半導體裝置結構，包括： 一基底，具有一裝置區域及環繞該裝置區域的一密封環區域域； 一密封環結構，位於該密封環區域上方，其中該密封環結構環繞該裝置區域； 一第一接合膜，位於該基底及該密封環結構上； 一第一接合墊，埋入該第一接合膜內，其中該第一接合墊與該第一接合膜具有相同的厚度； 一導電插塞，位於該第一接合墊與該密封環結構之間，並與該第一接合墊及該密封環結構接觸。
11. 如請求項10之半導體裝置結構，其中該第一接合墊的一第一上表面與該第一接合膜的一第二上表面實質上共平面。
12. 如請求項10之半導體裝置結構，更包括： 一晶片結構，位於該基底上，其中該晶片結構包括一第二接合墊，其中該第二接合墊直接接合至該第一接合墊。
13. 如請求項12之半導體裝置結構，其中該晶片結構更包括一第二接合膜，該第二接合墊埋入該第二接合膜內，且該第二接合膜直接接合至該第一接合膜。
14. 一種半導體裝置結構之形成方法，包括： 提供一基底，其中該基底具有一裝置區域及圍繞該裝置區域的一密封環區域； 形成一密封環結構於該密封環區域上方，其中該密封環結構環繞該裝置區域； 形成一第一接合膜於該密封環結構及該基底上方； 局部去除該第一接合膜，以形成一開口於該第一接合膜內； 形成一第一接合墊於該開口內，其中該第一接合墊沿垂直於該基底的一第一上表面的一軸線與該密封環結構重疊，且該第一接合墊的一第二上表面與該第一接合膜的一第三上表面實質上齊平。
15. 如請求項14之半導體裝置結構之形成方法，更包括： 在形成該第一接合膜於該密封環結構及該基底上方之前，形成一接墊於該密封環結構上方，其中該接墊直接接觸該密封環結構。
16. 如請求項15之半導體裝置結構之形成方法，更包括： 在形成該第一接合膜於該密封環結構及該基底上方之前，形成一導電插塞於該接墊上，其中該第一接合墊形成於該導電插塞上方並與之直接接觸。
17. 如請求項14之半導體裝置結構之形成方法，更包括： 接合一半導體結構至該基底，其中半導體結構包括一第二接合墊，且該第二接合墊直接接合至該第一接合墊。
18. 如請求項17之半導體裝置結構之形成方法，其中該半導體結構包括一第二接合膜，且該第二接合膜直接接合至該第一接合膜。
19. 如請求項14之半導體裝置結構之形成方法，其中該密封環結構包括一柱體，且該第一接合墊與該柱體重疊。
20. 如請求項14之半導體裝置結構之形成方法，更包括： 在形成該第一接合膜於該密封環結構與該基底上方之前，形成一導電插塞於該密封環結構上，其中在形成該第一接合墊於該第一接合膜的該開口內之後，該導電插塞位於該密封環結構與該第一接合墊之間，並直接接觸該密封環結構及第一接合墊。

Images