TW202420597A - 雙連續漸變背屏障層ⅲ族氮化物高電子遷移率異質結構 - Google Patents

雙連續漸變背屏障層ⅲ族氮化物高電子遷移率異質結構 Download PDF

Info

Publication number
TW202420597A
TW202420597A TW112131123A TW112131123A TW202420597A TW 202420597 A TW202420597 A TW 202420597A TW 112131123 A TW112131123 A TW 112131123A TW 112131123 A TW112131123 A TW 112131123A TW 202420597 A TW202420597 A TW 202420597A
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
range
heterostructure
nitride
Prior art date
Application number
TW112131123A
Other languages
English (en)
Inventor
馬赫 塔漢
強恩 羅根
Original Assignee
美商雷森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商雷森公司 filed Critical 美商雷森公司
Publication of TW202420597A publication Critical patent/TW202420597A/zh

Links

Images

Abstract

高電子遷移率異質結構及製造所述異質結構的方法,其中所述高電子遷移率異質結構包含基板、所述基板上的緩衝層、所述緩衝層上的摻雜電荷補償層、所述摻雜電荷補償層上具有遞增極化電荷和遞減極化電荷的雙連續漸變屏障層、所述雙連續漸變屏障層上的通道,以及所述通道上的電荷生成層。所述方法包含形成基板、在所述基板上形成緩衝層、在所述緩衝層上形成摻雜電荷補償層、在所述摻雜電荷補償層上形成雙連續漸變屏障層、在所述雙連續漸變屏障層上形成通道,以及在所述通道上的形成電荷生成層。

Description

雙連續漸變背屏障層Ⅲ族氮化物高電子遷移率異質結構
本揭露涉及一種雙連續漸變背屏障層III族氮化物高電子遷移率異質結構。
下一代高電荷高電子遷移率裝置(例如,高電子遷移率電晶體(HEMT)和二極體)目前由於電子限制不足而遭受漏電流升高的困擾。目前基於氮化鈧鋁(ScAlN)的HEMT由於其高電荷密度具有高緩衝層漏電。所述高緩衝層漏電可能是由於二維電子氣體(2DEG)的背面限制不良造成的。緩衝層漏電可能比氮化鋁鎵(AlGaN)基氮化鎵(GaN)HEMT大兩到三個數量級。較高的緩衝層漏電會降低射頻(RF)效率並增加功率損耗。
圖1是具有單一背屏障層的範例性先前技術HEMT異質結構100的圖示。圖2是具有單一背屏障層和過渡層的範例性先前技術HEMT異質結構200的圖示。圖3是顯示了寄生2DEG的圖1和2的範例性先前技術HEMT異質結構的能量和自由載子密度相對於位置的圖表。寄生2DEG會增加HEMT裝置的漏電流並降低最大功率。當前的背屏障層HEMT異質結構不能完全消除寄生2DEG,而不需要異質結構尺寸的窄公差或不降低背屏障層斜率。
圖4是具有兩個背屏障層的範例性先前技術HEMT異質結構400的圖示。每個背屏障層包含AlGaN並且具有單一固定百分比的鋁(Al)濃度,其中第一背屏障層具有比第二背屏障層更低的Al濃度。圖5是圖4的範例性HEMT異質結構的圖表,其中第一背屏障層具有固定2%濃度的Al,以及其中第二背屏障層具有固定5%濃度的Al。
在具有磊晶生長的異質接面中很難實現精確的平面內(in-plane)晶格匹配條件,因此不同層之間通常存在一定程度的平面內失配。當磊晶層生長在晶體基板上或者在具有限定結晶度的一或多個磊晶層上時,磊晶層的平面內晶格將最初一致以匹配下層材料的平面內晶格常數。然而,當磊晶層試圖符合下層平面內晶格時,它會經歷拉伸或壓縮的平面內應變,並且磊晶層的應變能量增加,直到它變得足夠大以使錯配差排(misfit dislocation)成核。錯配晶體差排的形成減少了磊晶層中的應變,並允許面內晶格參數朝向介面上方的體晶格結構弛豫。錯配差排成核以減輕磊晶層中的應變的厚度被稱為所述層的臨界厚度。平面內晶格失配越大,磊晶層的臨界厚度越小。當磊晶層的厚度小於臨界厚度時,磊晶層被稱為擬態。對於基於III族氮化物的電晶體,需要在各層之間具有幾乎匹配的平面內晶格,以最小化錯配差排和缺陷形成。 概括
根據本文描述的概念,範例性異質結構和方法提供一對連續漸變的擬態背屏障層可在通道下方實現更陡的導帶斜率,而不會形成寄生2DEG,從而改善電子限制。
根據本文描述的概念,範例性異質結構和方法提供一對擬態背屏障層,其中所述對背屏障層中的一個從緩衝材料朝向III族氮化物(III-N)合金連續漸變,並且所述對背屏障層中的另一個從III-N合金朝向通道材料連續漸變。
本揭露提供了一對擬態背屏障層,其中所述對背屏障層中的一個從緩衝材料朝向III族氮化物(III-N)合金連續漸變,並且所述對背屏障層中的另一個從III-N合金連續漸變到通道材料。將材料漸變會產生準場,其影響電子能量屏障層的形狀。將一定量的摻雜添加到正好位於所述對擬態背屏障層下方的緩衝材料中,以補償由所述對背屏障層的改變極化所產生的準場。所述對背屏障層的兩個連續漸變和緩衝材料中的補償摻雜透過經由較高的背屏障層導帶斜率增加2DEG限制來以有利的方式塑造屏障層。半導體中的極化是由晶格中電子雲的不對稱性致使的。極化電荷是自發極化電荷和壓電極化電荷的總和。壓電極化電荷是透過壓電效應施加到材料上的應變而致使的。透過使用具有更大或更窄晶格常數的材料進行擬態生長,晶體可以產生拉伸或壓縮應變。壓電極化電荷的量取決於應變,應變是材料的晶格常數、其周圍材料的晶格常數以及這種差異迫使晶體變形的程度的函數。自發極化電荷是由晶格的固有不對稱性致使的偶極電荷。由於其在晶體的c方向上的不對稱性,其存在於具有纖鋅礦結構的晶體中,並且其值根據元件原子及其組成比率而變化。材料中的連續極化漸變是指晶體的材料成分隨著晶體生長而逐漸調整,使得所述漸變內的極化電荷也以逐漸的方式從每種材料成分變化到下一種材料成分。範例性的連續極化漸變可以透過在AlGaN層生長時改變Al在AlGaN層中的百分比來形成。
圖6A是本揭露的範例性高電子遷移率異質結構600的圖示。在範例性實施例中,高電子遷移率異質結構600包含基板601、基板601上的緩衝層603、緩衝層603上的雙連續漸變背屏障層605、雙連續漸變背屏障層605上的通道607、以及通道607上的電荷生成層609。
緩衝層603可以在緩衝層603和雙連續漸變背屏障層605之間的邊界附近摻雜。在緩衝層603中靠近雙連續漸變背屏障層的摻雜允許在那裡的能帶彎曲以設定緩衝層603中的空乏深度。
雙連續漸變背屏障層605包含一對連續漸變的擬態背屏障層,與先前技術的HEMT異質結構相比,其能夠在沒有寄生2DEG的情況下實現通道607下方顯著更陡的導帶斜率,其中更陡的導帶斜率改善了2DEG限制。雙連續漸變背屏障層605具有增加通道607中的導帶斜率的成分分布以及對異質結構尺寸的更高容差,這致使高電子遷移率異質結構600的可調性。例如,高電子遷移率異質結構600可以具有遞增的背屏障層斜率、更厚的屏障層、或更窄的通道,同時防止寄生2DEG。在一對背屏障層之間存在漸變的方向性變化(例如,Al的百分比的變化方向,或者極化電荷的變化方向)。然而,一對背面屏障層中之各者都彼此獨立地連續。雙連續漸變背屏障層在極化電荷變化的兩個方向上漸變。例如,一對背屏障層的下部連續漸變,使得極化電荷變得更正,或者在生長方向上增加,而如圖9所示的一對背屏障層的上部則連續地漸變,使得極化電荷變得更加負,或者在生長方向上減少(例如,如圖7B中所示)。
本揭露中的雙極化漸變例如可以是相鄰的兩個獨立的連續極化漸變。第一極化漸變(例如,圖9中所示的下部背屏障層907)可以具有例如跨第一極化漸變單調變化的極化電荷。第二極化漸變(例如,圖9所示的上部背屏障層907)可以具有例如跨第二極化漸變單調變化的極化電荷,其變化方向與第一極化漸變相反。極化漸變可以單調地改變(例如,以一致地產生逐漸更高或更低的值的方式改變,而沒有逆轉)。
圖6B是配置成HEMT的圖6A的範例性高電子遷移率裝置的圖示。在範例性HEMT600中,分別為HEMT600的源極、閘極和汲極提供接點611、613和615。
圖6C是配置成二極體的圖6A的範例性高電子遷移率裝置的圖示。在範例性二極體600中,分別為二極體600的陽極和陰極提供接點617和619。
圖7A是圖6A的範例性雙連續漸變背屏障層605中的Al濃度的連續百分比的圖表。雙連續漸變背屏障層605包含一對背屏障層,其中每對背屏障層都具有連續的Al百分比漸變,以及其中兩個背屏障層中之各者中的極化電荷的漸變方向彼此相反。例如,圖7A顯示了AlGaN背屏障層中的雙連續漸變背屏障層605的下部背屏障層從0%的Al漸變到正有理數百分比的Al,這在下面參考圖9、10和11更詳細地描述。AlGaN背屏障層中的雙連續漸變背屏障層605的上部背屏障層從正有理數百分比的Al漸變到0%的Al,這也在下面參考圖9、10和11更詳細地描述。
圖7B是圖6A的另一個範例性雙連續漸變背屏障層605中的極化電荷的連續變化的圖表。雙連續漸變背屏障層605包含一對背屏障層,其中每對背屏障層具有連續漸變的極化電荷,其中兩個背屏障層中之各者中的極化電荷的漸變方向彼此相反。例如,圖7B顯示了雙連續漸變背屏障層605的下部背屏障層的極化電荷增加,這將在下面參考圖9、10和11更詳細地描述。雙連續漸變背屏障層605的上部背屏障層的極化電荷減少,這也將在下面參考圖9、10和11更詳細地描述。
圖8是圖6A的範例性高電子遷移率異質結構的能量和自由載子密度相對於位置的圖表。所述圖表是具有線性0-10%-0%AlGaN漸變的GaN/AlGaN雙連續漸變背屏障層/GaN異質結構的範例性實施例。也就是說,所述範例性實施例具有含有從0%到10%線性漸變的範例性Al百分比的雙連續漸變背屏障層的下部背屏障層和含有從10%到0%線性漸變的範例性Al百分比的雙連續漸變背屏障的上部背屏障層。
圖9是本揭露的第一替代範例性高電子遷移率異質結構900的圖示。範例性高電子遷移率異質結構900包含基板901、基板901上的緩衝層903、緩衝層903上的摻雜電荷補償層905、在摻雜電荷補償層905上具有連續遞增(例如,單調遞增)的極化電荷的下部連續漸變背屏障層907、在下部連續漸變背屏障層907上具有連續遞減(例如,單調遞減)極化電荷的上部連續漸變背屏障層909、上部連續漸變背屏障層909上的無意摻雜(UID)通道911以及UID通道911上的電荷生成層913。選擇性地,基板901和緩衝層903之間可以有至少一層成核層915、UID通道911和電荷生成層913之間至少一層中介層917,以及電荷生成層913上的覆蓋層919。下部連續漸變背屏障層907、上部連續漸變背屏障層909、中介層917、電荷生成層913,而覆蓋層919包含擬態應變層。
基板901可以是矽(Si)、碳化矽(SiC)、藍寶石、GaN、AlN、金剛石、氮化硼(BN)或任何其它合適的基板(例如,SiC)。緩衝層903可以是GaN或AlN或任何其它合適的材料(例如,GaN)。
下部連續漸變背屏障層907可以具有大於3奈米的厚度。在下部連續漸變背屏障層907中包含Al(例如,AlGaN)的範例性實施例中,下部連續漸變背屏障層907中的Al的百分比可以從0%到5%Al的範圍連續漸變並遞增(例如,單調遞增)至2%到30%Al的範圍。在下部連續漸變背屏障層907中包含銦(In)但不含Al(例如,InGaN的背屏障層)的範例性實施例中,下部連續漸變背屏障層907中的In的百分比可以從5%至100%範圍連續漸變的In並且遞減(例如,單調遞減)至0%至95%範圍的In。上部連續漸變背屏障層909可以具有大於3奈米的厚度。在上部連續漸變背屏障層909中包括Al的範例性實施例中,上部連續漸變背屏障層909中Al的百分比從2%到30%Al的範圍連續漸變並遞減(例如,單調遞減)至0至5%Al的範圍。在上部連續漸變背屏障層909中包含銦(In)但不含Al(例如,InGaN的背屏障層)的範例性實施例中,上部連續漸變背屏障層909中In的百分比可以從0%至95%In(例如,GaN)的範圍連續漸變並且遞增(例如,單調遞增)至5%至100%In(例如,InGaN)的範圍。也就是說,下部連續漸變背屏障層907和上部連續漸變背屏障層909沿彼此相反的方向漸變。下部連續漸變背屏障層907和上部連續漸變背屏障層909可分別漸變至相同百分比的材料(例如,0%至100%Al或In)但方向相反(例如,0%至100%Al或In與100%至0%Al或In)或不同百分比的材料(例如,0%至100%Al或In與95%至5%Al或In)但方向相反(例如,0%至100%與95%至5%)。下部連續漸變背屏障層907和上部連續漸變背屏障層909的總厚度可以相同或不同,小於弛豫的臨界厚度。在擬態應變層的生長中,臨界厚度是不發生弛豫的厚度,超過所述厚度則透過錯配差排形成而發生弛豫。
UID通道911可以是GaN、AlGaN或InGaN並且具有在5奈米至200奈米範圍內的厚度。電荷生成層913可以在UID通道911中感應2DEG。電荷生成層913可以是AlGaN、ScAlN、InAlN、InGaAlN或AlN。至少一層中介層917可以是AlN或GaN。覆蓋層919可以是GaN、AlN或SiN x,其中x是正有理數。
圖10是本揭露的第二替代範例性高電子遷移率異質結構1000的圖示。範例性高電子遷移率異質結構1000包含基板1001、基板1001上的摻雜緩衝層1003、摻雜緩衝層1003上的摻雜電荷補償層1005、摻雜電荷補償層1005上的下部連續遞增(例如,單調遞增)極化電荷漸變背屏障層1007、下部連續漸變背屏障層1007上的上部連續遞減(例如,單調遞減)極化電荷漸變背屏障層1009、上部連續漸變背屏障層1009上的無意摻雜(UID)通道1011,以及UID通道1011上的電荷生成層1013。選擇性地,可以存在基板1001和摻雜緩衝層1003之間的至少一層成核層1015、UID通道1011和電荷生成層1013之間的至少一層中介層1017以及電荷生成層1013上的覆蓋層1019。下部連續漸變背屏障層1007、上部連續漸變背屏障層1009、至少一個中介層1017、電荷生成層1013,而覆蓋層1019包含擬態應變層。
基板1001可以是矽(Si)、碳化矽(SiC)、藍寶石、GaN、AlN、金剛石、氮化硼(BN)或任何其它合適的基板(例如,SiC)。摻雜緩衝層1003可以是GaN或AlN,或任何其它合適的材料(例如,GaN)。摻雜電荷補償層1005可以是GaN。
下部連續漸變背屏障層1007可以是厚度大於3奈米的AlGaN,其中下部連續漸變背屏障層1007中Al的百分比從0%至5%Al的範圍連續漸變並且遞增(例如,單調遞增)到2%至30%Al的範圍。上部連續漸變背屏障層1009可以是厚度大於3奈米的AlGaN,其中上部連續漸變背屏障層1009中Al的百分比從2%至30%Al的範圍連續漸變並遞減(例如,單調遞減)到0至5%Al的範圍。也就是說,下部連續漸變背屏障層1007和上部連續漸變背屏障層1009沿彼此相反的方向漸變。下部連續漸變背屏障層1007和上部連續漸變背屏障層1009可漸變為相同但相反的Al百分比或不同但相反的Al百分比。下部連續漸變背屏障層1007和上部連續漸變背屏障層1009的總厚度可以相同或不同,小於弛豫的臨界厚度。在擬態應變層的生長中,臨界厚度是不發生弛豫的厚度,超過所述厚度則透過錯配差排形成而發生弛豫。
UID通道1011可以是GaN、AlGaN或InGaN(例如,GaN)並且具有在5奈米至200奈米範圍內的厚度。電荷生成層1013可以在UID通道1011中感應2DEG。電荷生成層1013可以是AlGaN、ScAlN、InAlN、InGaAlN或AlN。至少一層中介層1017可以是AlN或GaN。覆蓋層1019可以是GaN、AlN或SiN x,其中x是正有理數。
圖11是本揭露的第三替代範例性高電子遷移率異質結構1100的圖示。範例性高電子遷移率異質結構1100包含基板1101、基板1101上的成核層1103、成核層1103上的摻雜緩衝層1105、摻雜緩衝層1105上的摻雜電荷補償層1107 、摻雜電荷補償層1107上的下部連續遞增(例如,單調遞增)極化電荷漸變背屏障層1109、下部連續漸變背屏障層1109上的上部連續遞減(例如,單調遞減)極化電荷漸變背屏障層1111、上部連續漸變背屏障層1111上的UID通道1113、UID通道1113上的至少一個中介層1115、至少一個中介層1115上的電荷生成層1117、以及電荷生成層1117上的覆蓋層1119。下部連續漸變背屏障層1109、上部連續漸變背屏障層1111、至少一個中介層1115、電荷生成層1117,而覆蓋層1119包含擬態應變層。
基板1101可以是Si、SiC、藍寶石、GaN、AlN、金剛石、BN或任何其它合適的基板。摻雜緩衝層1105可以是GaN或AlN或任何其它合適的材料(例如,GaN)。摻雜電荷補償層1107可以是厚度為15奈米的鈹(Be)摻雜GaN。更一般地,摻雜電荷補償層1107可以摻雜有Be、鎂(Mg)、鐵(Fe)、碳(C)、錳(Mn)或其它摻雜物,以便允許能帶彎曲以匹配下部背屏障層介面附近產生的準場(quasi-field),使得緩衝層保持半絕緣。
下部連續漸變背屏障層1109可以是厚度大於3奈米(例如,15奈米)的AlGaN,其中下部連續漸變背屏障層1109中的Al的百分比在0%至5%Al的範圍(例如,0%)連續漸變,並且遞增(例如,單調遞增)至2%至30%Al的範圍(例如,10%)。上部連續漸變背屏障層1111可以是厚度大於3奈米(例如,15奈米)的AlGaN,其中上部連續漸變背屏障層1111中Al的百分比在2%至30%Al的範圍(例如,10%)連續漸變並且遞減(例如,單調遞減)到0%至5%Al的範圍(例如,0%)。也就是說,下部連續漸變背屏障層1109和上部連續漸變背屏障層1111沿彼此相反的方向漸變。下部連續漸變背屏障層1109和上部連續漸變背屏障層1111可漸變至相同百分比的Al但沿相反方向,或者漸變至不同百分比的Al但沿相反方向。下部連續漸變背屏障層1109和上部連續漸變背屏障層1111的總厚度可以相同或不同,小於弛豫的臨界厚度。在擬態應變層的生長中,臨界厚度是不發生弛豫的厚度,超過所述厚度則透過錯配差排形成而發生弛豫。
UID通道1113可以是GaN、AlGaN或InGaN並且具有在5奈米至200奈米範圍內的厚度(例如,70奈米 GaN)。可選的中介層1115(例如,以及AlN中介層)可以將UID通道1113與電荷生成層1117分開。電荷生成層1117可以在UID通道1113中感應出2DEG。屏障層1117可以是AlGaN、ScAlN、InAlN、InGaAlN或AlN(例如ScAlN)。覆蓋層1119可以是GaN、AlN或SiN x(例如,GaN),其中x是正有理數。
圖12是製造本揭露的高電子遷移率異質結構(例如,HEMT或高電子遷移率二極體)異質結構的範例性方法。範例性方法1200包含在步驟1201中形成基板。方法1200的步驟1203包含在基板上形成緩衝層。步驟1205包含在緩衝層上形成摻雜電荷補償層。步驟1207包含在摻雜電荷補償層上形成雙連續漸變屏障層。步驟1209包含在雙連續漸變屏障層上形成通道。步驟1211包含在通道上形成電荷生成層。
已經描述了本揭露的範例性實施例,現在對於本領域普通技術人員來說顯而易見的是,也可以使用結合其概念的其它實施例。本文包含的實施例不應限於揭露的實施例,而應僅受所附請求項的精神和範圍限制。本文參照的所有出版物和參考文獻均透過引用明確全文併入本文。
本文描述的不同實施例的元件可被組合以形成上面未具體描述的其它實施例。也可以單獨地或以任何合適的子組合來提供在單一實施例的上下文中描述的各種元件。本文未具體描述的其它實施例也在所附請求項的範圍內。
本文參考相關附圖描述了尋求保護的概念、系統、裝置、結構和技術的各種實施例。在不脫離本文描述的概念、系統、裝置、結構和技術的範圍的情況下,可以設計替代實施例。
注意,在上面的說明書和附圖中闡述了元件之間的各種連接和位置關係(例如,上方、下方、相鄰等)。除非另有說明,這些連接和/或位置關係可以是直接或間接的,並且所描述的概念、系統、裝置、結構和技術不意於限制在所述態樣。因此,實體的耦接可以指直接耦接或間接耦接,並且實體之間的位置關係可以是直接或間接位置關係。
作為間接位置關係的範例,本說明書中提及的在層「B」上方形成層「A」包括其中一或多個中介層(例如,層「C」)位於層「A」和層「B」之間的情況,只要層「A」和層「B」的相關特性和功能不被中介層實質性改變即可。以下定義和縮寫用於解釋請求項和說明書。如本文所使用的,用語「包含」、「包括」、「具有」或「含有」或其任何其它變體意於涵蓋非排它性包括。例如,包含一系列元件的組合物、混合物、程序、方法、製品或裝置不一定僅限於那些元件,而是可以包括未明確列出或此類組合物、混合物、程序、方法、製品或裝置所固有的其它元件。
此外,用語「範例性」在本文中用於表示「用作範例、實例或說明」。本文中描述為「範例性」的任何實施例或設計不一定被解釋為比其它實施例或設計較佳或有利。用語「一或多個」和「至少一個」應理解為包括大於或等於一的任何整數,即一、二、三、四等等。用語「複數個」應理解為包括大於或等於二的任何整數,即二、三、四、五等等。用語「連接」可以包括間接「連接」和直接「連接」。
說明書中對「一個實施例」、「實施例」、「範例實施例」等的參照指出所描述的實施例可以包括特定的特徵、結構或特性,但是每個實施例可以包括特定的特徵、結構、或特性。此外,這種短語不一定指代相同的實施例。此外,當結合實施例描述特定特徵、結構或特性時,無論是否明確描述,認為其在本領域技術人員的知識範圍內影響與其它實施例相關的這種特徵、結構或特性。
為了本文描述的目的,用語諸如「上方」、「下方」、「右」、「左」、「垂直」、「水平」、「頂部」、「底部」(僅舉幾個範例)和其衍生詞應當涉及按照附圖中的方向所描述的結構和方法。用語「覆蓋」、「在頂部」、「在上面」、「位於...頂部」或「位於...上面」意味著第一元件(諸如第一結構)存在於第二元件(諸如第二結構)上,其中中介元件(諸如介面結構)可以存在於第一元件和第二元件之間。用語「直接接觸」意味著第一元件(諸如第一結構)和第二元件(諸如第二結構)在沒有任何中間元件的情況下連接。此類用語有時稱為方向或位置用語。
在請求項中使用諸如「第一」、「第二」、「第三」等序數用語來修改請求項元件本身並不意味著一個請求項元件相對於另一個請求項元件或者執行方法的動作的時間上順序的任何優先、位次或順序,但僅用作標籤來區分具有特定名稱的一個請求項元件與具有相同名稱(但使用序數用語)的另一元件,以區分請求項元件。
用語「大約」和「約」可用於表示在一些實施例中在目標值的±20%內、在一些實施例中在目標值的±10%內、在一些實施例中在目標值的±5%內,以及在一些實施例中仍在目標值的±2%內。用語「大約」和「約」可以包括目標值。用語「實質上相等」可用於指代在一些實施例中彼此在±20%以內、在一些實施例中彼此在±10%以內、在一些實施例中彼此在±5%以內,以及在一些實施例中彼此在±2%之內的值。
用語「實質上」可用於指代在一些實施例中在比較測量的±20%內、在一些實施例中在±10%內、在一些實施例中在±5%內、以及在一些實施例中在±2%內的值。例如,「實質上」垂直於第二方向的第一方向可以指在一些實施例中與第二方向形成90°角的±20%以內、在一些實施例中與第二方向形成90°角的±10%以內、在一些實施例中與第二方向形成90°角的±5%以內,以及在一些實施例中與第二方向形成90°角的±2%以內的第一方向。
應當理解,所揭露標的在其應用中不限於在以下描述中闡述或在附圖中顯示的構造細節和部件的佈置。所揭露標的能夠有其它實施例並且能夠以各種方式實踐和執行。
此外,應當理解,本文所使用的措辭和用語是為了描述的目的並且不應被視為限制。因此,本領域技術人員將理解,本揭露所基於的概念可以容易地用作設計其它結構、方法和系統的基礎,以實現所揭露標的之複數個目的。因此,請求項應當被視為包括這種等同構造,只要它們不脫離所揭露標的之精神和範圍。
雖然在前述範例性實施例中已經描述和顯示了所揭露的標的,但是應當理解,本揭露僅以舉例的方式完成,並且可以在所揭露的標的的實現的細節上做出多種改變而無需背離所揭露標的之精神和範圍。
100:HEMT異質結構 200:HEMT異質結構 400:HEMT異質結構 600:高電子遷移率異質結構 601:基板 603:緩衝層 605:雙連續漸變背屏障層 607:通道 609:電荷生成層 611:接點 613:接點 615:接點 617:接點 619:接點 900:高電子遷移率異質結構 901:基板 903:緩衝層 905:摻雜電荷補償層 907:下部連續漸變背屏障層 909:上部連續漸變背屏障層 911:無意摻雜(UID)通道 913:電荷生成層 915:成核層 917:中介層 919:覆蓋層 1000:高電子遷移率異質結構 1001:基板 1003:摻雜緩衝層 1005:摻雜電荷補償層 1007:下部連續漸變背屏障層 1009:上部連續漸變背屏障層 1011:無意摻雜(UID)通道 1013:電荷生成層 1015:成核層 1017:中介層 1019:覆蓋層 1100:高電子遷移率異質結構 1101:基板 1103:成核層 1105:摻雜緩衝層 1107:摻雜電荷補償層 1109:下部連續漸變背屏障層 1111:上部連續漸變背屏障層 1113:UID通道 1115:中介層 1117:電荷生成層 1119:覆蓋層 1200:方法 1201:步驟 1203:步驟 1205:步驟 1207:步驟 1209:步驟 1211:步驟
製造和使用所揭露的實施例的方式和程序可以透過參考附圖來理解。應當理解的是,附圖中顯示的部件和結構不一定是按比例繪製的,而是重點在於顯示本文所描述的概念的原理。在不同的視圖中,相同的參考符號表示對應的部件。此外,附圖中以範例而非限制的方式顯示了實施例,其中:
[圖1]是具有單一背屏障層的範例性先前技術HEMT異質結構的圖示;
[圖2]是具有單一背屏障層和過渡層的範例性先前技術HEMT異質結構的圖示;
[圖3]是圖1和2的範例性先前技術HEMT異質結構的能量和自由載子密度相對於位置的圖表;
[圖4]是具有兩個背屏障層的範例性先前技術HEMT異質結構的圖示,其中每個背屏障層中具有固定的Al濃度百分比;
[圖5]是圖4的先前技術HEMT異質結構的兩個背屏障層中之各者中的Al濃度的固定百分比的圖表;
[圖6A]是本揭露的範例性高電子遷移率異質結構的圖示;
[圖6B]是配置成HEMT的圖6A的範例性高電子遷移率裝置的圖示;
[圖6C]是配置成二極體的圖6A的範例性高電子遷移率裝置的圖示;
[圖7A]是圖6A的範例性高電子遷移率異質結構的兩個背屏障層中之各者中的Al濃度的連續百分比的圖表;
[圖7B]是圖6A的另一個範例性高電子遷移率異質結構的兩個背屏障層中之各者中的連續極化漸變的圖表;
[圖8]是本揭露的範例性高電子遷移率異質結構的能量和自由載子密度相對於位置的圖表;
[圖9]是本揭露的第一替代範例性高電子遷移率異質結構的圖示;
[圖10]是本揭露的第二替代範例性高電子遷移率異質結構的圖示;
[圖11]是本揭露的第三替代範例性高電子遷移率異質結構的圖示;以及
[圖12]是製造本揭露的高電子遷移率異質結構的範例性方法。
600:高電子遷移率異質結構
601:基板
603:緩衝層
605:雙連續漸變背屏障層
607:通道
609:電荷生成層

Claims (20)

  1. 一種高電子遷移率異質結構,包含: 基板; 所述基板上的緩衝層; 所述緩衝層上的摻雜電荷補償層; 所述摻雜電荷補償層上的雙連續漸變屏障層,其具有遞增的極化電荷和遞減的極化電荷; 所述雙連續漸變屏障層上的通道;以及 所述通道上的電荷生成層。
  2. 如請求項1的高電子遷移率異質結構,其中所述基板是矽(Si)、碳化矽(SiC)、藍寶石、氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)和金剛石中之一者。
  3. 如請求項1的高電子遷移率異質結構,其中所述緩衝層是氮化鎵(GaN)和氮化鋁(AlN)中之一者。
  4. 如請求項1的高電子遷移率異質結構,其中所述摻雜電荷補償層是摻雜有鈹、鎂、鐵、碳和錳中之至少一者的氮化鎵(GaN)。
  5. 如請求項1的高電子遷移率異質結構,其中所述雙連續漸變屏障層包含: 第一氮化鋁鎵(AlGaN)屏障層,其鋁(Al)含量從0%至5%的第一範圍漸變至2%至30%的第二範圍,其具有單調遞增的極化電荷;以及 所述第一AlGaN屏障層上的第二AlGaN屏障層,其鋁(Al)含量從2%至30%的第一範圍漸變至0%至5%的第二範圍,其具有單調遞減的極化電荷。
  6. 如請求項5的高電子遷移率異質結構,其中所述第一AlGaN屏障層的第一範圍包含下列中之一者:與所述第二AlGaN屏障層的所述第二範圍相同以及與所述第二AlGaN屏障層的所述第二範圍不同;以及 其中所述第一AlGaN屏障層的所述第二範圍包含下列中之一者:與所述第二AlGaN屏障層的所述第一範圍相同以及與所述第二AlGaN屏障層的所述第一範圍不同。
  7. 如請求項5的高電子遷移率異質結構,其中所述第一AlGaN屏障層的厚度大於3奈米,其中所述第二AlGaN屏障層的厚度大於3奈米,其中所述第一屏障層的所述厚度為下列中之一者:與所述第二屏障層的所述厚度相同或不同,以及其中所述第一AlGaN屏障層和所述第二AlGaN屏障層的組合的厚度為小於弛豫臨界厚度的厚度。
  8. 如請求項1的高電子遷移率異質結構,其中所述通道為無意摻雜通道,其為氮化鎵(GaN)和氮化銦鎵(InGaN)中之一者。
  9. 如請求項1的高電子遷移率異質結構,其中所述電荷生成層是氮化鋁鎵(AlGaN)、氮化鋁鈧(ScAlN)、氮化鋁銦(InAlN)、氮化鋁銦鎵(InAlGaN)和氮化鋁(AlN)中之一者。
  10. 如請求項1的高電子遷移率異質結構,還包含: 所述基板和所述緩衝層之間的成核層; 所述通道與所述電荷生成層之間的至少一中介層;以及 所述電荷生成層上的覆蓋層,其中所述至少一個中介層是氮化鋁(AlN)和氮化鎵(GaN)中之一者,以及其中所述覆蓋層是GaN、AlN和氮化矽(SiN x)中之一者,其中x為正有理數。
  11. 一種高電子遷移率異質結構的製造方法,包含: 形成基板; 在所述基板上形成緩衝層; 在所述緩衝層上形成摻雜電荷補償層; 在具有遞增的極化電荷和遞減的極化電荷的所述摻雜電荷補償層上形成雙連續漸變屏障層; 在所述雙連續漸變屏障層上形成通道;以及 在所述通道上形成電荷生成層。
  12. 如請求項11的方法,其中所述基板是矽(Si)、碳化矽(SiC)、藍寶石、氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)和金剛石中之一者。
  13. 如請求項11的方法,其中所述緩衝層是氮化鎵(GaN)和氮化鋁(AlN)中之一者。
  14. 如請求項11的方法,其中所述摻雜電荷補償層是摻雜有鈹、鎂、鐵、碳和錳中之至少一者的氮化鎵(GaN)。
  15. 如請求項11的方法,其中所述雙連續漸變屏障層包含: 第一氮化鋁鎵(AlGaN)屏障層,其鋁(Al)含量從0%至5%的第一範圍漸變至2%至30%的第二範圍,其具有單調遞增的極化電荷;以及 所述第一AlGaN屏障層上的第二AlGaN屏障層,其鋁(Al)含量從2%至30%的第一範圍漸變至0%至5%的第二範圍,其具有單調遞減的極化電荷。
  16. 如請求項15的方法,其中所述第一AlGaN屏障層的第一範圍包含下列中之一者:與所述第二AlGaN屏障層的所述第二範圍相同以及與所述第二AlGaN屏障層的所述第二範圍不同;以及 其中所述第一AlGaN屏障層的所述第二範圍包含下列中之一者:與所述第二AlGaN屏障層的所述第一範圍相同以及與所述第二AlGaN屏障層的所述第一範圍不同。
  17. 如請求項15的方法,其中所述第一AlGaN屏障層的厚度大於3奈米,其中所述第二AlGaN屏障層的厚度大於3奈米,其中所述第一屏障層的所述厚度為下列中之一者:與所述第二屏障層的所述厚度相同或不同,以及其中所述第一AlGaN屏障層和所述第二AlGaN屏障層的組合的厚度為小於弛豫臨界厚度的厚度。
  18. 如請求項11的方法,其中所述通道為無意摻雜通道,其為氮化鎵(GaN)和氮化銦鎵(InGaN)中之一者。
  19. 如請求項11的方法,其中所述電荷生成層是氮化鋁鎵(AlGaN)、氮化鋁鈧(ScAlN)、氮化鋁銦(InAlN)、氮化鋁銦鎵(InAlGaN)和氮化鋁(AlN)中之一者。
  20. 如請求項11的方法,還包含: 所述基板和所述緩衝層之間的成核層; 所述通道與所述電荷生成層之間的至少一中介層;以及 所述電荷生成層上的覆蓋層,其中所述至少一個中介層是氮化鋁(AlN)和氮化鎵(GaN)中之一者,以及其中所述覆蓋層是GaN、AlN和氮化矽(SiN x)中之一者,其中x為正有理數。
TW112131123A 2022-11-14 2023-08-18 雙連續漸變背屏障層ⅲ族氮化物高電子遷移率異質結構 TW202420597A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18/054,990 2022-11-14

Publications (1)

Publication Number Publication Date
TW202420597A true TW202420597A (zh) 2024-05-16

Family

ID=

Similar Documents

Publication Publication Date Title
US9954087B2 (en) Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US8153515B2 (en) Methods of fabricating strain balanced nitride heterojunction transistors
US8264001B2 (en) Semiconductor wafer having multi-layered buffer region formed from compound semiconductor materials
US8415690B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US7544963B2 (en) Binary group III-nitride based high electron mobility transistors
US8946723B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8648351B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
EP2538434A1 (en) Epitaxial substrate and method for producing same
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US20130020583A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US11588015B2 (en) Epitaxial structure
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
TW202420597A (zh) 雙連續漸變背屏障層ⅲ族氮化物高電子遷移率異質結構
US20240162341A1 (en) Double continuous graded back barrier group iii-nitride high electron mobility heterostructure
US20160211358A1 (en) Semiconductor device
US20230207617A1 (en) Semiconductor structure and method for preparing the same