TW202416503A - 具低工作電壓之高通量發光二極體 - Google Patents

具低工作電壓之高通量發光二極體 Download PDF

Info

Publication number
TW202416503A
TW202416503A TW112123164A TW112123164A TW202416503A TW 202416503 A TW202416503 A TW 202416503A TW 112123164 A TW112123164 A TW 112123164A TW 112123164 A TW112123164 A TW 112123164A TW 202416503 A TW202416503 A TW 202416503A
Authority
TW
Taiwan
Prior art keywords
type layer
junction
layer
active region
light
Prior art date
Application number
TW112123164A
Other languages
English (en)
Inventor
羅伯 阿米塔吉
Original Assignee
美商亮銳公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商亮銳公司 filed Critical 美商亮銳公司
Publication of TW202416503A publication Critical patent/TW202416503A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明提供一種包括循序沈積於同一晶圓上之一第一及一第二p-n接面之LED。該等第一及第二接面具有n層及p層之相反沈積順序。一個發光主動區嵌入該第一接面之該等n層及p層之間，且另一發光主動區嵌入該第二接面之該等n層及p層之間。處理接觸件，使得正向電流可使用一單一電壓源平行通過該等接面之兩者。針對一給定正向電流，該LED以較低電壓以及較高光通量及效率來工作。

Description

具低工作電壓之高通量發光二極體
本發明之實施例大體上係關於發光二極體(LED)裝置陣列及其等之製造方法。更特定言之，實施例係關於具有循序沈積於同一晶圓上之一第一及一第二p-n接面之發光二極體裝置，該等第一及第二接面具有n層及p層之相反沈積順序。一個發光主動區嵌入該第一接面之該等n層及p層之間，且另一發光主動區嵌入該第二接面之該等n層及p層之間。
一發光二極體(LED)係一半導體光源，其在電流流過其時發射可見光。LED將一P型半導體與一N型半導體組合。LED通常使用一III族化合物半導體。一III族化合物半導體在高於使用其他半導體之裝置之一溫度下提供穩定操作。III族化合物通常形成於由藍寶石或碳化矽(SiC)形成之一基板上。
一般言之基於氮化銦鎵(InGaN)之LED且特定言之綠色LED經受被稱為「效率下垂(droop)」之一問題。下垂係指隨著電流密度之增加，LED之外部量子效率(EQE)之一非熱下降。隨著載波密度之增加，非輻射歐傑(Auger)重組率之增加導致下垂。多年來，最佳化多量子井設計以最小化歐傑重組(下垂)已成為廣泛研究之主題。特定言之針對綠色LED，已發現，改良下垂所需之設計改變不幸地亦增加正向電壓。下垂與正向電壓之間之相互作用使得非常難以進一步改良在高電流密度下工作之綠色LED之流明/瓦特及功率轉換效率(PCE)。
減小電流密度係降低正向電壓且增加EQE及PCE之一已知直接方式。增加總發射器面積將係在維持固定光輸出之同時減小電流密度之一方式，但該方法增加系統成本，且對於需要小光源尺寸之應用係不可能的。穿隧接面級聯LED係已經提出以在較低電流密度下從一小源尺寸獲得高通量之一裝置設計。在一級聯LED中，堆疊具有相同極性之兩個或更多個p-n接面，各p-n接面圍繞一發光主動區，且電流連續通過其等之各者。由於光從兩個接面發射，因此可以減小的電流密度及更高效率獲得相同光輸出。
然而，級聯LED之缺點係其高工作電壓(對於串聯連接之多個接面係不可避免的)。即使藉由減小電流密度來獲得效率增益，一級聯LED仍需要在10 A/cm 2以上工作以匹配一習知LED在40 A/cm 2下之通量。級聯LED正向電壓將超過6 V，且此一高電壓限制可能應用之範圍。例如，一6 V級聯LED無法用於升級經設計具有3.5 V驅動器之現有照明系統。
因此，需要改良的LED裝置。
本發明之實施例係關於LED裝置及用於製造LED裝置之方法。在一或多項實施例中，一種發光二極體(LED)裝置包括：一第一p-n接面，其位於一第二p-n接面上，其中該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及一金屬接觸件，其位於該第二p-n接面上且延伸至該第一p-n接面。
本發明之額外實施例係關於製造LED裝置之方法。在一或多項實施例中，一種製造一發光二極體(LED)晶粒之方法包括：在一磊晶晶圓上磊晶生長一第一p-n接面及一第二p-n接面，該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及在該第二p-n接面上形成至少一個金屬接觸件。
本發明之進一步實施例係關於製造薄膜覆晶(TFFC)晶粒之方法。在一或多項實施例中，一種製造一薄膜覆晶(TFFC)晶粒之方法包括：在一磊晶晶圓上循序形成一第一p-n接面及一第二p-n接面以形成一磊晶堆疊，該磊晶堆疊包括至少一個n型層及至少一個p型層，且具有嵌入該至少一個n型層與至少一個p型層之間之一發光主動區；乾蝕刻該磊晶堆疊以形成具有不同深度之兩個通孔；在該兩個通孔中保形地沈積一介電層；移除該介電層之一部分以形成接觸開口；在該等接觸開口中沈積一陽極層及一陰極層之一或多者；在該陽極層或該陰極層之一或多者上沈積一接合金屬層；單粒化該薄膜覆晶(TFFC)晶粒；及將該薄膜覆晶(TFFC)晶粒接合至一子基板(sub-mount)。
政府許可權
本發明係在美國政府支援下由能源部(DOE)授予之獎項第DE-EE009163號下完成。美國政府對本發明具有特定權利。
在描述本發明之若干例示性實施例之前，應理解，本發明不限於以下描述中闡述之構造或程序步驟之細節。本發明能夠實現其他實施例且能夠以各種方式實踐或實行。
根據一或多項實施例，如本文中使用之術語「基板」係指具有一程序在其上起作用之一表面或一表面之部分之一中間或最終結構。另外，在一些實施例中，對一基板之參考亦係指基板之僅一部分，除非內容脈絡另外明確指示。此外，根據一些實施例，對沈積於一基板上之參考包含沈積於一裸基板上或具有沈積或形成於其上之一或多個層、膜、特徵或材料之一基板上。
在一或多項實施例中，「基板」意謂在一製程期間在其上執行膜處理之任何基板或形成於一基板上之材料表面。在例示性實施例中，取決於應用，在其上執行處理之一基板表面包含諸如矽、氧化矽、絕緣體上矽(SOI)、應變矽、非晶矽、摻雜矽、碳摻雜氧化矽、鍺、砷化鎵、玻璃、藍寶石之材料及任何其他適合材料，諸如金屬、金屬氮化物、III族氮化物(例如，GaN、AlN、InN及其他合金)、金屬合金及其他導電材料。基板包含但不限於發光二極體(LED)裝置。在一些實施例中，基板曝露於一預處理程序以拋光、蝕刻、還原、氧化、羥化、退火、UV固化、電子束固化及/或烘焙基板表面。除直接在基板本身之表面上之膜處理以外，在一些實施例中，亦在形成於基板上之一底層上執行所揭示之膜處理步驟之任一者，且術語「基板表面」旨在包含此底層，如內容脈絡指示。因此，例如，在一膜/層或部分膜/層已沈積至一基板表面上的情況下，新沈積之膜/層之經曝露表面變為基板表面。
術語「晶圓」及「基板」將在本發明中互換地使用。因此，如本文中使用，一晶圓用作形成本文中描述之LED裝置之基板。
下文中將參考隨附圖式更充分描述不同光照射系統及/或發光二極體(LED)實施方案之實例。此等實例並非相互排斥，且一個實例中找到之特徵可與一或多個其他實例中找到之特徵組合以達成額外實施方案。因此，將理解，隨附圖式中展示之實例僅為繪示目的而提供且其等不旨在以任何方式限制本發明。貫穿全文，相同數字指代相同元件。
半導體發光裝置或光功率發射裝置(諸如發射紫外線(UV)或紅外線(IR)光功率之裝置)係當前可用之最高效光源之一。此等裝置可包含發光二極體、諧振腔發光二極體、垂直腔雷射二極體、邊緣發射雷射或類似物(在下文中被稱為「LED」)。歸因於其等之緊湊大小及較低功率要求，例如，LED可為許多不同應用之有吸引力的候選者。例如，其等可用作手持式電池供電裝置(諸如相機及蜂巢式電話)之光源(例如，閃光燈及相機閃光燈)。其等亦可用於例如汽車照明、抬頭顯示器(HUD)照明、園藝照明、街道照明、視訊手電筒(torch for video)、一般照明(例如，家庭、商店、辦公室及工作室照明、劇場/舞臺照明及建築照明)、擴增實境(AR)照明、虛擬實境(VR)照明、作為顯示器及IR光譜術之背光。一單一LED可提供亮度小於一白熾光源之光，且因此多接面裝置或LED陣列(諸如單片LED陣列、微型LED陣列等)可用於其中期望或需要更多亮度之應用。
本發明大體上係關於用於高功率通用照明系統中之應用之綠色光源之製造。
本文中描述之實施例描述LED裝置及用於形成LED裝置之方法。特定言之，本發明描述LED裝置及生產LED裝置之方法，該等LED裝置包括循序沈積於同一晶片上之一第一及一第二p-n接面，該等第一及第二接面具有n層及p層之相反沈積順序。一個發光主動區嵌入該第一接面之該等n層及p層之間，且另一發光主動區嵌入該第二接面之該等n層及p層之間。在一或多項實施例中，兩個主動區發射相同色彩，且效率益處預期主要用於青色或更長波長光。處理接觸件，使得正向電流可使用一單一電壓源平行通過該等接面之兩者。針對一給定正向電流，與具有一類似發光主動區之一標準LED相比，所揭示LED以更低電壓以及更高光通量及效率來工作。
一或多項實施例需要在量子井之前生長一p型層(p側向下)之氮化物磊晶，此與在量子井之前生長n型層之通常情況相反。人們普遍認為，歸因於量子井中之無意受體摻雜劑併入，高效率p側向下LED係不可行的。然而，在一或多項實施例中，使用特殊生長條件有利地減輕量子井中之無意受體摻雜劑併入以產生一高效率p側向下LED。針對與照明相關之電流密度，p側向下LED與習知LED之間之EQE差距目前並不大，且可進一步減小。
在一或多項實施例中，存在用於生產所要雙主動區LED之兩種一般磊晶組態。儘管本文中論述之實例係針對薄膜覆晶(TFFC)晶粒架構，然可使用類似製造方法將相同磊晶設計處理成其他晶粒架構。晶片級封裝、垂直薄膜及橫向晶粒係其他可能架構。在圖1中描繪之第一磊晶組態中，全部金屬接觸件皆可製作成n型層，且接觸件之極性與一傳統裝置中相同。在圖2中描繪之第二或替代磊晶組態中，僅需要生長一個穿隧接面，從而使磊晶更容易生長。
藉由圖式來描述本發明之實施例，該等圖式繪示根據本發明之一或多項實施例之裝置及用於形成裝置之程序。所展示之程序僅係所揭示程序之闡釋性可能用途，且熟習此項技術者將認知，所揭示程序不限於所繪示應用。
參考圖式描述本發明之一或多項實施例。圖1繪示根據一或多項實施例之一磊晶組態100「組態A」之一橫截面示意圖。圖2繪示根據一或多項替代實施例之一替代磊晶組態200「組態B」之一橫截面示意圖。本發明之一額外態樣係關於一種從磊晶組態製造一薄膜覆晶(TFFC)裝置之方法，如圖3及圖4中繪示。
參考圖1，藉由在一基板102上形成複數個III-氮化物層以在基板上形成包含發光主動區之兩個p-n接面LED來製造一雙主動區LED晶圓100。兩個p-n接面經並聯連接。發光主動區包含一第一發光主動區106a及一第二發光主動區106b。堆疊不同主動區之任何順序皆在本發明之範疇內。
根據某些特定實施例，雙主動區LED晶圓100包括一第一接面105a，其具有形成於基板102上之一第一n型層104a、生長於第一n型層104a上之一第一發光主動區106a、形成於第一發光主動區106a上之一第一p型層108a及形成於第一p型層108a上之一第一穿隧接面110a。
在一或多項實施例中，第一發光主動區106a係一綠色發光主動區。在所展示之實施例中，在第一接面上，特定言之在第一p型層108a上存在一第一穿隧接面110a。一穿隧接面係容許電子在反向偏壓下從一p型層之價帶穿隧至一n型層之導帶之一結構。其中一p型層及一n型層彼此鄰接之位置被稱為一p/n接面。當一電子穿隧時，在p型層中留下一空穴，使得在兩個區中產生載波。因此，在如一二極體之一電子裝置中，其中僅一小洩漏電流在反向偏壓下流動，一大電流可在反向偏壓下攜載跨過一穿隧接面。一穿隧接面包括p/n穿隧接面處之導帶及價帶之一特定對準。此可藉由使用非常高摻雜(例如，在p++/n++接面中)來達成。另外，III-氮化物材料具有一固有極化，其在不同合金組合物之間之異質介面處產生一電場。在一些情況下，此極化場亦可用於達成穿隧之能帶對準。
仍參考圖1，雙主動區LED晶圓100進一步包括第一接面105a上之一第二接面105b。第二接面105b包含第一穿隧接面110a上之一第二n型層104b、第二n型層104b上之一第二穿隧接面110b、生長於一第二p型層108b上之一第二發光主動區106b及第二發光主動區106b上之一第三n型層104c。在一或多項實施例中，第二發光主動區106b亦為一綠色發光主動區。在所展示之實施例中，在第二接面105a上，特定言之在第二n型層104b上存在一第二穿隧接面110b。
在一或多項實施例中，一成核層(未繪示)及位錯密度控制層(未繪示)生長於一適合基板102，諸如圖案化或非圖案化藍寶石上。在一或多項實施例中，成核層包括III-氮化物材料。在特定實施例中，成核層包括氮化鎵(GaN)或氮化鋁(AlN)。
在一或多項實施例中，第一n型層104a生長於基板102、成核層及/或位錯密度控制層上。在一或多項實施例中，一第一n型層104a形成於基板102上。基板102可為熟習此項技術者已知之經組態用於形成LED裝置之任何基板。在一或多項實施例中，基板102包括藍寶石、碳化矽、矽(Si)、石英、氧化鎂(MgO)、氧化鋅(ZnO)、尖晶石及類似物之一或多者。在一或多項實施例中，基板102係一透明基板。在特定實施例中，基板102包括藍寶石。在一或多項實施例中，基板102在形成LED之前未經圖案化。因此，在一些實施例中，基板102未經圖案化，且可被視為平坦的或實質上平坦的。在其他實施例中，基板102係一圖案化基板。
在一或多項實施例中，第一n型層104a、第二n型層104b及第三n型層104c可包括任何III-V族半導體，包含鎵(Ga)、鋁(Al)、銦(In)及氮(N)之二元、三元及四元合金，亦被稱為III-氮化物材料。因此，在一些實施例中，第一n型層104a、第二n型層104b及第三n型層104c獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。在一特定實施例中，第一n型層104a、第二n型層104b及第三n型層104c包括氮化鎵(GaN)。在一或多項實施例中，第一n型層104a、第二n型層104b及第三n型層104c獨立地摻雜有n型摻雜劑，諸如矽(Si)或鍺(Ge)。在一或多項實施例中，摻雜劑濃度係在1e17至2e19 cm 3之一範圍內。在一或多項實施例中，第一n型層104a可具有在1 µm至3 µm之範圍內之厚度以確保用於接觸此層之一後續蝕刻步驟之一寬程序裕度。
在一或多項實施例中，III-氮化物材料層可藉由濺射沈積、原子層沈積(ALD)、金屬有機化學氣相沈積(MOCVD)、物理氣相沈積(PVD)、電漿增強原子層沈積(PEALD)及電漿增強化學氣相沈積(PECVD)之一或多者來沈積。
如本文中使用之「濺射沈積」係指藉由濺射之薄膜沈積之一物理氣相沈積(PVD)方法。在濺射沈積中，一材料(例如，III-氮化物)從作為一源之一目標噴射至一基板上。該技術係基於一源材料(目標)之離子轟擊。歸因於一純物理程序，即，目標材料之濺射，離子轟擊導致一蒸汽。
如根據本文中之一些實施例所使用，「原子層沈積」(ALD)或「循環沈積」係指用於在一基板表面上沈積薄膜之一氣相技術。ALD程序涉及將一基板或基板之一部分之表面曝露於交替前驅體(即，兩種或更多種反應性化合物)以在基板表面上沈積一材料層。當基板曝露於交替前驅體時，循序或同時引入前驅體。將前驅體引入一處理腔室之一反應區，且將基板或基板之部分分開地曝露於前驅體。
如本文中根據一些實施例所使用，「化學氣相沈積」係指藉由分解一基板表面上之化學物來從氣相沈積材料膜之一程序。在CVD中，一基板表面同時或實質上同時曝露於前驅體及/或共試劑。LED製造中通常使用之CVD程序之一特定子集使用金屬有機前驅體化學物，且被稱為MOCVD或金屬有機氣相磊晶(MOVPE)。如本文中使用，「實質上同時」係指共流或前驅體之大部分曝露存在重疊。
如本文中根據一些實施例所使用，「電漿增強原子層沈積(PEALD)」係指用於在一基板上沈積薄膜之一技術。在相對於熱ALD程序之PEALD程序之一些實例中，一材料可由相同化學前驅體形成，但以一更高沈積速率及一更低溫度。在一PEALD程序中，一般言之，將一反應物氣體及一反應物電漿循序引入至一程序腔室中，在腔室中具有一基板。第一反應物氣體在程序腔室中被脈送，且被吸附至基板表面上。此後，反應物電漿被脈送至程序腔室中且與第一反應物氣體反應以在一基板上形成一沈積材料，例如，一薄膜。類似於一熱ALD程序，可在反應物之各者之輸送之間進行一沖洗步驟。
如本文中根據一或多項實施例所使用，「電漿增強化學氣相沈積(PECVD)」係指用於在一基板上沈積薄膜之一技術。在一PECVD程序中，將氣相或液相之一源材料(諸如已挾帶於一載氣中之一氣相III-氮化物材料或一液相III-氮化物材料之一蒸汽引入至一PECVD腔室中。一電漿起始之氣體亦被引入至腔室中。在腔室中產生電漿產生激發自由基。激發自由基化學結合至定位於腔室中之一基板之表面，從而在其上形成所要膜。
在一或多項實施例中，µLED陣列100係藉由將基板102放置於一金屬有機氣相磊晶(MOVPE)反應器中，使得磊晶生長µLED陣列層來製造。
在一或多項實施例中，在生長第一n型層104a之後，生長一第一發光主動區106a。第一發光主動區106a由多個量子井組成，且可包含在量子井之後生長之(若干)電子阻擋層及在量子井之前生長之應變控制層。生長應變控制層之程序可在第一量子井之生長之前產生V形坑缺陷。通常用於綠色LED之量子井之數目在自4至12之範圍內，典型阻障層厚度在自5 nm至25 nm之範圍內，井厚度在自1 nm至5 nm之範圍內，且井銦濃度在自15%銦至25%銦之範圍內。在一些實施例中，主動區可經摻雜有Si或Ge，而在其他實施例中，主動區未經摻雜。在生長第一發光主動區106a之後，在第一發光主動區上生長一第一p型層108a。
在一或多項實施例中，第一p型層108a及第二p型層108b可獨立地包括任何III-V族半導體，包含鎵(Ga)、鋁(Al)、銦(In)及氮(N)之二元、三元及四元合金，亦被稱為III-氮化物材料。因此，在一些實施例中，第一p型層108a及第二p型層108b獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。在一或多項實施例中，鎂(Mg)係用於第一p型層108a之受體摻雜劑。接著生長一第一穿隧接面110a，其包括具有在10 19至10 21cm -3之範圍內之摻雜濃度及通常小於50 nm之層厚度之重度摻雜p-GaN及n-GaN層。第一穿隧接面110a亦可利用安置於高摻雜GaN層之間之薄InGaN或梯度InGaN層。
在一些實施例中，第一p型層108a及第二p型層108b獨立地包括一序列摻雜p型層。在一或多項實施例中，第一p型層108a及第二p型層108b獨立地包括氮化鎵(GaN)層。第一p型層108a及第二p型層108b可獨立地摻雜有熟習此項技術者已知之任何適合p型摻雜劑。在一或多項實施例中，第一p型層108a及第二p型層108b可獨立地摻雜有鎂(Mg)。在一或多項實施例中，第一p型層108a及第二p型層108b獨立地包括第一鎂摻雜p型氮化鋁鎵層、鎂摻雜p型氮化鎵層及第二鎂摻雜p型氮化鋁鎵層。
在一或多項實施例中，生長一第二n型層104b。為了確保裝置內之一均勻電流分佈，匹配第一及第二n型層104a、104b之薄層電阻可為有利的，然而，不匹配之實施方案係可能的，其中第一及第二組接觸通孔之間距差待在下文論述。在一或多項實施例中，第二n型層104b具有至少100 nm之一厚度，以便能夠隨後將一經蝕刻接觸件放置於此層內。一AlGaN層(未繪示)可嵌入第二n型層104b內以促進受控蝕刻至一特定深度。
在生長第二n型層之後，生長一第二穿隧接面110b。第二穿隧接面之設計可相同或不同於第一穿隧接面110a。
在一或多項實施例中，在生長第二穿隧接面110b之後，生長一第二p型層108b，其後接著一第二發光主動區106b。第二發光主動區106b之參數限制之一般範圍相同於第一發光主動區106a，但可需要具體細節之一些差異以針對具有相反極性之第一及第二主動區獲得類似特性。可期望匹配其等之特性以確保針對給定電壓，流過第一及第二主動區之電流係相似的。
在一或多項實施例中，磊晶以一第三n型層104c之生長結束。在圖3及圖4中描繪之實施例中，第三n型層104c並非一電流散佈層，且因此其可以低於前兩個n型層之厚度及摻雜來生長。
圖3繪示在將圖1之第一變型100處理成一薄膜覆晶(TFFC)晶粒設計之後之一橫截面示意圖。晶粒經設計具有電接觸件，使得結構之「中間」n型層係堆疊中之兩個p-n接面之兩者之一共陰極(或共陽極)。其係用於圖1之第一變型A 100之一共陽極及用於圖2之第二變型B 200之一共陰極。一可能薄膜覆晶(TFFC)晶粒設計之實例在圖3及圖4中繪示。在一或多項實施例中，需要一標準LED晶粒(或級聯LED)中無需之一組額外接觸通孔，然而透過兩個主動區共用電流所帶來之EQE下垂及電壓優勢可超過因額外通孔而損失一些主動區域之劣勢。
在磊晶生長之後，透過下文之製造步驟處理晶圓，從而導致以橫截面出現之一LED晶粒，如圖3中展示。針對一圖案化藍寶石基板上之生長，可省略清單上之最後步驟。與一標準TFFC晶粒設計及本文中之一或多項實施例之設計之主要差異係接觸第二n型層104b所需之第二組通孔。
參考圖3，乾蝕刻兩組通孔120a、120b以形成TFFC晶粒設計150。通孔120a、120b具有不同深度D1、D2。在一或多項實施例中，D2可在自0.1微米至1.0微米之範圍內，且D1可在自0.4微米至3微米之範圍內。
在一或多項實施例中，圖1之磊晶堆疊首先經受一受體活化退火。在一些實施例中，較佳地在乾蝕刻之後進行受體活化退火，以便容許氫透過通孔側壁逸出掩埋p型層。
在一或多項實施例中，一保形介電層112沈積於通孔120a、120b中。如本文中使用，術語「介電質」係指可由一所施加電場極化之一電絕緣體材料。在一或多項實施例中，介電層包含但不限於氧化物(例如，氧化矽(SiO 2)、氧化鋁(Al 2O 3))、氮化物(例如，氮化矽(Si 3N 4))。在一或多項實施例中，介電層包括氮化矽(Si 3N 4)、氧化矽(SiO 2)或二氧化矽(SiO 2)及氮化矽(Si 3N 4)之一多層。在一些實施例中，介電層組合物相對於理想分子式係非化學計量的。例如，在一些實施例中，介電層包含但不限於氧化物(例如，氧化矽、氧化鋁)、氮化物(例如，氮化矽(SiN))、碳氧化物(例如，碳氧化矽(SiOC))及氧氮碳化物(例如，氧碳氮化矽(SiNCO))。
仍參考圖3，在一或多項實施例中，用乾蝕刻移除介電層112之一部分以形成接觸開口122、124。一陰極金屬層116沿著通孔120a之側壁沈積於更深通孔120a中之一接觸開口122中。陰極金屬層116可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，陰極金屬層116係與n型層進行歐姆接觸之任何高反射率金屬。在一或多項特定實施例中，陰極金屬層116包括選自銀(Ag)及鋁(Al)之一或多者之一n-接觸材料。
在一或多項實施例中，一陽極金屬層118沿著通孔120b之側壁沈積於較淺通孔120b中之一接觸開口124中。陽極金屬層118可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，陽極金屬層118係與n型層進行歐姆接觸之任何高反射率金屬。在一些實施例中，陽極金屬層118及陰極金屬層116包括相同材料，且在同一步驟中沈積，且使用諸如剝離或乾蝕刻之一技術來圖案化。在一或多項特定實施例中，陽極金屬層118包括選自銀(Ag)及鋁(Al)之一或多者之一n-接觸材料。
在一或多項實施例中，一接合金屬層114沈積於接觸開口122、124中。在一些實施例中，接合金屬層114係比陰極金屬層116及陽極金屬層118更厚之具有不同組合物之一金屬層，以便促進隨後接合至子基板。在一或多項實施例中，接合金屬層114之金屬可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，接合金屬層114包括鈦(Ti)及金(Au)之一或多者。
參考圖3，在一或多項實施例中，單粒化晶粒。接著，使用諸如金-金互連接合之一技術將晶粒接合至一子基板126。最後步驟係雷射剝離，其後接著光電化學蝕刻以紋理化表面128。
圖2繪示根據一或多項替代實施例之一替代磊晶組態200「組態B」之一橫截面示意圖。本發明之一額外態樣係關於一種從磊晶組態製造一薄膜覆晶(TFFC)裝置之方法，如圖4中繪示。
參考圖2，藉由在一基板202上形成複數個III-氮化物層以在基板上形成包含發光主動區之兩個p-n接面LED來製造一雙主動區LED 200。兩個p-n接面經並聯連接。發光主動區包含一第一發光主動區106a及一第二發光主動區106b。堆疊不同主動區之任何順序皆在本發明之範疇內。
根據某些特定實施例，雙主動區LED 200包括一第一接面205a，該第一接面205a具有形成於基板202上之一第一n型層204a、形成於第一n型層204a上之一第一穿隧接面210a、形成於第一穿隧接面210a上之一第一p型層208a，且一第一發光主動區206a生長於第一p型層208a上。
在一或多項實施例中，第一發光主動區206a係一綠色發光主動區。在所展示之實施例中，在第一接面上，特定言之在第一n型層204a上存在一第一穿隧接面210a。
仍參考圖2，雙主動區LED 200進一步包括第一接面205a上之一第二接面205b。第二接面205b包含第一發光主動區206a上之一第二n型層204b、第二n型層204b上之一第二發光主動區206b及第二發光主動區206b上之一第二p型層208b。在一或多項實施例中，第二發光主動區206b亦為一綠色發光主動區。
在一或多項實施例中，一成核層(未繪示)及位錯密度控制層(未繪示)生長於一適合基板202，諸如圖案化或非圖案化藍寶石上。在一或多項實施例中，成核層包括III-氮化物材料。在特定實施例中，成核層包括氮化鎵(GaN)或氮化鋁(AlN)。
在一或多項實施例中，第一n型層204a生長於基板202、成核層及/或位錯密度控制層上。在一或多項實施例中，一第一n型層204a形成於基板202上。基板202可為熟習此項技術者已知之經組態用於形成LED裝置之任何基板。在一或多項實施例中，基板202包括藍寶石、碳化矽、矽(Si)、石英、氧化鎂(MgO)、氧化鋅(ZnO)、尖晶石及類似物之一或多者。在一或多項實施例中，基板202係一透明基板。在特定實施例中，基板202包括藍寶石。在一或多項實施例中，基板202在形成LED之前未經圖案化。因此，在一些實施例中，基板202未經圖案化，且可被視為平坦的或實質上平坦的。在其他實施例中，基板202係一圖案化基板。
在一或多項實施例中，第一n型層204a及第二n型層204b可包括任何III-V族半導體，包含鎵(Ga)、鋁(Al)、銦(In)及氮(N)之二元、三元及四元合金，亦被稱為III-氮化物材料。因此，在一些實施例中，第一n型層204a及第二n型層204b獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。在一特定實施例中，第一n型層204a及第二n型層204b包括氮化鎵(GaN)。在一或多項實施例中，第一n型層204a及第二n型層204b獨立地摻雜有n型摻雜劑，諸如矽(Si)或鍺(Ge)。在一或多項實施例中，摻雜劑濃度係在自1e17至2e19 cm 3之一範圍內。在一或多項實施例中，第一n型層204a可具有在自1 µm至3 µm之範圍內之厚度以確保用於接觸此層之一後續蝕刻步驟之一寬程序裕度。
在一或多項實施例中，雙主動區LED 200係藉由將基板202放置於一金屬有機氣相磊晶(MOVPE)反應器中，使得磊晶生長雙主動區LED層來製造。
在一或多項實施例中，在第一n型層204a之生長之後，生長一第一穿隧接面210a，其後接著生長第一p型層208a。在一或多項實施例中，第一穿隧接面110a包括具有在10 19至10 21cm -3之範圍內之摻雜濃度及通常小於50 nm之層厚度之重度摻雜p-GaN及n-GaN層。在一或多項實施例中，第一p型層208a及第二p型層208b可獨立地包括任何III-V族半導體，包含鎵(Ga)、鋁(Al)、銦(In)及氮(N)之二元、三元及四元合金，亦被稱為III-氮化物材料。因此，在一些實施例中，第一p型層208a及第二p型層208b獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。在一或多項實施例中，鎂(Mg)係用於第一p型層208a之受體摻雜劑。
在一些實施例中，第一p型層208a及第二p型層208b獨立地包括一序列摻雜p型層。在一或多項實施例中，第一p型層208a及第二p型層208b獨立地包括氮化鎵(GaN)層。第一p型層208a及第二p型層208b可獨立地摻雜有熟習此項技術者已知之任何適合p型摻雜劑。在一或多項實施例中，第一p型層208a及第二p型層208b可獨立地摻雜有鎂(Mg)。在一或多項實施例中，第一p型層208a及第二p型層208b獨立地包括第一鎂摻雜p型氮化鋁鎵層、鎂摻雜p型氮化鎵層及第二鎂摻雜p型氮化鋁鎵層。
接著，生長一第一發光主動區206a。第一發光主動區206a由多個量子井組成，且可包含在量子井之後生長之(若干)電子阻擋層及在量子井之前生長之應變控制層。生長應變控制層之程序可在第一量子井之生長之前產生V形坑缺陷。通常用於綠色LED之量子井之數目在自4至12之範圍內，典型阻障層厚度在自5 nm至25 nm之範圍內，井厚度在自1 nm至5 nm之範圍內，且井銦濃度在自15%銦至25%銦之範圍內。在一些實施例中，主動區可經摻雜有Si或Ge，而在其他實施例中，主動區未經摻雜。
在一或多項實施例中，一第二n型層204a生長於第一發光主動區206a上。為了確保裝置內之一均勻電流分佈，匹配第一及第二n型層204a、204b之薄層電阻可為有利的，然而，不匹配之實施方案係可能的，其中第一及第二組接觸通孔之間距差待在下文論述。在一或多項實施例中，第二n型層204b具有至少100 nm之一厚度，以便能夠隨後將一經蝕刻接觸件放置於此層內。一AlGaN層(未繪示)可嵌入第二n型層204b內以促進受控蝕刻至一特定深度。
在生長第二n型層204b之後，生長一第二發光主動區206b，其後接著生長一第二p型層208b。第二發光主動區206b之參數限制之一般範圍相同於第一發光主動區206a，但可需要具體細節之一些差異以針對具有相反極性之第一及第二主動區獲得類似特性。可期望確保針對給定電壓，流過第一及第二主動區之電流係相似的。
圖4繪示在將圖2之第二變型200處理成一薄膜覆晶(TFFC)晶粒設計之後之一橫截面示意圖。在磊晶生長之後，透過下文之製造步驟處理晶圓，從而導致以橫截面出現之一LED晶粒，如圖4中展示。針對一圖案化藍寶石基板上之生長，可省略清單上之最後步驟。與一標準TFFC晶粒設計及本文中之一或多項實施例之設計之主要差異係接觸第二n型層204b所需之第二組通孔。
參考圖4，乾蝕刻兩組通孔220a、220b以形成TFFC晶粒設計250。通孔220a、220b具有不同深度D1、D2。在一或多項實施例中，D2可在自0.1微米至1.0微米之範圍內，且D1可在自0.4微米至3微米之範圍內。
在一或多項實施例中，圖2之磊晶堆疊首先經受一受體活化退火。在一些實施例中，較佳地在乾蝕刻之後進行受體活化退火，以便容許氫透過通孔側壁逸出掩埋p型層。
在一或多項實施例中，一保形介電層212沈積於通孔220a、220b中。在一或多項實施例中，介電層包含但不限於氧化物(例如，氧化矽(SiO 2)、氧化鋁(Al 2O 3))、氮化物(例如，氮化矽(Si 3N 4))。在一或多項實施例中，介電層包括氮化矽(Si 3N 4)、氧化矽(SiO 2)或二氧化矽(SiO 2)及氮化矽(Si 3N 4)之一多層。在一些實施例中，介電層組合物相對於理想分子式係非化學計量的。例如，在一些實施例中，介電層包含但不限於氧化物(例如，氧化矽、氧化鋁)、氮化物(例如，氮化矽(SiN))、碳氧化物(例如，碳氧化矽(SiOC))及氧氮碳化物(例如，氧碳氮化矽(SiNCO))。
仍參考圖4，在一或多項實施例中，用乾蝕刻移除介電層212之一部分以形成接觸開口222、224。一陰極金屬層216沿著通孔220a之側壁沈積於更深通孔220a中之一接觸開口224中。陰極金屬層216可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，陰極金屬層216係與n型層進行歐姆接觸之任何高反射率金屬。在一或多項特定實施例中，陰極金屬層216包括選自銀(Ag)及鋁(Al)之一或多者之一n-接觸材料。
在一或多項實施例中，一陽極金屬層218沿著通孔220b之側壁沈積於較淺通孔220b中之一接觸開口222中。陽極金屬層218可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，陽極金屬層218係與n型層進行歐姆接觸之任何高反射率金屬。在一些實施例中，陽極金屬層218及陰極金屬層216包括相同材料，且在同一步驟中沈積，且使用諸如剝離或乾蝕刻之一技術來圖案化。在一或多項特定實施例中，陽極金屬層218包括選自銀(Ag)及鋁(Al)之一或多者之一n-接觸材料。
在一或多項實施例中，一接合金屬層214沈積於接觸開口222、224中。在一些實施例中，接合金屬層214係比陰極金屬層216及陽極金屬層218更厚之具有不同組合物之一金屬層，以便促進隨後接合至子基板。在一或多項實施例中，接合金屬層214之金屬可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，接合金屬層214包括鈦(Ti)及金(Au)之一或多者。
參考圖4，在一或多項實施例中，單粒化晶粒。接著，使用諸如金-金互連接合之一技術將晶粒接合至一子基板226。最後步驟係雷射剝離，其後接著光電化學蝕刻以紋理化表面228。
圖5繪示圖2之磊晶組態在處理成一橫向晶粒275之後之一橫截面示意圖。在一或多項實施例中，橫向晶粒275包含雙主動區LED，該雙主動區LED具有：一第一接面205a，其具有形成於基板202上之一第一n型層204a、形成於第一n型層204a上之一第一穿隧接面210a、形成於第一穿隧接面210a上之一第一p型層208a，且一第一發光主動區206a生長於第一p型層208a上，及一第二接面205b生長於第一接面205a上。第二接面205b包含第一發光主動區206a上之一第二n型層204b、第二n型層204b上之一第二發光主動區206b及第二發光主動區206b上之一第二p型層208b。
在一或多項實施例中，一陰極金屬層216從第二n型層204b延伸至第二p型層208b。在一些實施例中，陰極金屬層216不與第二p型層電接觸，此係因為介電層212鄰近於晶粒及陰極金屬層216。在其他未繪示實施例中，陰極金屬層216未一路延伸至晶粒之頂部。將陰極金屬層216延伸至頂部允許額外空間以包含一導線接合墊232，從而在晶粒之台面之側上保持陰極金屬層216之一窄寬度。陰極金屬層216可包括熟習此項技術者已知之任何適合金屬。在一或多項特定實施例中，陰極金屬層216包括選自銀(Ag)及鋁(Al)之一或多者之一n-接觸材料。
在一或多項實施例中，一陽極接觸件218形成於第二p型層208b之頂表面上且延伸至第一n型層104a。陽極接觸件218可包括熟習此項技術者已知之任何適合材料。在一或多項實施例中，陽極接觸件包括透明氧化銦錫(ITO)。
在一或多項實施例中，一介電層212形成於晶粒275上以將晶粒與陽極接觸件218及陰極金屬層216之一或多者隔離 。在一或多項實施例中，介電層212包含但不限於氧化物(例如，氧化矽(SiO 2)、氧化鋁(Al 2O 3))、氮化物(例如，氮化矽(Si 3N 4))。在一或多項實施例中，介電層包括氮化矽(Si 3N 4)、氧化矽(SiO 2)或二氧化矽(SiO 2)及氮化矽(Si 3N 4)之一多層。在一些實施例中，介電層212組合物相對於理想分子式係非化學計量的。例如，在一些實施例中，介電層包含但不限於氧化物(例如，氧化矽、氧化鋁)、氮化物(例如，氮化矽(SiN))、碳氧化物(例如，碳氧化矽(SiOC))及氧氮碳化物(例如，氧碳氮化矽(SiNCO))。
在一或多項實施例中，橫向晶粒275安裝至一子基板226。一導線230a可將子基板226之正端子232連接至晶粒275。一導線230b可將子基板226之負端子234連接至晶粒275。
圖6繪示根據一或多項實施例之製造一雙主動區LED晶粒之一方法60之一程序流程圖。在該方法中，在操作62，在同一磊晶晶圓上磊晶且循序生長兩個p-n接面。在操作64，在第二p-n接面上形成一金屬接觸件。
圖7繪示根據本發明之一或多項實施例之製造一薄膜覆晶(TFFC)晶粒設計之一方法50之一程序流程圖。參考圖7，在一或多項實施例中，該方法開始於操作52，藉由在同一磊晶晶圓上循序形成兩個p-n接面以形成一磊晶堆疊，該磊晶堆疊包含至少一個n型層及至少一個p型層，且具有嵌入至少一個n型層與至少一個p型層之間之一發光主動區。在操作54，將具有不同深度之兩組通孔乾蝕刻至磊晶堆疊中。在操作56，將一介電層保形地沈積於通孔中。在操作58，移除介電層之一部分以在通孔中形成接觸開口，接觸開口曝露至少一個n型層。在操作60，將一陰極金屬及一陽極金屬沈積於介電層上之通孔中。在操作62，沈積一接合金屬層。在操作64，發生晶粒單粒化。在操作66，將晶粒接合至一子基板。在操作68，發生雷射剝離。
圖8繪示根據一些實施例之一通用裝置之一實例。例如，裝置600可為一行動裝置，諸如一膝上型電腦(PC)、一平板PC、一智慧型電話或一擴增實境(AR)/虛擬實境(VR)或一汽車裝置。各種元件可設置在上文指示之背板上，而其他元件可為本端的或遠端的。如本文中描述，實例可包含邏輯或數個組件、模組或機構，或可在其等上操作。
模組及組件係能夠執行指定操作且可以某一方式組態或配置之有形實體(例如，硬體)。在一實例中，電路可以一指定方式配置為一模組(例如，在內部或相對於外部實體，諸如其他電路)。在一實例中，一或多個電腦系統(例如，一獨立用戶端或伺服器電腦系統)或一或多個硬體處理器之全部或部分可由韌體或軟體(例如，指令、一應用程式部分或一應用程式)組態為操作以執行指定操作之一模組。在一實例中，軟體可駐留於一機器可讀媒體上。在一實例中，軟體當由模組之底層硬體執行時導致硬體執行指定操作。
因此，術語「模組」(及「組件」)應被理解為涵蓋一有形實體，即，經實體建構、特別組態(例如，硬佈線)或臨時(例如，暫時)組態(例如，程式化)以依一指定方式操作或執行本文中描述之任何操作之部分或全部之一實體。在考量其中模組經臨時組態之實例的情況下，模組之各者無需在任何一個時刻樣例化。例如，在模組包括使用軟體組態之一通用硬體處理器的情況下，通用硬體處理器可在不同時間組態為各自不同模組。軟體可相應地組態一硬體處理器，例如，在一個時間例項構成一特定模組，且在一不同時間例項構成一不同模組。
電子裝置600可包含一硬體處理器(或等效地，處理電路) 602 (例如，一中央處理單元(CPU)、一GPU、一硬體處理器核心或其等之任何組合)、一記憶體604 (其可包含主要及靜態記憶體)，其等之一些或全部可經由一互連連結(interlink) (例如，匯流排) 608彼此通信。記憶體604可含有可移除儲存器及不可移除儲存器、揮發性記憶體或非揮發性記憶體之任一者或全部。電子裝置600可進一步包含一顯示器/光源610 (諸如上文描述之LED或一視訊顯示器)、一字母數字輸入裝置612 (例如，一鍵盤)及一使用者介面(UI)導覽裝置614 (例如，一滑鼠)。在一實例中，顯示器/光源610、輸入裝置612及UI導覽裝置614可為一觸控螢幕顯示器。電子裝置600可另外包含一儲存裝置(例如，驅動單元) 616、一信號產生裝置618 (例如，一揚聲器)、一網路介面裝置620、一或多個相機628及一或多個感測器630 (諸如一全球定位系統(GPS)感測器、指南針、加速度計或其他感測器，諸如本文中描述之彼等)。電子裝置600可進一步包含一輸出控制器，諸如一串列(例如，通用串列匯流排(USB))、並列或其他有線或無線(例如，紅外線(IR)、近場通信(NFC)等)連接以通信或控制一或多個周邊裝置(例如，一印表機、讀卡器等)。
儲存裝置616可包含一非暫時性機器可讀媒體622 (本文中被簡稱為機器可讀媒體)，其上儲存體現本文中描述之技術或功能之任何一或多者或由其或其等利用之一或多組資料結構或指令624 (例如，軟體)。指令624亦可在其等由電子系統600執行期間完全或至少部分駐留於記憶體604內及/或硬體處理器602內。雖然機器可讀媒體622被繪示為一單一媒體，但術語「機器可讀媒體」可包含經組態以儲存一或多個指令624之一單一媒體或多個媒體(例如，一集中式或分佈式資料庫及/或相關聯快取區及伺服器)。
術語「機器可讀媒體」可包含能夠儲存、編碼或攜載由電子裝置600執行且導致電子裝置600執行本發明之技術之任何一或多者之指令或能夠儲存、編碼或攜載由此等指令使用或與此等指令相關聯之資料結構之任何媒體。非限制性機器可讀媒體實例可包含固態記憶體及光學及磁性媒體。機器可讀媒體之特定實例可包含：非揮發性記憶體，諸如半導體記憶體裝置(例如，電可程式化唯讀記憶體(EPROM)、電可擦除可程式化唯讀記憶體(EEPROM))及快閃記憶體裝置；磁碟，諸如內置硬碟及可抽換式磁碟；磁光碟；隨機存取記憶體(RAM)；及CD-ROM及DVD-ROM光碟。
指令624可進一步經由利用數個無線區域網路(WLAN)傳送協定之任一者之網路介面裝置620或一SPI或CAN匯流排使用一傳輸媒體626透過一通信網路傳輸或接收。實例通信網路可包含一區域網路(LAN)、一廣域網路(WAN)、一封包資料網路(例如，網際網路)、行動電話網路(例如，蜂巢式網路)、普通老式電話(POTS)網路及無線資料網路。透過網路之通信可包含一或多個不同協定，諸如電氣及電子工程師協會(IEEE) 802.11系列標準(稱為Wi-Fi)、IEEE 802.16系列標準(稱為WiMax)、IEEE 802.16.4系列標準、一長期演進(LTE)系列標準、一通用行動電信系統(UMTS)系列標準、同級(P2P)網路、下一代(NG)/第六代(6G)標準等。在一實例中，網路介面裝置620可包含一或多個實體插孔(例如，乙太網路、同軸或電話插孔)或一或多個天線以連接至傳輸媒體626。
應注意，如本文中使用之術語「電路」係指硬體組件，係硬體組件之部分，或包含硬體組件，諸如一電子電路、一邏輯電路、一處理器(共用、專用或群組)及/或記憶體(共用、專用或群組)、一特定應用積體電路(ASIC)、一場可程式化裝置(FPD) (例如，一場可程式化閘陣列(FPGA)、一可程式化邏輯裝置(PLD)、一複合PLD (CPLD)、一高容量PLD (HCPLD)、一結構化ASIC或一可程式化SoC)、數位信號處理器(DSP)等，其等經組態以提供所描述功能性。在一些實施例中，電路可執行一或多個軟體或韌體程式以提供所描述功能性之至少一些。術語「電路」亦可指一或多個硬體元件(或在一電或電子系統中使用之電路之一組合)與程式碼之一組合以用於實行該程式碼之功能性。在此等實施例中，硬體元件與程式碼之組合可被稱為一特定類型之電路。
因此，如本文中使用之術語「處理器電路」或「處理器」係指能夠循序及自動實行一序列算術或邏輯運算或記錄、儲存及/或傳送數位資料之電路，係該電路之部分或包含該電路。術語「處理器電路」或「處理器」可指一或多個應用處理器、一或多個基頻處理器、一實體中央處理單元(CPU)、一單核心或多核心處理器及/或能夠執行或以其他方式操作電腦可執行指令(諸如程式碼、軟體模組及/或功能程序)之任何其他裝置。
相機628可感測至少由LED發射之一或多個波長之光。相機628可包含能夠收集從一被照射區反射及/或由被照射區發射之反射照射光之光學器件(例如，至少一個相機鏡頭)。相機鏡頭可將反射光引導至一多像素感測器(亦被稱為一光感測器)上以在多像素感測器上形成一影像。
處理器602可經由一或多個驅動器控制及驅動LED。例如，處理器602可視情況獨立於LED陣列中之另外一或多個LED來控制LED陣列中之一或多個LED，以便以一指定方式照射一區域。
另外，感測器630可併入相機628及/或光源610中。感測器630可感測可見光及/或紅外線光，且除接收來自LED之反射光之外，亦可進一步感測環境光及/或環境光中之變化/閃爍。類似於LED陣列，感測器可具有一或多個片段(其或其等能夠感測相同波長/波長範圍或不同波長/波長範圍)。
圖9繪示根據一些實施例之一實例照明系統。如上文，照明系統700中展示之一些元件可不存在，而其他額外元件可安置於照明系統700中。照明系統700可包含一控制器702，該控制器702使用含有多個個別像素712之一像素陣列710來控制照明。
在一些實施例中，被描述為控制器702之一些或全部組件可安置於一背板上，諸如例如一互補金屬氧化物半導體(CMOS)背板。控制器702可耦合至或包含一或多個處理器704。處理器704可經由一介面接收影像資料(以圖框為單位)，且可處理影像資料以控制一產生器706a，例如，控制類比信號或PWM工作循環及/或開啟時間以導致照明系統700產生由影像資料指示之影像。
控制器702可進一步包含一圖框緩衝器708。圖框緩衝器708可在一或多個處理器704之前儲存一或多個影像，且儲存由一或多個處理器704實施之指示。
產生器706a可由處理器704控制，且可根據指示產生驅動信號。產生器706a可連接至一驅動器706b以驅動像素陣列710，使得像素712提供所要光強度。
各像素712可包含一或多個LED 714。LED 714可為不同色彩，且可個別或成群組地控制。如展示，針對各像素712或LED 714，像素712可包含一PWM開關及一電流源。像素712可由驅動器706b驅動。來自產生器706a之信號可根據信號之值導致開關斷開及閉合。對應於光強度之信號可導致電流源產生一電流流動以導致像素712產生對應光強度。
照明系統700可進一步包含一電源供應器720。在一些實施例中，電源供應器720可為產生用於控制器702之電力之一電池。
圖10繪示根據一些實施例之用於實施上文揭示之標的物之一實例硬體配置。特定言之，硬體配置800可包含含有(若干) LED陣列及一背板(諸如一CMOS背板804)之一LED晶粒802。LED晶粒802可藉由一或多個互連件810耦合至CMOS背板804，其中互連件810可提供LED晶粒802與CMOS背板804之間之信號傳輸。互連件810可包括一或多個焊料凸塊接頭、一或多個銅柱凸塊接頭、此項技術中已知之其他類型之互連件或其等之某一組合。
LED晶粒802可包含用以實施上文描述之LED陣列之電路。特定言之，LED晶粒802可包含複數個LED。LED晶粒802可包含用於LED陣列之一共用主動層及一共用基板，且藉此LED陣列可為一單片LED陣列。LED陣列之各LED可包含一個別分段主動層及/或基板。在一些實施例中，LED晶粒802可進一步包含開關及電流源以驅動LED陣列，如上文描述。在其他實施例中，開關及電流源可包含於CMOS背板804中。LED可為微型LED或大於微型LED之LED。
CMOS背板804可包含用以實施控制模組之電路。CMOS背板804可利用互連件810來向LED陣列提供驅動信號及強度信號以導致LED陣列根據信號及強度產生光。
硬體裝置800可進一步包含一PCB 806。PCB 806可包含用以實施本文中描述之各種功能性之電路。PCB 806可耦合至CMOS背板804。例如，PCB 806可經由一或多個線接合812耦合至CMOS背板804。PCB 806及CMOS背板804可經由耦合來交換影像資料、電力及/或回饋以及其他信號。
如展示，LED及支援LED陣列之電路可經封裝，且包含用於供電及控制LED之光產生之一子基板或印刷電路板。支援LED陣列之PCB可包含電通孔、散熱器、接地平面、電跡線及覆晶或其他安裝系統。子基板或PCB可由任何適合材料，諸如陶瓷、矽、鋁等形成。若子基板材料係導電的，則可在基板材料上方形成一絕緣層，且在絕緣層上方形成一金屬電極圖案以與微型LED陣列接觸。子基板可用作一機械支撐，從而在LED陣列上之電極與一電源供應器之間提供一電介面，且亦提供散熱器功能性。
一般言之，可由LED陣列支援各種應用。此等應用可包含用以提供一般照明(例如，在一房間或車輛內或外部)或提供特定影像之獨立應用。除諸如一燈具、投影儀、行動裝置之裝置之外，該系統亦可用於提供基於AR及VR之應用。視覺化系統(諸如VR及AR系統)在諸如娛樂、教育、醫學及商業之眾多領域中變得愈來愈普遍。各種類型之裝置可用於向使用者提供AR/VR，包含頭戴式耳機、眼鏡及投影儀。此一AR/VR系統可包含類似於上文描述之組件之組件：微型LED陣列、一顯示器或螢幕(其可包含觸控螢幕元件)、一微型LED陣列控制器、感測器及一控制器等。AR/VR組件可安置於一單一結構中，或所展示之一或多個組件可分開地安裝且經由有線或無線通信連接。可將電力及使用者資料提供至控制器。使用者資料輸入可包含由音訊指令、觸覺回饋、眼睛或瞳孔定位或連接鍵盤、滑鼠或遊戲控制器提供之資訊。感測器可包含相機、深度感測器、音訊感測器、加速度計、兩軸或三軸陀螺儀及提供使用者輸入資料之其他類型之運動及/或環境/佩戴者感測器。其他感測器可包含但不限於氣壓、應力感測器、溫度感測器或用於本端或遠端環境監測之任何其他適合感測器。在一些實施例中，控制輸入可包含偵測到之觸摸或輕敲、手勢輸入或基於頭戴式耳機或顯示器位置之控制。作為另一實例，基於來自量測平移或旋轉移動之一或多個陀螺儀或位置感測器之一或多個量測信號，可判定AR/VR系統相對於一初始位置之一估計位置。
在一些實施例中，控制器可控制個別微型LED或一或多個LED群組以向使用者顯示內容(AR/VR及/或非AR/VR)，同時控制眼睛追蹤中使用之其他LED及感測器以調整所顯示內容。內容顯示LED可經設計以發射可見頻帶(約400 nm至780 nm)內之光，而用於追蹤之LED可經設計以發射IR頻帶(約780 nm至2,200 nm)內之光。在一些實施例中，追蹤LED及內容LED可同時在作用中。在一些實施例中，追蹤LED可經控制以在內容LED被撤銷啟動且因此未向使用者顯示內容之一時間段期間發射追蹤光。AR/VR系統可併入光學器件(諸如上文描述之光學器件)及/或一AR/VR顯示器以例如將由LED陣列發射之光耦合至AR/VR顯示器上。
在一些實施例中，AR/VR控制器可使用來自感測器之資料以隨時間對從加速度計接收之量測信號進行積分以估計一速度向量，且隨時間對速度向量進行積分以判定AR/VR系統之一參考點之一估計位置。在其他實施例中，用於描述AR/VR系統之位置之參考點可基於深度感測器、相機定位視圖或光場流。基於AR/VR系統之位置、定向或移動之改變，系統控制器可將影像或指令發送至發光陣列控制器。亦可藉由使用者資料輸入或自動資料輸入來改變或修改影像或指令。
一般言之，在一VR系統中，一顯示器可向一使用者呈現場景(諸如一三維場景)之一視圖。使用者可在場景內移動，諸如藉由重新定位使用者之頭部或藉由行走。VR系統可偵測使用者之移動，且更改場景之視圖來考量移動。例如，當一使用者旋轉使用者之頭部時，系統可呈現在視圖方向上變化之場景之視圖以匹配使用者之視線。以此方式，VR系統可模擬一使用者在三維場景中之存在。此外，一VR系統可接收觸覺感官輸入，諸如來自可穿戴位置感測器，且可視情況向使用者提供觸覺回饋。
另一方面，在一AR系統中，顯示器可將來自使用者之周圍環境之元素併入至場景之視圖中。例如，AR系統可將文字字幕及/或視覺元素添加至使用者之周圍環境之一視圖。例如，一零售商可使用一AR系統以藉由將一件傢俱之一視覺化併入至一使用者之周圍環境之一所擷取影像上來向該使用者展示該件傢俱在該使用者家中之一房間中之樣子。當使用者在使用者之房間四處移動時，視覺化考量使用者之運動且以與運動一致之一方式改變傢俱之視覺化。例如，AR系統可在一房間中定位一虛擬椅子。使用者可站在房間中之虛擬椅子位置之一前側上以查看椅子之前側。使用者可在房間中移動至虛擬椅子位置後面之一區域以觀看椅子之一後側。以此方式，AR系統可將元素添加至使用者之周圍環境之一動態視圖。
圖11展示根據一些實施例之一系統之一實例之一方塊圖。系統900可使用微型LED提供AR/VR功能性。系統900可包含一可穿戴外殼912，諸如一頭戴式耳機或護目鏡。外殼912可機械地支撐及容置下文詳述之元件。在一些實例中，下文詳述之一或多個元件可包含於一或多個額外外殼中，該一或多個額外外殼可與可穿戴外殼912分開，且可無線地及/或經由一有線連接耦合至可穿戴外殼912。例如，一分開的外殼可減小可穿戴護目鏡之重量，諸如藉由包含電池、無線電及其他元件。外殼912可包含一或多個電池914，其或其等可為下文詳述之任何或全部元件供電。外殼912可包含可電耦合至一外部電源供應器(諸如一壁裝插座)以對電池914再充電之電路。外殼912可包含一或多個無線電916以經由一適合協定(諸如WiFi)與一伺服器或網路無線通信。
系統900可包含一或多個感測器918，諸如光學感測器、音訊感測器、觸覺感測器、熱感測器、陀螺儀感測器、飛行時間感測器、基於三角量測之感測器等。在一些實例中，感測器之一或多者可感測一使用者之一位置、一定位及/或一定向。在一些實例中，感測器918之一或多者可回應於所感測位置、定位及/或定向而產生一感測器信號。感測器信號可包含對應於一所感測位置、定位及/或定向之感測器資料。例如，感測器資料可包含周圍環境之一深度圖。在一些實例中，諸如針對一AR系統，感測器918之一或多者可擷取一使用者附近之周圍環境之一即時視訊影像。
系統900可包含一或多個視訊產生處理器920。一或多個視訊產生處理器920可接收表示一三維場景之場景資料，諸如場景中之物件之一組位置座標或場景之一深度圖。此資料可從一伺服器及/或一儲存媒體接收。一或多個視訊產生處理器920可從一或多個感測器918接收一或多個感測器信號。回應於表示周圍環境之場景資料及表示使用者相對於周圍環境之位置及/或定向之至少一個感測器信號，一或多個視訊產生處理器920可產生對應於場景之一視圖之至少一個視訊信號。在一些實例中，一或多個視訊產生處理器920可產生兩個視訊信號，使用者之每隻眼睛一個信號，其等分別表示來自使用者之左眼及右眼之一視角之場景之一視圖。在一些實例中，一或多個視訊產生處理器920可產生多於兩個視訊信號，且組合視訊信號以提供針對兩隻眼睛之一個視訊信號、針對兩隻眼睛之兩個視訊信號或其他組合。
系統900可包含可為系統900之一顯示器提供光之一或多個光源922。例如，適合光源922可包含上文微型LED。一或多個光源922可包含具有不同色彩或波長之光產生元件。例如，一光源可包含可發射紅光之一紅色發光二極體、可發射綠光之一綠色發光二極體及可發射藍光之一藍色發光二極體。紅光、綠光及藍光以特定比率組合以產生在電磁光譜之一可見部分中視覺上可感知之任何適合色彩。
系統900可包含一或多個調變器924。調變器924可以至少兩種組態之一者來實施。在一第一組態中，調變器924可包含可直接調變光源922之電路。例如，光源922可包含一發光二極體陣列，且調變器924可直接調變引導至陣列中之各發光二極體之電功率、電壓及/或電流以形成調變光。可以一類比方式及/或一數位方式執行調變。在一些實例中，光源922可包含一紅色發光二極體陣列、一綠色發光二極體陣列及一藍色發光二極體陣列，且調變器924可直接調變紅色發光二極體、綠色發光二極體及藍色發光二極體以形成調變光以產生一指定影像。
在一第二組態中，調變器924可包含一調變面板，諸如一液晶面板。光源922可產生均勻照明或幾乎均勻照明以照射調變面板。調變面板可包含像素。各像素可回應於一電調變信號而選擇性地衰減調變面板區域之一各自部分以形成調變光。在一些實例中，調變器924可包含可調變不同色彩之光之多個調變面板。例如，調變器924可包含可衰減來自諸如一紅色發光二極體之一紅色光源之紅光之一紅色調變面板、可衰減來自諸如一綠色發光二極體之一綠色光源之綠光之一綠色調變面板及可衰減來自諸如一藍色發光二極體之一藍色光源之藍光之一藍色調變面板。
在第二組態之一些實例中，調變器924可從一白色光源(諸如一白色發光二極體)接收均勻白光或幾乎均勻白光。調變面板可在調變面板之各像素上包含波長選擇濾光器。面板像素可經配置成群組(諸如三個或四個之群組)，其中各群組可形成一彩色影像之一像素。例如，各群組可包含具有一紅色濾光器之一面板像素、具有一綠色濾光器之一面板像素及具有一藍色濾光器之一面板像素。亦可使用其他適合組態。
系統900可包含一或多個調變處理器926，其或其等可接收一視訊信號，諸如來自一或多個視訊產生處理器920，且作為回應，可產生一電調變信號。針對其中調變器924直接調變光源922之組態，電調變信號可驅動調變器924。針對其中調變器924包含一調變面板之組態，電調變信號可驅動調變面板。
系統900可包含一或多個光束組合器928 (亦被稱為分束器)，其或其等可組合不同色彩之光束以形成一單一多色光束。針對其中光源922可包含不同色彩之多個發光二極體之組態，系統900可包含一或多個波長敏感(例如，二向色)光束組合器928，其或其等可組合不同色彩之光以形成一單一多色光束。
系統900可以至少兩種組態之一者將調變光引導朝向觀看者之眼睛。在一第一組態中，系統900可用作一投影儀，且可包含適合投影光學器件930，其等可將調變光投影至一或多個螢幕932上。螢幕932可定位於距使用者之一眼睛之一適合距離處。系統900可視情況包含一或多個透鏡934，其或其等可將一螢幕932之一虛擬影像定位於距眼睛之一適合距離處，諸如一近焦距離，諸如500 mm、750 mm或另一適合距離。在一些實例中，系統900可包含一單一螢幕932，使得調變光可經引導朝向使用者之兩隻眼睛。在一些實例中，系統900可包含兩個螢幕932，使得來自各螢幕932之調變光可經引導朝向使用者之一各自眼睛。在一些實例中，系統900可包含多於兩個螢幕932。在一第二組態中，系統900可將調變光直接引導至一觀看者之一隻眼睛或兩隻眼睛中。例如，投影光學器件930可在使用者之一眼睛之一視網膜上形成一影像，或在使用者之兩隻眼睛之各視網膜上形成一影像。
針對AR系統之一些組態，系統900可包含至少一部分透明顯示器，使得一使用者可透過顯示器觀看使用者之周圍環境。針對此等組態，AR系統可產生對應於周圍環境之擴增之調變光，而非周圍環境本身。例如，在一零售商展示一椅子之實例中，AR系統可將對應於椅子而非房間之其餘部分之調變光引導朝向一螢幕或朝向一使用者之一眼睛。
圖12繪示根據一些實施例之製造一照明裝置之一實例方法。並非全部操作皆可在方法1000中進行，及/或可存在額外操作。該等操作可以不同於圖12中指示之一順序發生。
在操作1002，將一臨時基板附接至包含一藍寶石基板及磊晶層(包含n型半導體層、p型半導體層及主動區)之一初始結構。若一TCO層可已沈積於初始結構上，則將臨時基板附著至TCO層。
在操作1004，蝕刻或以其他方式移除藍寶石基板，且蝕刻n型半導體層，使得剩餘磊晶層具有顯著小於初始結構之厚度之一厚度。
在操作1006，經由蝕刻將磊晶層形成為梯形像素。
在操作1008，將氧化物層沈積於像素上，接著蝕刻該氧化物層以曝露像素之頂部處之n型半導體層以及臨時基板或TCO層。
在操作1010，將一金屬晶種層及金屬鍍層沈積於氧化物層及開口上，且蝕刻以電隔離金屬鍍層之部分。將另一氧化物層沈積於金屬鍍層上，蝕刻開口以曝露金屬鍍層之部分，且在開口上沈積及製造一接合層以提供接觸金屬鍍層之曝露部分之接合墊。
在操作1012，藉由將一單片結構附接至接合墊來混成所得結構。
在操作1014，從混成結構移除臨時基板。
在操作1016，在TCO層上圖案化一週期性奈米結構，若尚不存在，則該TCO層可在移除臨時基板之後沈積。
雖然本文中已僅繪示及描述系統及方法之特定特徵，但熟習此項技術者將想起許多修改及改變。因此，應理解，隨附發明申請專利範圍旨在涵蓋全部此等修改及改變。方法操作可實質上同時或以一不同順序執行。
實施例
下文列出各種實施例。將理解，下文列出之實施例可與根據本發明之範疇之全部態樣及其他實施例組合。
實施例(a).一種發光二極體(LED)晶粒，其包括：一第一p-n接面，其位於一第二p-n接面上，其中該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及一金屬接觸件，其位於該第二p-n接面上且延伸至該第一p-n接面。
實施例(b).根據實施例(a)之LED晶粒，其中該金屬接觸件包括一陰極層或一陽極層之一或多者。
實施例(c).根據實施例(a)至實施例(b)之LED晶粒，其中一正向電流使用一單一電壓源平行通過該第一p-n接面及該第二p-n接面。
實施例(d).根據實施例(a)至實施例(c)之LED晶粒，其進一步包括一子基板。
實施例(e).根據實施例(a)至實施例(d)之LED晶粒，其中該第一n型層、該第二n型層及該第三n型層獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。
實施例(f).根據實施例(a)至實施例(e)之LED晶粒，其中該第一n型層、該第二n型層及該第三n型層包括氮化鎵(GaN)。
實施例(g).根據實施例(a)至實施例(f)之LED晶粒，其中該陰極層及該陽極層獨立地包括鋁(Al)或銀(Ag)之一或多者。
實施例(h).根據實施例(a)至實施例(g)之LED晶粒，其進一步包括該LED晶粒上之一介電層。
實施例(i).根據實施例(a)至實施例(h)之LED晶粒，其進一步包括一接合金屬層。
實施例(j).根據實施例(a)至實施例(i)之LED晶粒，其中該接合金屬層包括鈦(Ti)及金(Au)之一或多者。
實施例(k).根據實施例(a)至實施例(j)之LED晶粒，其中該第一發光主動區及該第二發光主動區之一或多者發射綠光。
實施例(l).一種製造一發光二極體(LED)晶粒之方法，該方法包括：在一磊晶晶圓上磊晶生長一第一p-n接面及一第二p-n接面，該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及在該第二p-n接面上形成至少一個金屬接觸件。
實施例(m).根據實施例(l)之方法，其中該金屬接觸件包括一陰極層或一陽極層之一或多者。
實施例(n).根據實施例(l)至實施例(m)之方法，其中一正向電流使用一單一電壓源平行通過該第一p-n接面及該第二p-n接面。
實施例(o).根據實施例(l)至實施例(n)之方法，其進一步包括將該LED晶粒安裝至一子基板。
實施例(p).根據實施例(l)至實施例(o)之方法，其進一步包括在該LED晶粒上形成一介電層。
實施例(q).根據實施例(l)至實施例(p)之方法，其進一步包括形成一接合金屬層。
實施例(r).根據實施例(l)至實施例(q)之方法，其中該第一發光主動區及該第二發光主動區之一或多者發射綠光。
實施例(s).一種製造薄膜覆晶(TFFC)晶粒之方法，該方法包括：在一磊晶晶圓上循序形成一第一p-n接面及一第二p-n接面以形成一磊晶堆疊，該磊晶堆疊包括至少一個n型層及至少一個p型層，且具有嵌入該至少一個n型層與至少一個p型層之間之一發光主動區；乾蝕刻該磊晶堆疊以形成具有不同深度之兩個通孔；在該兩個通孔中保形地沈積一介電層；移除該介電層之一部分以形成接觸開口；在該等接觸開口中沈積一陽極層及一陰極層之一或多者；在該陽極層或該陰極層之一或多者上沈積一接合金屬層；單粒化該薄膜覆晶(TFFC)晶粒；及將該薄膜覆晶(TFFC)晶粒接合至一子基板。
實施例(t).根據實施例(s)之方法，其中該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，且其中該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上。
描述本文中論述之材料及方法之內容脈絡中(尤其在以下發明申請專利範圍之內容脈絡中)之術語「一」及「一個」及「該」及類似指涉物之使用應被解釋為涵蓋單數及複數兩者，除非本文中另有指示或明顯與內容脈絡矛盾。本文中對值範圍之敘述僅旨在用作個別地指代落入範圍內之各分開值之一速記方法，除非本文中另有指示，且各分開值以宛如其本文中個別陳述的方式併入至說明書中。本文中描述之全部方法可以任何適合順序執行，除非本文中另有指示或明顯另與內容脈絡矛盾。本文中提供之任何及全部實例或例示性語言(例如，「諸如」)之使用僅旨在更佳地闡明材料及方法，且並不對範疇加以限制，除非另外主張。說明書中之語言皆不應被解釋為指示所揭示材料及方法之實踐所必須之任何未主張元素。
貫穿本說明書對術語第一、第二、第三等之參考可在本文中用於描述各種元件，且此等元件不應被此等術語限制。此等術語可用於將元件彼此區分。
貫穿本說明書將一層、區或基板稱為在另一元件「上」或延伸「至」另一元件「上」意謂其可直接位於另一元件上或直接延伸至另一元件上或亦可存在中介元件。當一元件被稱為「直接在」另一元件「上」或「直接延伸至」另一元件「上」時，可不存在中介元件。此外，當一元件被稱為「連接」或「耦合」至另一元件時，其可直接連接或耦合至另一元件及/或經由一或多個中介元件連接或耦合至另一元件。當一元件被稱為「直接連接」或「直接耦合」至另一元件時，該元件與另一元件之間不存在中介元件。將理解，此等術語旨在涵蓋除圖中描繪之任何定向以外的不同元件定向。
諸如「下方」、「上方」、「上」、「下」、「水平」或「垂直」之相對術語可在本文中用於描述如圖中繪示之一個元件、層或區與另一元件、層或區之一關係。將理解，此等術語旨在涵蓋除圖中描繪之定向以外的不同裝置定向。
貫穿本說明書對「一項實施例」、「某些實施例」、「一或多個實施例」或「一實施例」之參考意謂結合該實施例描述之一特定特徵、結構、材料或特性包含於本發明之至少一項實施例中。因此，諸如「在一或多項實施例中」、「在某些實施例中」、「在一項實施例中」或「在一實施例中」之片語在貫穿本說明書之各種位置之出現不一定係指本發明之同一實施例。在一或多項實施例中，特定特徵、結構、材料或特性以任何適合方式組合。
儘管已參考特定實施例描述本發明，然應理解，此等實施例僅繪示本發明之原理及應用。熟習此項技術者將明白，在不脫離本發明之精神及範疇之情況下，可對本發明之方法及設備進行各種修改及變動。因此，本發明旨在包含隨附發明申請專利範圍及其等之等效物之範疇內之修改及變動。
50:方法 52:操作 54:操作 56:操作 58:操作 60:方法/操作 62:操作 64:操作 66:操作 68:操作 100:磊晶組態/雙主動區發光二極體(LED)晶圓 102:基板 104a:第一n型層 104b:第二n型層 104c:第三n型層 105a:第一接面 105b:第二接面 106a:第一發光主動區 106b:第二發光主動區 108a:第一p型層 108b:第二p型層 110a:第一穿隧接面 110b:第二穿隧接面 112:保形介電層 114:接合金屬層 116:陰極金屬層 118:陽極金屬層 120a:通孔 120b:通孔 122:接觸開口 124:接觸開口 126:子基板 128:表面 150:薄膜覆晶(TFFC)晶粒設計 200:磊晶組態/雙主動區發光二極體(LED) 202:基板 204a:第一n型層 204b:第二n型層 205a:第一接面 205b:第二接面 206a:第一發光主動區 206b:第二發光主動區 208a:第一p型層 208b:第二p型層 210a:第一穿隧接面 212:保形介電層 214:接合金屬層 216:陰極金屬層 218:陽極金屬層 220a:通孔 220b:通孔 222:接觸開口 224:接觸開口 226:子基板 230a:導線 230b:導線 232:導線接合墊/正端子 234:負端子 250:薄膜覆晶(TFFC)晶粒設計 275:橫向晶粒 600:電子裝置 602:硬體處理器 604:記憶體 608:互連連結 610:顯示器/光源 612:字母數字輸入裝置 614:使用者介面(UI)導覽裝置 616:儲存裝置 618:信號產生裝置 620:網路介面裝置 622:非暫時性機器可讀媒體 624:資料結構或指令 626:傳輸媒體 628:相機 630:感測器 700:照明系統 702:控制器 704:處理器 706a:產生器 706b:驅動器 708:圖框緩衝器 710:像素陣列 712:像素 714:發光二極體(LED) 720:電源供應器 800:硬體配置 802:發光二極體(LED)晶粒 804:互補金屬氧化物半導體(CMOS)背板 806:PCB 810:互連件 812:線接合 900:系統 912:可穿戴外殼 914:電池 916:無線電 918:感測器 920:視訊產生處理器 922:光源 924:調變器 926:調變處理器 928:光束組合器 930:投影光學器件 932:螢幕 934:透鏡 1000:方法 1002:操作 1004:操作 1006:操作 1008:操作 1010:操作 1012:操作 1014:操作 1016:操作 D1:深度 D2:深度
為了可詳細理解本發明之上述特徵之方式，可藉由參考實施例(其等之一些在隨附圖式中繪示)進行上文簡單概述之本發明之一更特定描述。然而，應注意，隨附圖式僅繪示本發明之典型實施例且因此不應被視為限制其範疇，此係因為本發明可承認其他同樣有效之實施例。在隨附圖式之圖中藉由實例而非限制地繪示如本文中描述之實施例，在隨附圖式中相同元件符號指示類似元件。
圖1繪示根據一或多項實施例之一磊晶組態之一橫截面示意圖；
圖2繪示根據一或多項實施例之一替代磊晶組態之一橫截面示意圖；
圖3繪示根據一或多項實施例之圖1之磊晶組態在處理成一薄膜覆晶(TFFC)裝置之後之一橫截面示意圖；
圖4繪示根據一或多項實施例之圖2之替代磊晶組態在處理成一薄膜覆晶(TFFC)裝置之後之一橫截面示意圖；
圖5繪示根據一或多項實施例之圖2之磊晶組態在處理成一橫向晶粒之後之一橫截面示意圖；
圖6繪示根據一或多項實施例之形成一LED晶粒之一方法之一程序流程圖；
圖7繪示根據一或多項實施例之形成一薄膜覆晶(TFFC)裝置之一方法之一程序流程圖；
圖8繪示根據一些實施例之一通用裝置之一實例；
圖9繪示根據一些實施例之一實例照明系統；
圖10繪示根據一些實施例之用於實施上文揭示之標的物之一實例硬體配置；
圖11展示根據一些實施例之一系統之一實例之一方塊圖；及
圖12繪示根據一些實施例之製造一照明裝置之一實例方法。
為促進理解，在可能的情況下，已使用相同元件符號來指定該等圖所共有之相同元件。該等圖未按比例繪製。例如，台面之高度及寬度未按比例繪製。
100:磊晶組態/雙主動區發光二極體(LED)晶圓
102:基板
104a:第一n型層
104b:第二n型層
104c:第三n型層
105a:第一接面
105b:第二接面
106a:第一發光主動區
106b:第二發光主動區
108a:第一p型層
108b:第二p型層
110a:第一穿隧接面
110b:第二穿隧接面

Claims (20)

  1. 一種發光二極體(LED)晶粒，其包括： 一第一p-n接面，其位於一第二p-n接面上，其中 該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上， 該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及 一金屬接觸件，其位於該第二p-n接面上且延伸至該第一p-n接面。
  2. 如請求項1之LED晶粒，其中該金屬接觸件包括一陰極層或一陽極層之一或多者。
  3. 如請求項1之LED晶粒，其中一正向電流使用一單一電壓源平行通過該第一p-n接面及該第二p-n接面。
  4. 如請求項1之LED晶粒，其進一步包括一子基板。
  5. 如請求項1之LED晶粒，其中該第一n型層、該第二n型層及該第三n型層獨立地包括氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及類似物之一或多者。
  6. 如請求項5之LED晶粒，其中該第一n型層、該第二n型層及該第三n型層包括氮化鎵(GaN)。
  7. 如請求項2之LED晶粒，其中該陰極層及該陽極層獨立地包括鋁(Al)或銀(Ag)之一或多者。
  8. 如請求項2之LED晶粒，其進一步包括該LED晶粒上之一介電層。
  9. 如請求項2之LED晶粒，其進一步包括一接合金屬層。
  10. 如請求項9之LED晶粒，其中該接合金屬層包括鈦(Ti)及金(Au)之一或多者。
  11. 如請求項1之LED晶粒，其中該第一發光主動區及該第二發光主動區之一或多者發射綠光。
  12. 一種製造一發光二極體(LED)晶粒之方法，該方法包括： 在一磊晶晶圓上磊晶生長一第一p-n接面及一第二p-n接面，該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上；及 在該第二p-n接面上形成至少一個金屬接觸件。
  13. 如請求項12之方法，其中該金屬接觸件包括一陰極層或一陽極層之一或多者。
  14. 如請求項12之方法，其中一正向電流使用一單一電壓源平行通過該第一p-n接面及該第二p-n接面。
  15. 如請求項12之方法，其進一步包括將該LED晶粒安裝至一子基板。
  16. 如請求項13之方法，其進一步包括在該LED晶粒上形成一介電層。
  17. 如請求項13之方法，其進一步包括形成一接合金屬層。
  18. 如請求項12之方法，其中該第一發光主動區及該第二發光主動區之一或多者發射綠光。
  19. 一種製造薄膜覆晶(TFFC)晶粒之方法，該方法包括： 在一磊晶晶圓上循序形成一第一p-n接面及一第二p-n接面以形成一磊晶堆疊，該磊晶堆疊包括至少一個n型層及至少一個p型層，且具有嵌入該至少一個n型層與至少一個p型層之間之一發光主動區； 乾蝕刻該磊晶堆疊以形成具有不同深度之兩個通孔； 在該兩個通孔中保形地沈積一介電層； 移除該介電層之一部分以形成接觸開口； 在該等接觸開口中沈積一陽極層及一陰極層之一或多者； 在該陽極層或該陰極層之一或多者上沈積一接合金屬層； 單粒化該薄膜覆晶(TFFC)晶粒；及 將該薄膜覆晶(TFFC)晶粒接合至一子基板。
  20. 如請求項19之方法，其中該第一p-n接面包括一第一發光主動區上之一第一n型層，該第一發光主動區位於一第一p型層上，且該第一p型層位於一第一穿隧接面上，且其中該第二p-n接面包括與該第一穿隧接面接觸且位於一第二穿隧接面上之一第二n型層，該第二穿隧接面位於一第二p型層上，該第二p型層位於一第二發光主動區上，該第二發光主動區位於一第三n型層上。
TW112123164A 2022-06-24 2023-06-20 具低工作電壓之高通量發光二極體 TW202416503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263355337P 2022-06-24 2022-06-24
US63/355,337 2022-06-24

Publications (1)

Publication Number Publication Date
TW202416503A true TW202416503A (zh) 2024-04-16

Family

ID=89323596

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123164A TW202416503A (zh) 2022-06-24 2023-06-20 具低工作電壓之高通量發光二極體

Country Status (3)

Country Link
US (1) US20230420607A1 (zh)
TW (1) TW202416503A (zh)
WO (1) WO2023250144A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR101931798B1 (ko) * 2017-09-19 2018-12-21 주식회사 썬다이오드코리아 다중 터널 정션 구조를 가지는 발광 다이오드
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
FR3102303B1 (fr) * 2019-10-22 2022-04-15 Commissariat Energie Atomique Dispositif d’affichage émissif à LED
TWI750664B (zh) * 2020-05-19 2021-12-21 錼創顯示科技股份有限公司 微型發光二極體晶片

Also Published As

Publication number Publication date
US20230420607A1 (en) 2023-12-28
WO2023250144A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US11955583B2 (en) Flip chip micro light emitting diodes
US20230075707A1 (en) Metal stacks for light emitting diodes for bonding and/or ohmic contact-reflective material
TWI847767B (zh) 發光二極體晶粒及其製造方法
US20230420607A1 (en) High flux led with low operating voltage
TWI853605B (zh) 色彩可調式像素之緊湊陣列
US20230420627A1 (en) Compact arrays of color-tunable pixels having two p-n junctions
US20230420426A1 (en) Compact arrays of color-tunable pixels
US20230072512A1 (en) Light emitting diode devices with bonding and/or ohmic contact-reflective material
WO2024107371A1 (en) Light-emitting diode, light-emitting diode array and method of manufacturing a light-emitting diode die
US20230074920A1 (en) Light emitting diode devices with bonding and/or ohmic contact-reflective material
WO2024129662A1 (en) Visualization system including tunnel junction based rgb die with isolated active regions
WO2024107372A1 (en) Visualization system including direct and converted polychromatic led array
US12040423B2 (en) Methods of making flip chip micro light emitting diodes
WO2024129659A1 (en) Tunnel junction based rgb die with isolated active regions
WO2024129339A1 (en) Optical layer for pixels of micro-light emitting diode (led) devices
WO2024129661A1 (en) Tunnel junction based rgb die and driving scheme
WO2024129340A1 (en) Optical coating for pixels of micro-light emitting diode (led) devices
WO2024129353A1 (en) PATTERNED PIXELS OF MICRO-LIGHT EMITTING DIODES (uLEDS) AND DIES
WO2024025753A1 (en) Light emitting diode devices with extended junction spacers
KR20240131388A (ko) 마이크로 발광 다이오드(led) 디바이스들에 대한 하이브리드 본딩
CN118202467A (zh) 具有发光像素区域的发光二极管阵列
WO2024025754A1 (en) Light emitting diode devices with junction spacers and active metal-semiconductor contact
WO2024129370A1 (en) Light emitting diode (led) dies and devices with common anode
WO2024129812A1 (en) Thin film led package without substrate carrier
WO2024129716A1 (en) Microleds with nanopatterned surface