TW202407705A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW202407705A
TW202407705A TW111127200A TW111127200A TW202407705A TW 202407705 A TW202407705 A TW 202407705A TW 111127200 A TW111127200 A TW 111127200A TW 111127200 A TW111127200 A TW 111127200A TW 202407705 A TW202407705 A TW 202407705A
Authority
TW
Taiwan
Prior art keywords
security
processor
electronic device
data
nvm
Prior art date
Application number
TW111127200A
Other languages
English (en)
Inventor
金聖賢
朴根榮
姜甫暻
朴東珍
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202407705A publication Critical patent/TW202407705A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種電子裝置。電子裝置在正常模式或低功率模式下操作，且包含：第一非揮發性記憶體（NVM）；第二非揮發性記憶體，經組態以儲存在低功率模式下產生的第一安全資料；以及安全處理器，經組態以在正常模式下存取第一非揮發性記憶體以將第一安全資料儲存於第一非揮發性記憶體中。

Description

電子裝置
實施例是關於一種電子裝置。 [相關申請案的交叉引用]
本申請案是基於或主張2021年8月23日在韓國智慧財產局申請的韓國專利申請案第10-2021-0111200號的優先權，所述韓國專利申請案的揭露內容以全文引用的方式併入本文中。
用於保護資料免於不當外部攻擊的資料安全可利用軟體及硬體一起保護資料免於進階攻擊。在資料安全中，密鑰可用於加密或解密資料，且使用有效密鑰（亦即，不同於用於加密的密鑰的密鑰）解密資料可能不容易。因此，安全地管理免受外部攻擊的密鑰在資料安全中可為重要的。
根據一實施例，提供一種在正常模式或低功率模式下操作的電子裝置，包含：第一非揮發性記憶體（non-volatile memory；NVM），經組態以儲存資料；安全裝置，包含經組態以儲存在低功率模式下產生的第一安全資料的第二NVM；以及系統單晶片（system on chip；SOC），包含經組態以在正常模式下存取第一NVM以將第一安全資料儲存於第一NVM中的安全處理器。
根據另一實施例，提供一種在正常模式或低功率模式下操作的電子裝置，包含：第一非揮發性記憶體（NVM），經組態以儲存資料；安全裝置，包含經組態以儲存在低功率模式下產生的第一安全資料的第二NVM；安全處理模組，經組態以經由安全通道與安全裝置通信且在正常模式下輸出第一寫入請求信號及第一安全資料，其中第一寫入請求信號請求儲存第一安全資料，且系統單晶片（SOC）經組態以與安全處理模組中的各者及第一NVM通信且回應於第一寫入請求信號而將第一安全資料、第一程式命令以及第一位址提供至第一NVM。
根據另一實施例，提供一種在正常模式或低功率模式下操作的電子裝置，包含：第一非揮發性記憶體（NVM），經組態以儲存資料；安全裝置，包含經組態以儲存在低功率模式下產生的第一安全資料的第二NVM；系統單晶片（SOC），包含經組態以在正常模式下輸出請求儲存第一安全資料的第一寫入請求信號的安全處理器；主處理器，經組態以回應於第一寫入請求信號而輸出控制命令；以及第一記憶體控制器，經組態以回應於控制命令而將程式命令、位址以及第一安全資料輸出至第一NVM；以及功率控制器，經組態以在正常模式下將功率供應至第一NVM、安全裝置以及SOC且在低功率模式下將功率供應至安全裝置及安全處理器。
圖1為示出根據實例實施例的電子裝置10的圖。
參考圖1，電子裝置10可為例如靜止計算系統，諸如伺服器、桌上型電腦、查詢一體機或類似者或其子系統。電子裝置10可為例如攜帶型計算系統，諸如行動電話、穿戴式裝置、膝上型電腦或其子系統。對於另一實例，電子裝置10可為包含於不同於獨立計算系統的系統中的子系統，諸如家用電器、工業裝置以及運輸構件。
在實例實施例中，電子裝置10可在正常模式或低功率模式下操作，例如，電子裝置10可選擇性地可在正常模式及低功率模式下操作。在實例實施例中，包含於電子裝置10中的一些組件可在低功率模式下停用。如本文中所使用，術語「停用」可稱為「休眠」、「閒置」、「待機」、「斷開」或「低功率」等。
在實例實施例中，電子裝置10可包含系統單晶片（SOC）100、第一非揮發性記憶體（NVM）（亦即，NVM 1）200、安全裝置300以及功率控制器400。
在實例實施例中，SOC 100可包含匯流排BUS、主處理器110、安全處理器120、第一記憶體控制器（亦即，NVM控制器1）130以及狀態管理器140。狀態管理器140可實施為應用效能管理（application performance management；APM）。
在實例實施例中，SOC 100可根據電子裝置10的模式（例如，正常模式或低功率模式）而啟動或撤銷啟動。
舉例而言，當電子裝置10的模式為正常模式時，SOC 100經啟用且可將功率供應至包含於啟用的SOC 100中的所有主處理器110、安全處理器120、第一記憶體控制器130以及狀態管理器140。在此情況下，啟用的SOC 100的供電狀態對應於正常模式且可稱為第一狀態。
作為另一實例，當電子裝置10的模式為低功率模式時，可停用包含於SOC 100中的主處理器110及第一記憶體控制器130，且可啟用包含於SOC 100中的安全處理器120。在此情況下，SOC 100的供電狀態對應於低功率模式且可稱為第二狀態。包含於SOC 100中的狀態管理器140亦可連同安全處理器120一起啟用。
主處理器110、安全處理器120、第一記憶體控制器130以及狀態管理器140可經由匯流排BUS彼此通信。
主處理器110可處理SOC 100的總體操作。舉例而言，主處理器110可回應於電子裝置10的通電而執行啟動。主處理器110可處理儲存於第一NVM 200中的資料，且可將儲存於第一NVM 200中的程式影像載入至SOC 100。主處理器110可執行儲存於第一NVM 200中的程式影像。舉例而言，主處理器110可將用於指示讀取儲存於第一NVM 200中的程式影像的控制命令提供至第一記憶體控制器130，且可執行包含於讀取程式影像中的一系列指令。在本說明書中，藉由執行包含於程式影像中的指令來執行操作的主處理器110可稱為執行操作的主處理器110。
主處理器110可將資料儲存於第一NVM 200中。主處理器110可將指示將資料儲存於第一NVM 200中的控制命令提供至第一記憶體控制器130。因此，可藉由第一記憶體控制器130將資料寫入至第一NVM 200。
至少一個主處理器110可包含於SOC 100中。多個主處理器可為執行相同功能或執行不同功能的處理器。舉例而言，主處理器中的一者可為應用程式處理器，且另一者可為通信處理器。在實例實施例中，主處理器110可包含至少一個核心。
安全處理器120可出於各種目的處理需要安全的資料。舉例而言，安全處理器120可安全地處理與電子裝置10的使用者相關的唯一資訊，且可安全地處理與電子裝置10的製造商或合法供應商相關的唯一資訊。可使用密鑰來加密需要安全的資料，且可使用待使用的密鑰來解密加密資料，且隨後再次加密。可基於某一密碼演算法來加密或解密資料。在一些實例實施例中，可藉由對稱密鑰密碼演算法、公開密鑰密碼演算法或類似者來加密或解密資料。對稱密鑰密碼演算法可包含例如資料加密標準（data encryption standard；DES）、進階加密標準（advanced encryption standard；AES）以及類似者。公開密鑰密碼演算法可包含例如瑞未斯特-希米爾-愛德曼（Rivest-Shamir-Adleman；RSA）、橢圓曲線技術（elliptic curve technique）以及類似者。
需要安全的資料可包含指示程式影像的載入資訊的載入資料、指示數位簽章的驗證資訊的驗證資料以及加密資料、使用者鑑認資料、主影像版本資訊、候選影像版本資訊以及類似者。下文參考圖2及圖3來描述其細節。在本說明書中，需要安全的資料可稱為安全資料。
安全處理器120可存取第一NVM 200。在實例實施例中，安全處理器120可將請求寫入加密資料的寫入請求信號提供至主處理器110。在另一實施中，安全處理器120可將請求讀取加密資料的讀取請求信號提供至主處理器110。主處理器110可將控制命令提供至第一記憶體控制器130，且第一記憶體控制器130可回應於控制命令而存取第一NVM 200。
安全處理器120可獨佔地存取安全裝置300。在實例實施例中，安全處理器120可將請求寫入加密資料的寫入請求信號提供至記憶體處理器（亦即，NVM處理器）310。在另一實施中，安全處理器120可將請求讀取儲存於第二NVM（亦即NVM 2）330中的加密資料的讀取請求信號提供至記憶體處理器310。記憶體處理器310可將控制命令提供至第二記憶體控制器（亦即，NVM控制器2）320，且第二記憶體控制器320可回應於控制命令而存取第二NVM 330。
安全處理器120可具備分別來自供應至SOC 100的功率，來自功率控制器400的功率。此是為了即使當電子裝置10的模式為低功率模式時亦將啟用安全處理器120。因此，安全處理器120可獨立地執行操作。
安全處理器120可產生用於藉由主處理器110執行的程式影像的密鑰。舉例而言，安全處理器120可產生用於使用者識別資訊的加密或解密的密鑰以用於識別電子裝置10的使用者。此外，安全處理器120可產生用於系統識別資訊的加密或解密的密鑰以用於電子裝置10的軟體更新。安全處理器120可經由匯流排BUS將產生的密鑰提供至主處理器110。
在本說明書中，產生用於資料安全的密鑰的操作、使用密鑰加密需要安全的資料的操作或使用密鑰解密加密資料的操作可稱為安全操作。亦即，安全處理器120可藉由執行安全操作來產生安全資料。
安全處理器120可形成於與例如，SOC 100的主處理器110的其他組件實體地分離的區域中，以便加強需要安全的資料及/或用於密碼演算法中的密鑰（或秘密密鑰）的安全。安全處理器120可包含不可由SOC 100的其他組件存取且可獨立地執行操作的組件。舉例而言，甚至由主處理器110執行的安全程式（或安全軟體）亦可受限於對包含於安全處理器120中的組件的存取。因此，安全處理器120可顯著改良電子裝置10的安全水平。
在實例實施例中，安全處理器120的功率消耗可低於主處理器110的功率消耗。
在實例實施例中，安全處理器120可包含處理核心121、狀態暫存器122以及記憶體（亦即，內部記憶體）123。在本說明書中，藉由包含於安全處理器120中的組件中的各者執行的操作可稱為藉由安全處理器120執行。
處理核心121可為經組態以執行指令的任何處理元件。處理核心121可藉由執行儲存於內部記憶體123中的一系列指令來執行安全操作。舉例而言，處理核心121可產生用於密碼演算法中的密鑰。在另一實施中，處理核心121可使用密鑰加密需要安全的資料以產生加密資料。在另一實施中，處理核心121可使用密鑰解密加密資料以產生資料（或解密資料）。作為另一實例，處理核心121可驗證候選韌體的數位簽章或驗證候選韌體的版本資訊。
處理核心121可包含為安全處理器120中的至少一個處理核心。在本說明書中，包含藉由至少一個處理核心121執行的指令的程式影像可稱為安全韌體或安全韌體影像。處理核心121可實施為中央處理單元（central processing unit；CPU）。
在實例實施例中，處理核心121可藉由監測儲存於狀態暫存器122中的功率旗標而檢查SOC 100的供電狀態。此外，處理核心121可根據SOC 100的供電狀態存取第一NVM 200或存取第二NVM 330。在實例實施例中，當SOC 100的供電狀態為第一狀態時，處理核心121可存取第一NVM 200或第二NVM 330。作為另一實例，當SOC 100的供電狀態為第二狀態時，處理核心121可僅存取第二NVM 330。
在實例實施例中，第二NVM 330可在低功率模式下（或在第二狀態下）儲存安全資料。在此情況下，處理核心121可存取第二NVM 330以讀取安全資料。另外，處理核心121可將儲存於第二NVM 330中的安全資料載入至內部記憶體123。在安全資料儲存於第二NVM 330中之後，當電子裝置10的模式切換至正常模式時（或當SOC 100的供電狀態自第二狀態切換至第一狀態時），處理核心121可存取第一NVM 200以儲存儲存於第二NVM 330中的安全資料或載入至內部記憶體123的安全資料。
狀態暫存器122可儲存關於SOC 100的供電狀態的資訊。狀態暫存器122可藉由狀態管理器140或處理核心121存取。在實例實施例中，例如，狀態管理器140可存取狀態暫存器122以儲存功率旗標。在另一實施中，處理核心121可存取狀態暫存器122以檢查由功率旗標指示的供電狀態。狀態暫存器122可實施為信箱或信箱硬體。如上文所描述，狀態管理器140可實施為應用程式效能管理（APM）。
SOC 100的供電狀態可藉由功率旗標的邏輯位準表示。舉例而言，可將功率旗標指示為接通或斷開。在另一實施中，可將功率旗標指示為邏輯高位準或邏輯低位準。在另一實施中，可將功率旗標指示為「1」或「0」。接通、邏輯高位準以及「1」可指示SOC 100的供電狀態為第一狀態，亦即，功率供應至包含於SOC 100中的所有組件的狀態。斷開、邏輯低位準以及「0」可指示SOC 100的供電狀態為第二狀態，亦即，安全處理器120經供電的狀態。然而，此可以不同方式實施，使得情況可為相反情況。
內部記憶體123可儲存用於安全處理器120的操作的資料。舉例而言，內部記憶體123可包含暫時儲存由處理核心121處理的安全韌體影像或資料的隨機存取記憶體（random access memory；RAM）。作為另一實例，內部記憶體123可包含儲存可由至少一個處理核心121執行的指令的唯讀記憶體（read only memory；ROM）。作為另一實例，內部記憶體123可儲存讀取程式影像的至少一部分。
在實例實施例中，安全處理器120可更包含：DMA控制器，執行直接記憶體存取；硬體加速器，經設計以高速執行預定義操作；以及類似者。此處，硬體加速器可包含密碼引擎。密碼引擎可實施產生讀取程式影像的至少一部分的雜湊、執行資料的加密及/或解密或驗證程式影像的數位簽章的雜湊函數。
在實例實施例中，安全處理器120可更包含用於產生密鑰對及類似者的隨機數產生器、提供硬體密鑰的組件以及類似者。
第一記憶體控制器130可控制第一NVM 200的總體操作。第一記憶體控制器130可回應於來自主處理器110的寫入請求、讀取請求或抹除請求而控制第一NVM 200執行程式化操作（或寫入操作）、讀取操作或抹除操作。在程式化操作期間，第一記憶體控制器130可將程式命令、實體位址以及資料提供至第一NVM 200。在讀取操作期間，第一記憶體控制器130可將讀取命令及實體位址提供至第一NVM 200。在抹除操作期間，第一記憶體控制器130可將抹除命令及實體位址提供至第一NVM 200。當第一NVM 200實施為快閃記憶體時，第一記憶體控制器130可實施為提供快閃記憶體介面的快閃控制器。第一記憶體控制器130及第一NVM 200可經由通信通道彼此通信。舉例而言，第一NVM 200可支援串列介面，且第一記憶體控制器130可提供諸如互連積體電路（inter-integrated circuit；I2C）、串列周邊介面（serial peripheral interface；SPI）或類似者的通用串列介面（universal serial interface；USI）。
狀態管理器140可輸出指示SOC 100的供電狀態的功率旗標。狀態管理器140可繼續自功率控制器400接收功率。
在實例實施例中，當電子裝置10的模式自正常模式切換至低功率模式時，狀態管理器140可將指示SOC 100的供電狀態為第二狀態的功率旗標（例如，具有邏輯低位準的功率旗標）儲存至狀態暫存器122中。作為另一實例，當電子裝置10的模式自低功率模式切換至正常模式時，狀態管理器140可將指示SOC 100的供電狀態為第一狀態的功率旗標（例如，具有邏輯高位準的功率旗標）儲存至狀態暫存器122中。
第一NVM 200可自第一記憶體控制器130接收命令及位址，且可存取由位址在記憶體胞元之中選擇的記憶體胞元。第一NVM 200可對藉由位址選擇的記憶體胞元執行由命令指示的操作。此處，命令可包含例如程式命令、讀取命令或抹除命令，且藉由命令指示的操作可包含例如程式化操作、讀取操作或抹除操作。第一NVM 200可包含例如快閃記憶體。快閃記憶體或非揮發性記憶體可包含例如NAND快閃記憶體、豎直NAND快閃記憶體、NOR快閃記憶體、電阻性隨機存取記憶體、相變記憶體、磁阻式隨機存取記憶體以及類似者。
在實例實施例中，第一NVM 200可根據電子裝置10的模式（例如，正常模式或低功率模式）啟用或停用。舉例而言，當電子裝置10的模式為正常模式時，可啟用第一NVM 200。作為另一實例，當電子裝置10的模式為低功率模式時，可停用第一NVM 200。
安全裝置300可藉由安全處理器120獨佔地存取。安全裝置300及安全處理器120可經由安全通道彼此通信。安全通道可包含提供安全的通信通道。安全裝置300可儲存由安全處理器120執行的程式影像。安全裝置300可儲存用於安全處理器120產生密鑰的資訊。安全裝置300可為安全處理器120提供由安全處理器120執行的程式影像或用於安全處理器120產生密鑰的資訊。由於安全處理器120獨立地操作而不管電子裝置10的模式，因此安全裝置300亦可連同安全處理器120一起操作。
在實例實施例中，安全裝置300可包含記憶體處理器310、第二記憶體控制器320以及第二NVM 330。
記憶體處理器310可經由安全通道與處理核心121通信。記憶體處理器310可回應於來自處理核心121的請求信號而產生控制命令。記憶體處理器310可將產生的控制命令提供至第二記憶體控制器320。記憶體處理器310可將自第二記憶體控制器320接收到的資料提供至處理核心121。記憶體處理器310可實施為CPU。
類似於第一記憶體控制器130，第二記憶體控制器320可回應於來自記憶體處理器310的寫入請求、讀取請求或抹除請求而控制第二NVM 330執行程式化操作、讀取操作或抹除操作。第二記憶體控制器320可在啟用使用者認可之後將自使用者輸入的使用者授權資訊寫入第二NVM 330中。此處，使用者授權資訊可包含使用者識別（user identification；ID）、密碼以及使用者生物識別資訊（例如，指紋資訊、虹膜資訊、面部辨識資訊、語音資訊以及靜脈資訊）。
第二NVM 330可儲存需要安全的資料，亦即安全資料。類似於第一NVM 200，第二NVM 330可自第二記憶體控制器320接收命令及位址，且存取由位址在記憶體胞元之中選擇的記憶體胞元。第二NVM 330可為例如快閃記憶體。
在實例實施例中，第二NVM 330的儲存容量可小於第一NVM 200的儲存容量。
在實例實施例中，第二NVM 330的功率消耗可低於第一NVM 200的功率消耗。
功率控制器400可通常控制自外部供應至電子裝置10的功率。功率控制器400可控制供應至SOC 100、第一NVM 200以及安全裝置300中的各者的功率。功率控制器400可獨立於SOC 100提供供應至包含於SOC 100中的安全處理器120的功率。在實例實施例中，功率控制器400可根據電子裝置10的模式控制供應至SOC 100及第一NVM 200的功率。功率控制器400可稱為功率管理積體電路（power management integrated circuit；PMIC）。
在本說明書中，在SOC 100中，匯流排BUS、主處理器110、第一記憶體控制器130以及狀態管理器140可稱為第一電路，且安全處理器120可稱為第二電路。
圖2為示出根據實例實施例的第一NVM 200的圖，且圖3為示出根據實例實施例的第二NVM 330的圖。
參考圖1及圖2，第一NVM 200可包含第一區域210及第二區域220。第一區域210可稱為非安全區域。第二區域220可稱為安全區域。
至少一個程式影像可儲存於第一區域210中。參考圖2，例如，第一程式影像IMG 1、第二程式影像IMG 2以及第三程式影像IMG 3可儲存於第一區域210中。
程式影像可包含二進位資料。參考圖2，第一程式影像IMG 1可包含第一二進位資料BD 1，第二程式影像IMG 2可包含第二二進位資料BD 2，且第三程式影像IMG 3可僅包含第三二進位資料BD 3。二進位資料可包含由主處理器110執行的指令，且可例如藉由編譯以程式語言寫入的原始程式碼而產生。在一些實例實施例中，二進位資料可包含指令以及由所述指令參考的資料。二進位資料可稱為二進位影像、二進位程式碼或二進位程式碼影像。
程式影像可包含數位簽章（或電子簽章）。參考圖2，第一程式影像IMG 1可包含第一數位簽章SIG 1，且第二程式影像IMG 2可包含第二數位簽章SIG 2。數位簽章（包含第一數位簽章SIG 1及第二數位簽章SIG 2）可用於判定程式影像（第一程式影像IMG 1及第二程式影像IMG 2）的真實性，亦即，程式影像由經鑑認人員產生。參考圖2，第一數位簽章SIG 1可用於判定第一程式影像IMG 1的真實性。作為自共源極產生的摘要，可產生數位簽章及驗證資訊，且數位簽章可藉由驗證資訊驗證。舉例而言，可產生包含私用密鑰及公用密鑰的密鑰對，可自私用密鑰產生數位簽章，且可基於數學演算法藉由公用密鑰作為驗證資訊來驗證數位簽章。
安全處理器120可藉由驗證數位簽章來判定程式影像的真實性。為此目的，安全處理器120可獲得驗證資訊且基於驗證資訊驗證數位簽章。在一些實例實施例中，在SOC 100及/或電子裝置10的製造製程中，作為驗證資訊的公用密鑰及/或公用密鑰的摘要可供應至安全處理器120，且安全處理器120可基於供應的公用密鑰及/或公用密鑰的摘要驗證數位簽章。可信任包含已通過驗證的數位簽章的程式影像，亦即，鑑認程式影像。主處理器110可執行鑑認程式影像。
安全處理器120可自第一NVM 200的第一區域210讀取數位簽章，且基於讀取數位簽章產生密鑰。舉例而言，安全處理器120可基於包含於請求密鑰的程式影像中的數位簽章產生密鑰，或基於包含於不同於請求密鑰的程式影像的程式影像中的數位簽章產生密鑰。
載入資訊LDI、驗證資訊VFI以及加密資訊EDI可儲存於第二區域220中。在實例實施例中，當儲存裝置10的模式為正常模式時，載入資訊LDI、驗證資訊VFI以及加密資訊EDI可儲存於第一NVM 200中。
載入資訊LDI可包含程式影像的識別符及對應於其的位址及大小。參考圖2，例如，載入資訊LDI可包含第一程式影像IMG 1的第一識別符ID 1及對應於第一識別符ID 1的第一位址ADD 1及第一大小SIZE 1，且第一程式影像IMG 1可儲存於起始於第一NVM 200的第一位址ADD 1且對應於第一大小SIZE 1的區域中。在一些實例實施例中，第一大小SIZE 1可為自第一位址ADD 1至第一程式影像IMG 1的結束位址的位址偏置。在一些實例實施例中，載入資訊LDI可包含第一程式影像的結束位址而非第一大小SIZE 1。類似地，載入資訊LDI可包含第二程式影像的第二識別符ID 2，及對應於第二識別符ID 2的第二位址ADD 2及第二大小SIZE 2。安全處理器120可自第一NVM 200的第二區域220獲得對應於程式影像的識別符的位址及大小。
驗證資訊VFI可包含程式影像的識別符及對應於識別符的公用密鑰。參考圖2，例如驗證資訊VFI可包含第一程式影像IMG 1的第一識別符ID 1及對應於第一識別符ID 1的第一公用密鑰PUB KEY 1，且包含於第一程式影像IMG 1中的第一數位簽章SIG 1可由第一公用密鑰PUB KEY 1驗證。類似地，驗證資訊VFI可包含第二程式影像的第二識別符ID 2及對應於第二識別符ID 2的第二公用密鑰PUB KEY 2，且包含於第二程式影像中的數位簽章可由第二公用密鑰PUB KEY 2驗證。安全處理器120可自第一NVM 200的第二區域220獲得程式影像的識別符及對應於識別符的公用密鑰。
加密資訊EDI可包含加密資料。參考圖2，加密資訊EDI可包含第一加密資料ED 1及第二加密資料ED 2。
在實例實施例中，安全處理器120可自主處理器110獲得載入資訊LDI、驗證資訊VFI以及/或加密資訊EDI。在另一實施中，安全處理器120可將載入資訊LDI、驗證資訊VFI以及/或加密資訊EDI提供至主處理器110以將載入資訊LDI、驗證資訊VFI以及/或加密資訊EDI寫入第一NVM 200中。
參考圖3，載入資訊LDI、驗證資訊VFI以及加密資訊EDI可儲存於第二NVM 330中。在實例實施例中，當儲存裝置10的模式為正常模式時，載入資訊LDI、驗證資訊VFI以及加密資訊EDI可儲存於第二NVM 330中。在另一實例實施例中，當儲存裝置10的模式為低功率模式時，載入資訊LDI、驗證資訊VFI以及加密資訊EDI可儲存於第二NVM 330中。
圖4為示出根據實例實施例的電子裝置10的正常模式的圖。
參考圖4，電子裝置10可在正常模式下操作。在此情況下，功率控制器400可將功率供應至SOC 100、安全處理器120、第一NVM 200以及安全裝置300。
狀態管理器140可經由匯流排BUS將指示接通的功率旗標FLAG儲存於狀態暫存器122中。
儲存於狀態暫存器122中的功率旗標FLAG可指示SOC 100的供電狀態為第一狀態。
處理核心121可監測狀態暫存器122以執行安全操作。作為監測的結果，處理核心121可判定SOC 100的供電狀態為第一狀態。
圖5A及圖5B為示出在正常模式下控制NVM 200及NVM 330的實例實施例的圖。圖5A為示出其中在正常模式下安全處理器120存取第一NVM 200的實例實施例的圖。圖5B為示出其中安全處理器120在正常模式下存取第二NVM 330的實例實施例的圖。
參考圖5A，在正常模式下，安全處理器120可經由匯流排BUS將請求信號REQ提供至主處理器110。此處，請求信號REQ可為例如上文所描述的寫入請求信號或讀取請求信號。當請求信號REQ為寫入請求信號時，安全處理器120可將例如，加密資料、驗證資料等安全資料連同請求信號REQ一起提供至主處理器110。
回應於請求信號REQ，主處理器110可經由匯流排BUS將用於指示根據請求信號REQ執行操作的控制命令CCMD提供至第一記憶體控制器130。根據請求信號REQ的操作可包含例如程式化操作或讀取操作。
第一記憶體控制器130可回應於控制命令CCMD而將命令及位址提供至第一NVM 200。當根據請求信號REQ的操作為程式化操作時，第一記憶體控制器130可另外將安全資料提供至第一NVM 200。
第一NVM 200可儲存安全資料或將儲存的安全資料提供至第一記憶體控制器130。當第一NVM 200將儲存的安全資料提供至第一記憶體控制器130時，第一記憶體控制器130可經由匯流排BUS將安全資料提供至安全處理器120。
參考圖5B，在正常模式下，安全處理器120可經由安全通道將請求信號REQ提供至記憶體處理器310。此處，請求信號REQ可包含例如上文所描述的寫入請求信號或讀取請求信號。
記憶體處理器310可將指示根據請求信號REQ執行操作的控制命令CCMD提供至第二記憶體控制器320。根據請求信號REQ的操作可包含例如程式化操作或讀取操作。
第二記憶體控制器320可回應於控制命令CCMD而將命令及位址提供至第二NVM 330。當根據請求信號REQ的操作為程式化操作時，第二記憶體控制器320可另外將安全資料提供至第二NVM 330。
第二NVM 330可儲存安全資料或將儲存的安全資料提供至第二記憶體控制器320。當第二NVM 330將儲存的安全資料提供至第二記憶體控制器320時，第二記憶體控制器320可經由安全通道將安全資料提供至安全處理器120。
可選擇性地執行如圖5A中所繪示的安全處理器120存取第一NVM 200的操作及如圖5B中所繪示的安全處理器120存取第二NVM 330的操作。在如圖5A中所繪示的安全處理器120存取第一NVM 200的操作的情況下，使用主處理器110及第一記憶體控制器130。由於主處理器110可執行其他製程，諸如執行包含於程式影像中的指令，因此根據主處理器110的操作可出現延遲。同時，在如圖5B中所繪示的安全處理器120存取第二NVM 330的操作的情況下，由於安全處理器120與安全裝置300通信，因此根據主處理器110的操作的延遲可不會出現。
圖6為示出根據實例實施例的電子裝置10的低功率模式的圖。
參考圖6，電子裝置10可在低功率模式下操作。在此情況下，功率控制器400可將功率供應至安全處理器120及安全裝置300。功率控制器400亦可將功率供應至狀態管理器140。
包含於SOC 100中的主處理器110及第一記憶體控制器130可停用。此外，第一NVM 200可停用。
狀態管理器140可經由匯流排BUS將指示斷開的功率旗標FLAG儲存於狀態暫存器122中。
儲存於狀態暫存器122中的功率旗標FLAG可指示SOC 100的供電狀態為第二狀態。
處理核心121可監測狀態暫存器122以執行安全操作。作為監測的結果，處理核心121可判定SOC 100的供電狀態為第二狀態。
圖7為示出在低功率模式下控制第二NVM 330的實例實施例的圖。
參考圖7，在低功率模式下，包含於SOC 100中的主處理器110及第一記憶體控制器130可停用。此外，第一NVM 200可停用。
類似於參考圖5B所描述的實例實施例，在低功率模式下，安全處理器120可經由安全通道將請求信號REQ提供至記憶體處理器310。記憶體處理器310可將指示根據請求信號REQ執行操作的控制命令CCMD提供至第二記憶體控制器320。第二記憶體控制器320可回應於控制命令CCMD而將命令及位址提供至第二NVM 330。第二NVM 330可儲存安全資料或將儲存的安全資料提供至第二記憶體控制器320。當第二NVM 330將儲存的安全資料提供至第二記憶體控制器320時，第二記憶體控制器320可經由安全通道將安全資料提供至安全處理器120。
安全處理器120可將自第二記憶體控制器320提供的安全資料載入至內部記憶體123。
如上文所描述，在正常模式下，即使在低功率模式下操作的情況下不啟用主處理器亦可處理及儲存需要安全的資料，進而降低電子裝置10或SOC 100的功率消耗。
如上文所描述，在正常模式下，可處理在低功率模式下操作的情況下需要安全的資料，進而加強電子裝置10的安全水平。
圖8為示出當電子裝置的模式自低功率模式切換至正常模式時控制第一NVM 200或第二NVM 330的實例實施例的圖。
參考圖8，電子裝置10的模式可自低功率模式切換至正常模式。在此情況下，功率控制器400可將功率重新供應至停用的SOC 100及停用的第一NVM 200。SOC 100的供電狀態可為第一狀態。狀態管理器140可經由匯流排BUS將指示接通的功率旗標FLAG儲存於狀態暫存器122中。處理核心121可監測狀態暫存器122且判定SOC 100的供電狀態為第一狀態。
在實例實施例中，在正常模式下，安全處理器120可為主處理器110提供用於請求儲存載入內部記憶體123中的安全資料的請求信號REQ及安全資料。主處理器110可回應於請求信號REQ而經由匯流排BUS將用於指示程式化操作的控制命令CCMD提供至第一記憶體控制器130。根據請求信號REQ的操作可包含例如程式化操作或讀取操作。第一記憶體控制器130可回應於控制命令CCMD而將程式命令、位址以及安全資料提供至第一NVM 200。第一NVM 200可回應於程式命令而將安全資料儲存於具有位址的記憶體區塊中。
在另一實例實施例中，在正常模式下，安全處理器120可將儲存於第二NVM 330中的安全資料複製至第一NVM 200。在實例實施例中，安全處理器120可經由安全通道將請求信號REQ提供至記憶體處理器310。此處，請求信號REQ可為請求讀取儲存於第二NVM 330中的安全資料的信號。記憶體處理器310可將指示根據請求信號REQ執行讀取操作的控制命令CCMD提供至第二記憶體控制器320。第二記憶體控制器320可回應於控制命令CCMD而將讀取命令及位址提供至第二NVM 330。第二NVM 330可將儲存的安全資料提供至第二記憶體控制器320。當第二NVM 330將儲存的安全資料提供至第二記憶體控制器320時，第二記憶體控制器320可經由安全通道將安全資料提供至安全處理器120。安全處理器120可將請求信號REQ及安全資料提供至主處理器110。主處理器110可將控制命令CCMD提供至第一記憶體控制器130。第一記憶體控制器130可回應於控制命令CCMD而將程式命令、位址以及安全資料提供至第一NVM 200。當第一NVM 200的儲存容量大於第二NVM 330的儲存容量時，可高效地使用第一NVM 200或第二NVM 330。
在電子裝置10的模式自低功率模式切換至正常模式之後，如圖5A或圖5B中所繪示，安全處理器120可執行安全操作以產生新安全資料且存取第一NVM 200或第二NVM 330以儲存產生的新安全資料。在另一實施中，在電子裝置10的模式自低功率模式切換至正常模式之後，如圖5A或圖5B中所繪示，安全處理器120可存取第一NVM 200或第二NVM以讀取儲存於第一NVM 200或第二NVM 330中的其他安全資料。
如上文所描述，當儲存裝置10的模式自低功率模式切換至正常模式時，電子裝置10的安全水平可藉由將安全資料儲存於具有相對大儲存容量的儲存裝置中而加強。
圖9為示出根據另一實例實施例的電子裝置20的圖。
參考圖9，電子裝置20可包含SOC 500、第一NVM 200、安全裝置300以及功率控制器400，類似於上文參考圖1所描述的電子裝置10。電子裝置20可更包含安全處理模組600。
SOC 500可包含主處理器510、第一記憶體控制器（亦即，NVM控制器1）520以及狀態管理器530。主處理器510、第一記憶體控制器520以及狀態管理器530可與上文參考圖1所描述的主處理器110、第一記憶體控制器130以及狀態管理器140相同。
安全處理模組600可對應於上文參考圖1所描述的實施為模組的安全處理器120，且可經組態以與SOC 500分開地存在。SOC 500及安全處理模組600可經由通信通道彼此通信。此外，安全裝置300及安全處理模組600可經由安全通道彼此通信。安全處理模組600可包含處理核心610、狀態暫存器620以及記憶體（亦即，內部記憶體）630，如上文參考圖1至圖8所描述的描述。
在實例實施例中，安全處理模組600可在正常模式下將用於請求儲存第一安全資料的第一寫入請求信號及第一安全資料輸出至SOC 500。另外，SOC 500可回應於第一寫入請求信號而將第一安全資料、第一程式命令以及第一位址提供至第一NVM 200。在實例實施例中，內部記憶體630可暫時儲存第一安全資料。狀態管理器530可將對應於正常模式的功率旗標輸出至狀態暫存器620。處理核心610可基於監測儲存於狀態暫存器620中的功率旗標的結果而將第一寫入請求信號及暫時儲存的第一安全資料輸出至主處理器510。主處理器510可回應於第一寫入請求信號而輸出指示將第一安全資料儲存至第一記憶體控制器520的控制命令。第一記憶體控制器520可回應於控制命令而將第一程式命令、第一位址以及第一安全資料提供至第一NVM 200。
在另一實例實施例中，安全處理模組600可藉由在正常模式下執行安全操作而產生第二安全資料，且根據第二安全資料的特性而將第二安全資料及第二寫入請求信號提供至SOC 500。SOC 500可回應於第二寫入請求信號而將第二安全資料、第二程式命令以及第二位址提供至第一NVM 200。此處，第二安全資料的特性可包含例如第二安全資料的大小及第二安全資料的重要性（或安全水平）。
在另一實例實施例中，安全處理模組600可在正常模式下執行安全操作以產生第二安全資料，且存取第二NVM 330以將第二安全資料儲存於第二NVM 330中。
在另一實例實施例中，安全處理模組600可在低功率模式下存取第二NVM。
功率控制器400可在正常模式下將功率供應至第一NVM 200、安全裝置300、SOC 500以及安全處理模組600。功率控制器400可在低功率模式下將功率供應至安全裝置300及安全處理模組600。
圖10為示出根據另一實例實施例的電子裝置30的方塊圖。
參考圖10，電子裝置30可實施為手持式裝置，諸如行動電話、智慧型手機、平板個人電腦（personal computer；PC）、個人數位助理（personal digital assistant；PDA）、企業數位助理（enterprise digital assistant；EDA）、數位靜態攝影機、數位視訊攝影機、攜帶型多媒體播放器（portable multimedia player；PMP）、個人導航裝置或攜帶型導航裝置（personal navigation device；PND）、手持型遊戲控制台或電子書。
電子裝置30可包含SOC 1000、外部記憶體1850、顯示裝置1550以及PMIC 1950。
SOC 1000可包含中央處理單元（CPU）1100、神經處理單元（neural processing unit；NPU）1200、圖形處理單元（graphics processing unit；GPU）1300、計時器1400、顯示控制器1500、隨機存取記憶體（RAM）1600、唯讀記憶體（ROM）1700、記憶體控制器1800、時脈管理單元（clock management unit；CMU）1900以及匯流排1050。SOC 1000可更包含除示出的組件以外的其他組件。舉例而言，電子裝置30可更包含顯示裝置1550、外部記憶體1850以及PMIC 1950。PMIC 1950可實施於SOC 1000外部。在另一實施中，SOC 1000可包含能夠執行PMIC 1950的功能的功率管理單元（power management unit；PMU）。
CPU 1100亦可稱為處理器，且可處理或執行儲存於外部記憶體1850中的程式及/或資料。舉例而言，CPU 1100可回應於自CMU 1900輸出的操作時脈信號而處理或執行程式及/或資料。
CPU 1100可實施為多核心處理器。多核心處理器可為具有兩個或大於兩個獨立實質處理器（稱作『核心』）的單一計算組件，所述處理器中的各者可讀取且執行程式指令。儲存於ROM 1700、RAM 1600以及/或外部記憶體1850中的程式及/或資料可視需要載入至CPU 1100的記憶體（未繪示）中。
NPU 1200可使用人工神經網路有效地處理大規模操作。NPU 1200可藉由支援多個同步矩陣操作來執行深度學習。
GPU 1300可將藉由記憶體控制器1800自外部記憶體1850讀取的資料轉換成適用於顯示裝置1550的信號。
計時器1400可基於自CMU 1900輸出的操作時脈信號輸出指示時間的計數值。
顯示裝置1550可顯示自顯示控制器1500輸出的影像信號。顯示裝置1550可實施為例如液晶顯示器（liquid crystal display；LCD）、發光二極體（light emitting diode；LED）顯示器、有機LED（organic LED；OLED）顯示器、主動矩陣OLED（active-matrix OLED；AMOLED）顯示器或可撓性顯示器。顯示控制器1500可控制顯示裝置1550的操作。
RAM 1600可暫時儲存程式、資料或指令。舉例而言，儲存於外部記憶體1850中的程式及/或資料可在CPU 1100的控制下或根據儲存於ROM 1700中的啟動程式碼暫時儲存於RAM 1600中。RAM 1600可實施為動態RAM（dynamic RAM；DRAM）或靜態RAM（static RAM；SRAM）。
ROM 1700可儲存持續性程式及/或資料。ROM 1700可實施為可抹除可程式化唯讀記憶體（erasable programmable read-only memory；EPROM）或電可抹除可程式化唯讀記憶體（electrically erasable programmable read-only memory；EEPROM）。
記憶體控制器1800可經由介面與外部記憶體1850通信。記憶體控制器1800通常控制外部記憶體1850的操作且控制主機與外部記憶體1850之間的資料交換。舉例而言，記憶體控制器1800可根據來自主機的請求將資料寫入至外部記憶體1850或自外部記憶體1850讀取資料。此處，主機可為諸如CPU 1100、GPU 1300或顯示控制器1500的主要裝置。
為用於儲存資料的儲存媒體的外部記憶體1850可儲存操作系統（operating system；OS）、各種程式及/或各種資料。外部記憶體1850可為例如DRAM或NVM裝置（例如，快閃記憶體、相變RAM（phase change RAM；PRAM）、磁性RAM（magnetic RAM；MRAM）、電阻RAM（resistive RAM；RRAM）或鐵電RAM（ferroelectric RAM；FeRAM）裝置）。在另一實例實施例中，外部記憶體1850可為提供於SOC 1000內部的內部記憶體。此外，外部記憶體1850可為快閃記憶體、嵌入式多媒體卡（embedded multimedia card；eMMC）或通用快閃儲存器（universal flash storage；UFS）。
CMU 1900產生操作時脈信號。CMU 1900可包含諸如鎖相迴路（phase locked loop；PLL）、延遲鎖定迴路（delayed locked loop；DLL）或晶體振盪器的時脈信號產生裝置。
操作時脈信號可供應至GPU 1300。操作時脈信號亦可供應至另一組件（例如，CPU 1100或記憶體控制器1800）。CMU 1900可改變操作時脈信號的頻率。
CPU 1100、NPU 1200、GPU 1300、計時器1400、顯示控制器1500、RAM 1600、ROM 1700、記憶體控制器1800以及CMU 1900可經由匯流排1050彼此通信。
圖11為示出根據另一實例實施例的電子裝置40的方塊圖。
參考圖11，電子裝置40可實施為個人電腦（PC）、資料伺服器或攜帶型電子裝置。
電子裝置40可包含SOC 2000、攝影機模組2100、顯示器2200、電源2300、輸入/輸出（input/output；I/O）埠2400、記憶體2500、儲存器2600、外部記憶體2700以及網路裝置2800。
攝影機模組2100指能夠將光影像轉換成電影像的模組。自攝影機模組2100輸出的電影像可儲存於儲存器2600、記憶體2500或外部記憶體2700中。此外，自攝影機模組2100輸出的電影像可顯示於顯示器2200上。
顯示器2200可顯示自儲存器2600、記憶體2500、I/O埠2400、外部記憶體2700或網路裝置2800輸出的資料。顯示器2200可包含圖10中所繪示的顯示裝置1550。
電源2300可將操作電壓供應至組件中的至少一者。電源2300可藉由圖10中所繪示的PMIC 1950控制。
I/O埠2400指能夠將資料傳輸至電子裝置40或將資料自電子裝置40輸出至外部裝置的埠。舉例而言，I/O埠2400可包含用於連接諸如電腦滑鼠的指標裝置的埠、用於連接列印機的埠或用於連接USB驅動機的埠。
記憶體2500可實施為揮發性記憶體或NVM。根據實例實施例，能夠相對於記憶體2500控制資料存取操作，例如，讀取操作、寫入操作（或程式化操作）或抹除操作的記憶體控制器可整合或嵌入於SOC 2000中。根據另一實例實施例，記憶體控制器可實施於SOC 2000與記憶體2500之間。
儲存器2600可實施為硬磁驅動機或固態驅動機（solid state drive；SSD）。
外部記憶體2700可實施為安全數位（secure digital；SD）卡或多媒體卡（multimedia card；MMC）。根據實例實施例，外部記憶體2700可包含用戶識別模組（subscriber identification module；SIM）卡或通用用戶識別模組（universal subscriber identity module；USIM）卡。
網路裝置2800指能夠將電子裝置40連接至有線網路或無線網路的裝置。
如上文所描述，實施例可提供一種當在低功率模式下操作時處理需要安全的資料而不啟用主處理器的電子裝置。
本文中已揭露實例實施例，且儘管採用特定術語，但其僅在一般及描述性意義上且不出於限制的目的予以使用及解譯。在一些情況下，如所屬領域中具有通常知識者截至本申請案申請時將顯而易見，除非另外特別指示，否則結合特定實施例描述的特徵、特性及/或元件可單獨使用，或與結合其他實施例描述的特徵、特性及/或元件組合使用。因此，所屬領域中具有通常知識者應理解，可在不脫離如以下申請專利範圍中所闡述的本發明的精神及範疇的情況下對形式及細節作出各種改變。
10、20、30、40:電子裝置 100、500、1000、2000:系統單晶片 110、510:主處理器 120:安全處理器 121、610:處理核心 122、620:狀態暫存器 123、630:內部記憶體 130、520:第一記憶體控制器 140、530:狀態管理器 200:第一非揮發性記憶體 210:第一區域 220:第二區域 300:安全裝置 310:記憶體處理器 320:第二記憶體控制器 330:第二非揮發性記憶體 400:功率控制器 600:安全處理模組 1050、BUS:匯流排 1100:中央處理單元 1200:神經處理單元 1300:圖形處理單元 1400:計時器 1500:顯示控制器 1550:顯示裝置 1600:隨機存取記憶體 1700:唯讀記憶體 1800:記憶體控制器 1850、2700:外部記憶體 1900:時脈管理單元 1950:功率管理積體電路 2100:攝影機模組 2200:顯示器 2300:電源 2400:輸入/輸出埠 2500:記憶體 2600:儲存器 2800:網路裝置 ADD 1:第一位址 ADD 2:第二位址 BD 1:第一二進位資料 BD 2:第二二進位資料 BD 3:第三二進位資料CCMD:控制命令 ED 1:第一加密資料 ED 2:第二加密資料 EDI:加密資訊 FLAG:功率旗標 ID 1:第一識別符 ID 2:第二識別符 IMG 1:第一程式影像 IMG 2:第二程式影像 IMG 3:第三程式影像 LDI:載入資訊 PUB KEY 1:第一公用密鑰 PUB KEY 2:第二公用密鑰 REQ:請求信號 SIG 1:第一數位簽章 SIG 2:第二數位簽章 SIZE 1:第一大小 SIZE 2:第二大小 VFI:驗證資訊
藉由參看隨附圖式詳細地描述實例實施例，特徵將對於所屬領域中具有通常知識者變得顯而易見，在隨附圖式中： 圖1為示出根據實例實施例的電子裝置的圖。 圖2為示出根據實例實施例的第一非揮發性記憶體（NVM）的圖。 圖3為示出根據實例實施例的第二NVM的圖。 圖4為示出根據實例實施例的電子裝置的正常模式的圖。 圖5A及圖5B為示出在正常模式下控制NVM的實例實施例的圖。 圖6為示出根據實例實施例的電子裝置的低功率模式的圖。 圖7為示出在低功率模式下控制第二NVM的實例實施例的圖。 圖8為示出當電子裝置的模式自低功率模式切換至正常模式時控制NVM的實例實施例的圖。 圖9為示出根據另一實例實施例的電子裝置的圖。 圖10為示出根據另一實例實施例的電子裝置的方塊圖。 圖11為示出根據另一實例實施例的電子裝置的方塊圖。
10:電子裝置
100:系統單晶片
110:主處理器
120:安全處理器
121:處理核心
122:狀態暫存器
123:內部記憶體
130:第一記憶體控制器
140:狀態管理器
200:第一非揮發性記憶體
210:第一區域
220:第二區域
300:安全裝置
310:記憶體處理器
320:第二記憶體控制器
330:第二非揮發性記憶體
400:功率控制器
BUS:匯流排

Claims (10)

  1. 一種選擇性地可在正常模式及低功率模式下操作的電子裝置，所述電子裝置包括： 第一非揮發性記憶體（NVM），經組態以儲存資料； 安全裝置，包含經組態以儲存在所述低功率模式下產生的第一安全資料的第二非揮發性記憶體；以及 系統單晶片（SOC），包含經組態以在所述正常模式下存取所述第一非揮發性記憶體以將所述第一安全資料儲存於所述第一非揮發性記憶體中的安全處理器。
  2. 如請求項1所述的電子裝置，其中所述系統單晶片包含： 主處理器，經組態以回應於自所述安全處理器輸出的請求信號而輸出指示儲存所述第一安全資料的第一控制命令； 記憶體控制器，經組態以經由通信通道與所述第一非揮發性記憶體通信，且回應於所述第一控制命令而將第一程式命令、第一位址以及所述第一安全資料提供至所述第一非揮發性記憶體；以及 狀態管理器，經組態以輸出指示對應於所述正常模式的所述系統單晶片的供電狀態的功率旗標。
  3. 如請求項2所述的電子裝置，其中所述安全處理器包含： 狀態暫存器，經組態以儲存所述功率旗標； 內部記憶體，經組態以暫時儲存所述第一安全資料；以及 處理核心，經組態以基於監測儲存於所述狀態暫存器中的所述功率旗標的結果而將請求儲存所述暫時儲存的第一安全資料的寫入請求信號輸出至所述主處理器。
  4. 如請求項3所述的電子裝置，其中： 所述內部記憶體經組態以在所述電子裝置的模式自所述低功率模式切換至所述正常模式之前暫時儲存所述第一安全資料，且 所述處理核心經組態以在所述電子裝置的所述模式自所述低功率模式切換至所述正常模式之後輸出所述寫入請求信號及所述暫時儲存的第一安全資料。
  5. 如請求項2所述的電子裝置，其中： 所述安全處理器經組態以在所述正常模式下執行安全操作以產生第二安全資料，且將所述第二安全資料及寫入請求信號提供至所述主處理器， 所述主處理器經組態以回應於所述寫入請求信號而將指示儲存所述第二安全資料的第二控制命令提供至所述記憶體控制器，且 所述記憶體控制器經組態以回應於所述第二控制命令而將第二程式命令、第二位址以及所述第二安全資料提供至所述第一非揮發性記憶體。
  6. 如請求項2所述的電子裝置，其中： 所述第一非揮發性記憶體經組態以儲存所述第一安全資料， 所述安全處理器經組態以在所述正常模式下將讀取請求信號提供至所述主處理器， 所述主處理器經組態以回應於所述讀取請求信號而將指示讀取所述第一安全資料的第二控制命令提供至所述記憶體控制器，且 所述記憶體控制器經組態以回應於所述第二控制命令而將讀取命令及所述第一位址提供至所述第一非揮發性記憶體。
  7. 如請求項2所述的電子裝置，更包括： 功率控制器，經組態以在所述正常模式下將功率供應至所述第一非揮發性記憶體、所述安全裝置、所述安全處理器、所述主處理器、所述記憶體控制器以及所述狀態管理器，且在所述低功率模式下將功率供應至所述安全裝置及所述安全處理器。
  8. 如請求項7所述的電子裝置，其中： 所述第一非揮發性記憶體、所述主處理器以及所述記憶體控制器經組態以在所述電子裝置的操作自所述正常模式切換至所述低功率模式時在所述低功率模式下停用，且 所述安全處理器經組態以在所述低功率模式下存取所述第二非揮發性記憶體。
  9. 如請求項1所述的電子裝置，其中所述安全處理器經組態以在所述正常模式下執行安全操作以產生第二安全資料，且存取所述第二非揮發性記憶體以將所述第二安全資料儲存於所述第二非揮發性記憶體中。
  10. 如請求項1所述的電子裝置，其中所述第二非揮發性記憶體的儲存容量小於所述第一非揮發性記憶體的儲存容量。
TW111127200A 2021-08-23 2022-07-20 電子裝置 TW202407705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0111200 2021-08-23
KR1020210111200A KR20230029113A (ko) 2021-08-23 2021-08-23 전자 장치

Publications (1)

Publication Number Publication Date
TW202407705A true TW202407705A (zh) 2024-02-16

Family

ID=85228471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127200A TW202407705A (zh) 2021-08-23 2022-07-20 電子裝置

Country Status (4)

Country Link
US (1) US20230059382A1 (zh)
KR (1) KR20230029113A (zh)
CN (1) CN115904219A (zh)
TW (1) TW202407705A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230138817A1 (en) * 2021-10-28 2023-05-04 Rambus Inc. Multi-processor device with external interface failover
US20240061602A1 (en) * 2022-08-22 2024-02-22 Micron Technology, Inc. Power safety configurations for logical address space partitions

Also Published As

Publication number Publication date
US20230059382A1 (en) 2023-02-23
CN115904219A (zh) 2023-04-04
KR20230029113A (ko) 2023-03-03

Similar Documents

Publication Publication Date Title
US11374967B2 (en) Systems and methods for detecting replay attacks on security space
US10949546B2 (en) Security devices, electronic devices and methods of operating electronic devices
JP4982825B2 (ja) コンピュータおよび共有パスワードの管理方法
US9094190B2 (en) Method of managing key for secure storage of data and apparatus therefor
US7613891B2 (en) Methods and apparatus for providing a read access control system associated with a flash device
TWI632483B (zh) 安全裝置及在其內提供安全服務至主機的方法、安全設備以及電腦軟體產品
TW202407705A (zh) 電子裝置
CN110851886B (zh) 存储装置
US9489317B2 (en) Method for fast access to a shared memory
CN109388953B (zh) 安全设备、电子设备和操作电子设备的方法
US9935768B2 (en) Processors including key management circuits and methods of operating key management circuits
US11068419B1 (en) Secure data access between computing devices using host-specific key
TW201310344A (zh) 存取基本輸入輸出系統設定的認證方法
JP7406013B2 (ja) 構成設定の安全な署名
EP3757838B1 (en) Warm boot attack mitigations for non-volatile memory modules
US20220222384A1 (en) Encrypted key management
CN113449349A (zh) 平台安全机制
US12008087B2 (en) Secure reduced power mode
US20230162779A1 (en) Electronic device and operating method thereof
US20220129527A1 (en) Secure Reduced Power Mode
JP2023136601A (ja) ソフトウェア管理装置、ソフトウェア管理方法、及びプログラム