TW202405692A - 對積體電路的設計進行模擬的電子裝置的操作方法 - Google Patents

Abstract

揭露一種對積體電路的設計進行模擬的電子裝置的操作方法。所述方法包括：在電子裝置處根據積體電路的暫存器傳送階層（RTL）模型偵測積體電路的電源域結構；在電子裝置處根據積體電路的電源域結構及積體電路的統一電源格式（UPF）偵測積體電路的埠的當前隔離值；在電子裝置處偵測積體電路的埠的參考隔離值；在電子裝置處偵測積體電路的埠的重置值；以及在電子裝置處基於當前隔離值、參考隔離值及重置值來檢查積體電路的埠的隔離錯誤。

Description

對積體電路的設計進行模擬的電子裝置的操作方法

[相關申請案的交叉參考]

本申請案是基於在2022年7月25日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0091563號並根據35 U.S.C. § 119主張其優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。

本揭露是有關於一種電子裝置，且更具體而言，是有關於一種對積體電路的設計進行模擬並檢查積體電路的隔離錯誤的電子裝置的操作方法。

可藉由對各種智慧財產（intellectual property，IP）電路（例如，註冊為IP的電路）進行組合來設計積體電路（integrated circuit，IC）。在積體電路中，不同的IP電路可屬於不同電源域，或者二或更多個IP電路可屬於同一電源域。另外，一個IP電路可被設計成在二或更多個電源域中實施。屬於不同電源域的積體電路可藉由埠來彼此進行通訊。舉例而言，第一電源域中的電路與第二電源域中的電路可藉由相應的埠來彼此進行通訊。

藉由彼此獨立地接通或關斷電源域的電源，可降低積體電路的功耗。然而，當積體電路中的多個電源域中的一者斷電時，其餘的電源域可與斷電的電源域隔離。舉例而言，當第一電源域斷電時，用於使第一電源域與第二電源域進行通訊的埠應對各所述電源域進行隔離。為此，可在所述兩個電源域之間的埠處放置隔離胞元（isolation cell）。隔離胞元可藉由將埠的訊號固定為固定值「1」或「0」來對所述兩個電源域進行隔離。然而，若隔離胞元的隔離值被不正確地指定，則第二電源域的電路可能受到斷電的第一電源域的影響，且可能異常地操作。因此，有必要測試隔離胞元的隔離值。然而，測試隔離胞元的隔離值的相關技術方法需要的時間長且需要大量的計算資源（例如記憶體及處理資源）。

本揭露的一或多個實例性實施例提供一種快速檢查當一個電源域被隔離時可能發生的隔離錯誤的電子裝置的操作方法。

根據本揭露的一態樣，提供一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括：由所述至少一個處理器根據積體電路的暫存器傳送階層（register transfer level，RTL）模型獲得積體電路的電源域結構；由所述至少一個處理器根據積體電路的電源域結構及積體電路的統一電源格式（unified power format，UPF）獲得積體電路的多個埠的多個當前隔離值；由所述至少一個處理器獲得積體電路的所述多個埠的多個參考隔離值；由所述至少一個處理器獲得積體電路的所述多個埠的多個重置值；以及由所述至少一個處理器基於所述多個當前隔離值、所述多個參考隔離值及所述多個重置值來檢查積體電路的所述多個埠的隔離錯誤。

根據本揭露的另一態樣，提供一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括：由所述至少一個處理器根據積體電路的暫存器傳送階層（RTL）模型獲得積體電路的電源域結構；由所述至少一個處理器根據積體電路的電源域結構及積體電路的統一電源格式（UPF）獲得積體電路的多個埠的多個當前隔離值；由所述至少一個處理器獲得積體電路的所述多個埠的多個參考隔離值；以及由所述至少一個處理器基於所述多個當前隔離值與所述多個參考隔離值之間的差來檢查積體電路的所述多個埠的隔離錯誤。

根據本揭露的另一態樣，提供一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括：由所述至少一個處理器根據積體電路的暫存器傳送階層（RTL）模型獲得積體電路的電源域結構；由所述至少一個處理器根據積體電路的電源域結構及積體電路的統一電源格式（UPF）獲得積體電路的多個埠的多個當前隔離值；由所述至少一個處理器獲得積體電路的所述多個埠的多個重置值；以及由所述至少一個處理器基於所述多個當前隔離值與所述多個重置值之間的差來檢查積體電路的所述多個埠的隔離錯誤。

在下文中，將詳細地且清楚地闡述本揭露的實施例，以使得此項技術中具有通常知識者容易實施本揭露。在下文中，用語「及/或（and/or）」被解釋為包括關於所述用語而列出的項中的任一者、或者所列項中的一些項的組合。

圖1是示出根據本揭露實例性實施例的電子裝置100的方塊圖。參照圖1，電子裝置100可包括處理器110、隨機存取記憶體（random access memory，RAM）120、裝置驅動器130、儲存裝置140、數據機150及使用者介面160。

處理器110可包括例如至少一個通用處理器，例如中央處理單元（central processing unit，CPU）111或應用處理器（application processor，AP）112。此外，處理器110可更包括至少一個特殊用途處理器，例如神經處理單元（neural processing unit，NPU）113、類神經形態處理器（neuromorphic processor）114或圖形處理單元（graphics processing unit，GPU）115。處理器110可包括二或更多個同質處理器。

根據實例性實施例，處理器110中的至少一者可實施或驅動模擬模組200。舉例而言，模擬模組200可以由處理器110中的至少一者執行的指令（或碼）的形式實施。在此種情形中，所述至少一個處理器可將模擬模組200的指令（或碼）加載至隨機存取記憶體120中。

根據另一實例性實施例，處理器110之中的至少一個處理器可被製造成實施模擬模組200。舉例而言，所述至少一個處理器可為藉由硬體電路系統來實施模擬模組200的功能的專屬處理器，其可不同於以上藉由執行軟體指令（或碼）來實施模擬模組200的所述至少一個處理器。

隨機存取記憶體120可用作處理器110的工作記憶體，且可用作電子裝置100的主記憶體或系統記憶體。隨機存取記憶體120可包括例如動態隨機存取記憶體或靜態隨機存取記憶體等揮發性記憶體，或者可包括例如相變隨機存取記憶體、鐵電隨機存取記憶體、磁性隨機存取記憶體或電阻式隨機存取記憶體等非揮發性記憶體。

隨機存取記憶體120可儲存模擬模組200中所包括的子模組的碼及/或對於模擬模組200的模擬而言必要的積體電路的設計模型（例如，關於積體電路的設計的資訊）。舉例而言，隨機存取記憶體120可藉由數據機150自儲存裝置140或外部裝置（例如，資料庫）接收模擬模組200中所包括的子模組的碼及/或積體電路的設計模型。

裝置驅動器130可依據處理器110的請求來控制周邊裝置中的一或多者。舉例而言，裝置驅動器130可控制儲存裝置140、數據機150及使用者介面160。儲存裝置140可包括例如硬碟驅動機或固態驅動機等固定式儲存裝置，或者可包括例如外部硬碟驅動機、外部固態驅動機或可移除式記憶卡等可移除式儲存裝置。

儲存裝置140可儲存模擬模組200中所包括的子模組的原始碼及/或對於模擬模組200的模擬而言必要的積體電路的設計模型。儲存於儲存裝置140中的模擬模組200中所包括的子模組的原始碼及/或積體電路的設計模型可加載至隨機存取記憶體120，且可用於模擬模組200的模擬。

數據機150可提供與外部裝置之間的遠程通訊。數據機150可實行與外部裝置的有線通訊或無線通訊。數據機150可基於例如乙太網路、無線保真（wireless-fidelity，Wi-Fi）、長期演進（long term evolution，LTE）及第五代（fifth-generation，5G）行動通訊等各種通訊方案中的至少一者與外部裝置進行通訊。數據機150可自外部裝置（例如，資料庫）接收模擬模組200中所包括的子模組的碼及/或對於模擬模組200的模擬而言必要的積體電路的設計模型。數據機150可將所接收的影像加載至隨機存取記憶體120。

使用者介面160可自使用者接收資訊，且可向使用者提供資訊。使用者介面160可包括至少一個使用者輸出介面，例如顯示器161或揚聲器162，且可包括至少一個使用者輸入介面，例如滑鼠163、鍵盤164或觸控輸入裝置165。

模擬模組200的指令（或碼）可藉由數據機150來接收，且可儲存於儲存裝置140中。模擬模組200的指令（或碼）可儲存於可移除式儲存裝置中，且可移除式儲存裝置可與電子裝置100進行連接。模擬模組200的指令（或碼）可自儲存裝置140加載至隨機存取記憶體120，並在隨機存取記憶體120上執行。

模擬模組200可由處理器110中的一或多者執行（或實施），且可實行積體電路的設計模型的模擬。模擬模組200可包括暫存器傳送階層（RTL）模組210、第一模擬模組220、統一電源格式（UPF）模組230、隔離胞元檢查模組240、第二模擬模組250、網表模組260及第三模擬模組270。

圖2是示出根據實例性實施例的圖1所示電子裝置100的操作方法的實例的圖。參照圖1及圖2，在操作S110中，由電子裝置100中的處理器110中的至少一者執行的模擬模組200的RTL模組210可產生RTL模型。RTL模型可在暫存器傳送階層闡述積體電路的設計。

在操作S120中，由電子裝置100中的處理器110中的至少執行的模擬模組200的第一模擬模組220可對RTL模型實行第一模擬。舉例而言，第一模擬可指代非電源感知模擬（non-power-aware simulation）。可在不具有關於積體電路的電源意圖（power intent）的資訊的情況下實行非電源感知模擬。

在操作S130中，由電子裝置100中的處理器110中的至少一者執行的模擬模組200的UPF模組230可產生積體電路的UPF。UPF可闡述積體電路的電源意圖。此外，UPF可闡述積體電路的電源域中的每一者的行為。

在操作S140中，由電子裝置100中執行的處理器110中的至少一者的模擬模組200的隔離胞元檢查模組240可檢查積體電路的隔離胞元的錯誤。

在操作S150中，由電子裝置100中的處理器110中的至少一者執行的模擬模組200的第二模擬模組250可基於積體電路的RTL模型及UPF來實行第二模擬。第二模擬可指代電源感知模擬。第二模擬可基於積體電路的每一電源域的電源意圖及行為來實行。

在操作S160中，由電子裝置100中的處理器110中的至少一者執行的模擬模組200的網表模組260可藉由對RTL模型及UPF實行編譯來產生網表。舉例而言，網表可包括電源資訊（power information）（或特徵）。

在操作S170中，由電子裝置100中的處理器110中的至少一者執行的模擬模組200的第三模擬模組270可實行網表階層的第三模擬。完成第三模擬的網表可用於製造積體電路。

如上所述，根據實例性實施例，可獨立於作為電源感知模擬的第二模擬來實行對隔離胞元的錯誤的檢查。因此，可縮短檢查隔離胞元的錯誤所花費的時間。此外，由於不需要電源感知模擬場景，因此能夠在不依賴於創建模擬場景的操作員的經驗或能力的情況下一致地檢查錯誤。

圖3是示出積體電路300的實例的圖。參照圖3，積體電路300可包括匯流排301、第一電路310、第二電路320及第三電路330。

第一電路310可屬於第一電源域PD1。第一電路310可藉由第一埠P1、第二埠P2及第三埠P3與匯流排301進行連接，且可藉由第一埠、第二埠P2及第三埠P3與匯流排301進行通訊。

第二電路320可屬於第二電源域PD2。第二電路320可藉由第四埠P4及第五埠P5與匯流排301進行連接，且可藉由第四埠P4及第五埠P5與匯流排301進行通訊。第二電路320可藉由第八埠P8、第九埠P9及第十埠P10與第三電路330進行連接，且可藉由第八埠P8、第九埠P9及第十埠P10與第三電路330進行通訊及。

第三電路330可屬於第三電源域PD3。第三電路330可藉由第六埠P6及第七埠P7與匯流排301進行連接，且可藉由第六埠P6及第七埠P7與匯流排301進行通訊。第三電路330可藉由第八埠P8、第九埠P9及第十埠P10與第二電路320進行連接，且可藉由第八埠P8、第九埠P9及第十埠P10與第二電路320進行通訊。

第一電源域PD1、第二電源域PD2及第三電源域PD3可獨立地斷電或通電。當第一電源域PD1斷電時，與匯流排301進行連接的第一埠P1、第二埠P2及第三埠P3的訊號值可被設定為隔離值（例如，邏輯「1」或邏輯「0」）。當第一埠P1、第二埠P2或第三埠P3的隔離值被異常設定時，當第一電源域PD1斷電時，可能在第一埠P1、第二埠P2或第三埠P3處發生錯誤。

當第二電源域PD2斷電時，與匯流排301進行連接的第四埠P4及第五埠P5的訊號值以及與第三電路330進行連接的第八埠P8、第九埠P9及第十埠P10的訊號值可被設定為隔離值（例如，邏輯「1」或邏輯「0」）。當第四埠P4、第五埠P5、第八埠P8、第九埠P9或第十埠P10的隔離值被異常設定時，當第二電源域PD2斷電時，可能在第四埠P4、第五埠P5、第八埠P8、第九埠P9或第十埠P10處發生錯誤。

類似地，當第三電源域PD3斷電時，與匯流排301進行連接的第六埠P6及第七埠P7的訊號值以及與第二電路320進行連接的第八埠P8、第九埠P9及第十埠P10的訊號值可被設定為隔離值（例如，邏輯「1」或邏輯「0」）。當第六埠P6、第七埠P7、第八埠P8、第九埠P9或第十埠P10的隔離值被異常設定時，當第三電源域PD3斷電時，可能在第六埠P6、第七埠P7、第八埠P8、第九埠P9或第十埠P10處發生錯誤。

圖4是示出其中在第二電路320中設置有隔離胞元的實例的圖。參照圖3及圖4，在使第二電路320與任何其他電源域的電路進行通訊的埠處可設置有隔離胞元。舉例而言，在第四埠P4處可設置有第一隔離胞元IC1，且在第五埠P5處可設置有第二隔離胞元IC2。此外，在第八埠P8處可設置有第三隔離胞元IC3，在第九埠P9處可設置有第四隔離胞元IC4，且在第十埠P10處可設置有第五隔離胞元IC5。

當第二電源域PD2斷電時，與自第二電路320輸出訊號的輸出埠進行連接的隔離胞元可向外部輸出隔離值。當其中包括與第二電路320進行通訊的電路的電源域斷電時，與向第二電路320的內部傳送訊號的輸入埠進行連接的隔離胞元可向所述內部輸出隔離值。

圖5是示出根據第一實例的隔離胞元ICa的圖。參照圖5，隔離胞元ICa可包括及閘（AND gate）。輸入訊號SIG_IN可被傳送至及閘的第一輸入。隔離賦能訊號ISO_EN可被傳送至及閘的第二輸入。及閘的輸出可為輸出訊號SIG_OUT。

當關於輸入埠提供隔離胞元ICa時，輸入訊號SIG_IN可藉由埠自外部電路進行傳送，且輸出訊號SIG_OUT可被傳送至內部電路。當關於輸出埠提供隔離胞元ICa時，輸入訊號SIG_IN可自內部電路進行傳送，且輸出訊號SIG_OUT可藉由埠傳送至外部電路。在實例性實施例中，包括隔離胞元ICa的電路可為內部電路，而不包括隔離胞元ICa的電路可為外部電路。

當隔離賦能訊號ISO_EN被啟用至低位準時，不管輸入訊號SIG_IN如何，輸出訊號SIG_OUT均維持所述低位準。亦即，隔離胞元ICa可將埠的訊號值設定為所述低位準的隔離值。

圖6是示出根據第二實例的隔離胞元ICb的圖。參照圖6，隔離胞元ICb可包括或閘（OR gate）。輸入訊號SIG_IN可被傳送至或閘的第一輸入。隔離賦能訊號ISO_EN可被傳送至或閘的第二輸入。或閘的輸出可為輸出訊號SIG_OUT。

當關於輸入埠提供隔離胞元ICb時，輸入訊號SIG_IN可藉由埠自外部電路進行傳送，且輸出訊號SIG_OUT可被傳送至內部電路。當關於輸出埠提供隔離胞元ICb時，輸入訊號SIG_IN可自內部電路進行傳送，且輸出訊號SIG_OUT可藉由埠傳送至外部電路。在實例性實施例中，包括隔離胞元ICb的電路可為內部電路，而不包括隔離胞元ICb的電路可為外部電路。

當隔離賦能訊號ISO_EN被啟用至高位準時，不管輸入訊號SIG_IN如何，輸出訊號SIG_OUT均維持所述高位準。亦即，隔離胞元ICb可將埠的訊號值設定為所述高位準的隔離值。

圖7是示出根據實例性實施例的其中由處理器110中的一或多者執行的模擬模組200檢查隔離胞元的錯誤的方法的實例的圖。圖8是示出根據實例性實施例的由處理器110中的一或多者執行的模擬模組200在檢查隔離胞元的錯誤的過程中使用的資訊的實例的圖。

參照圖7及圖8，在操作S210中，由處理器110中的一或多者執行的模擬模組200可偵測電源域結構420。舉例而言，由處理器110中的所述一或多者執行的模擬模組200可根據晶片規格410偵測電源域結構420。晶片規格410可包括關於積體電路的資訊，且可包括關於IP電路的配置及IP電路的電源域的資訊。電源域結構420可藉由使用者介面160來輸入，或者可藉由數據機150來接收。

在操作S220中，由處理器110中的一或多者執行的模擬模組200可偵測隔離值。舉例而言，由處理器110中的一或多者執行的模擬模組200可偵測來自電源域結構420及UPF 430的當前隔離值440。由處理器110中的一或多者執行的模擬模組200可根據電源域結構420偵測在各電源域之間交換訊號的埠，且可根據UPF 430偵測所偵測到的埠的當前定義的隔離值。舉例而言，由處理器110中的一或多者執行的模擬模組200可藉由剖析由編譯器對RTL模型及UPF實行編譯而產生的iso.log檔案來偵測當前隔離值440。舉例而言，可使用例如「ncverilog」或相似編譯器等編譯器。

在操作S230中，由處理器110中的一或多者執行的模擬模組200可偵測參考隔離值460。舉例而言，由處理器110中的一或多者執行的模擬模組200可根據IP規格450來偵測參考隔離值。然而，本揭露並非僅限於此，且因此，根據另一實例性實施例，由處理器110中的一或多者執行的模擬模組200可根據電源域規格來偵測參考隔離值。IP規格450（或電源域規格）可由IP製造商提供，或者可包括根據經驗而偵測到的埠的隔離值。在實例性實施例中，可關於所有埠（例如，不同電源域之間的埠）提供參考隔離值，或者可僅關於一些埠（例如，不同電源域之間的埠）提供參考隔離值。

在操作S240中，由處理器110中的一或多者執行的模擬模組200可偵測重置值480。舉例而言，當埠（例如，不同電源域之間的埠）處於重置狀態時，由處理器110中的一或多者執行的模擬模組200可偵測訊號值。舉例而言，由處理器110中的一或多者執行的模擬模組200可根據作為非電源感知模擬的第一模擬的結果來偵測埠（例如，不同電源域之間的埠）的重置值480。

根據實例性實施例，由處理器110中的一或多者執行的模擬模組200可藉由剖析包括自例如「fsdb」等檔案系統除錯器輸出的所有重置值的報告來偵測重置值480，「fsdb」是「Synopsis Verdi ®」的傾印格式（dump format）。

埠的重置值480可指明使隔離胞元所屬於的電路的埠不影響任何其他電源域的電路的訊號位準。亦即，埠的重置值480可被視為使埠不影響任何其他電路的隔離值。

在操作250中，由處理器110中的一或多者執行的模擬模組200可檢查隔離錯誤。舉例而言，由處理器110中的一或多者執行的模擬模組200可藉由對當前隔離值、參考隔離值及/或重置值進行比較來檢查隔離錯誤。

圖9是示出其中由處理器110中的一或多者執行的模擬模組200檢查隔離錯誤的方法的實例的圖。參照圖1及圖9，在操作S310中，由處理器110中的一或多者執行的模擬模組200可選擇不同電源域之間的埠中的一者。

在操作S320中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的參考隔離值是否存在。當存在與所選擇埠相關聯的參考隔離值時，在操作S330中，由處理器110中的一或多者執行的模擬模組200可判斷參考隔離值是否與當前隔離值相同。舉例而言，由處理器110中的一或多者執行的模擬模組200可判斷參考隔離值是否匹配當前隔離值（或與當前隔離值匹配）。當參考隔離值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作S360中，由處理器110中的一或多者執行的模擬模組200可確認當前隔離值。

當在操作S330中確定出參考隔離值與當前隔離值不相同（例如，與當前隔離值不匹配）時，在操作S350中，由處理器110中的一或多者執行的模擬模組200可校正當前隔離值（例如，對當前隔離值進行反相）。此後，在操作S360中，由處理器110中的一或多者執行的模擬模組200可確認當前隔離值。

當在操作S320中確定出與所選擇埠相關聯的參考隔離值不存在時，在操作S340中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的重置值是否與當前隔離值相同（例如，與當前隔離值匹配）。當與所選擇埠相關聯的重置值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作S360中，由處理器110中的一或多者執行的模擬模組200可確認當前隔離值。

當在操作S340中確定出參考隔離值與當前隔離值不相同（例如，與當前隔離值不匹配）時，在操作S350中，由處理器110中的一或多者執行的模擬模組200可校正當前隔離值（例如，對當前隔離值進行反相）。此後，在操作S360中，由處理器110中的一或多者執行的模擬模組200可確認當前隔離值。

在操作S360中確認當前隔離值之後，由處理器110中的一或多者執行的模擬模組200可判斷當前選擇的埠是否是最末埠。亦即，由處理器110中的一或多者執行的模擬模組200可判斷不同電源域之間的所有埠的當前隔離值經過確認。當當前選擇的埠並非最末埠時，亦即，當不同電源域之間的所有埠的當前隔離值未經過確認時，在操作S310中，由處理器110中的一或多者執行的模擬模組200可選擇下一埠（即，放置於所述不同電源域之間且其隔離值未經過確認的埠）。此後，在操作S320至操作S360中，由處理器110中的一或多者執行的模擬模組200可檢查、校正及/或確認下一埠的當前隔離值。

當當前選擇的埠是最末埠時，亦即，當不同電源域之間的所有埠的當前隔離值經過確認時，由處理器110中的一或多者執行的模擬模組200可終止檢查所述隔離錯誤。

如上所述，由處理器110中的一或多者執行的模擬模組200可檢查、校正及比較所述不同電源域之間的埠的當前隔離值。根據實例性實施例，當檢查隔離錯誤時，可優先參考參考隔離值，但當不存在參考隔離值時，可使用重置值作為參考隔離值的補充或替代。然而，本揭露並非僅限於此。

根據本揭露實例性實施例的對隔離錯誤的檢查是基於用於對數值進行比較的靜態檢查，而非例如模擬等動態檢查。因此，可減少對於檢查隔離錯誤而言必要的時間及計算資源。

圖10是示出根據實例性實施例的其中由處理器110中的一或多者執行的模擬模組200檢查隔離錯誤的方法的第二實例的圖。參照圖1及圖10，在操作S410中，由處理器110中的一或多者執行的模擬模組200可選擇不同電源域之間的埠中的一者。

在操作S420中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的參考隔離值是否存在。當存在與所選擇埠相關聯的參考隔離值時，在操作S430中，由處理器110中的一或多者執行的模擬模組200可判斷參考隔離值是否與當前隔離值相同（例如，與當前隔離值匹配）。當參考隔離值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作S440中，由處理器110中的一或多者執行的模擬模組200可顯示不需要校正當前隔離值（例如，藉由使用者介面160）。

當在操作S430中確定出參考隔離值與當前隔離值不相同（例如，與當前隔離值不匹配）時，在操作S460中，由處理器110中的一或多者執行的模擬模組200可顯示需要校正當前隔離值（例如，藉由使用者介面160）。

當在操作S420中確定出與所選擇埠相關聯的參考隔離值不存在時，在操作S450中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的重置值是否與當前隔離值相同（例如，與當前隔離值匹配）。當與所選擇埠相關聯的重置值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作440中，由處理器110中的一或多者執行的模擬模組200可顯示不需要校正當前隔離值（例如，藉由使用者介面160）。

當在操作S450中確定出與所選擇埠相關聯的重置值與當前隔離值不相同（例如，與當前隔離值不匹配）時，在操作S460中，由處理器110中的一或多者執行的模擬模組200可顯示需要校正當前隔離值（例如，藉由使用者介面160）。

在顯示需要校正當前隔離值（S460）或不需要校正當前隔離值（S440）之後，在操作S470中，由處理器110中的一或多者執行的模擬模組200可判斷當前選擇的埠是否是最末埠。亦即，由處理器110中的一或多者執行的模擬模組200可判斷不同電源域之間的所有埠的當前隔離值經過確認。當當前選擇的埠並非最末埠時，亦即，當不同電源域之間的所有埠的當前隔離值未經過確認時，在操作S410中，由處理器110中的一或多者執行的模擬模組200可選擇下一埠（即，放置於不同電源域之間且其隔離值未經過確認的埠）。此後，在操作S420至操作S460中，由處理器110中的一或多者執行的模擬模組200可檢查下一埠的當前隔離值，且可顯示是否需要校正當前隔離值或者是否不需要校正當前隔離值。

當當前選擇的埠是最末埠時，亦即，當檢查是否需要校正不同電源域之間的所有埠的當前隔離值時，由處理器110中的一或多者執行的模擬模組200可終止檢查所述隔離錯誤。

如上所述，由處理器110中的一或多者執行的模擬模組200可檢查不同電源域之間的埠的當前隔離值，且可顯示是否需要校正或者是否不需要校正。當檢查隔離錯誤時，可優先參考參考隔離值，但當不存在參考隔離值時，可使用重置值作為參考隔離值的補充或替代。然而，本揭露並非僅限於此。

在實例性實施例中，由處理器110中的一或多者執行的模擬模組200可收集關於是否需要校正所述埠的隔離值或者是否不需要校正所述埠的隔離值的資訊，且然後可同時顯示所收集的資訊。由處理器110中的一或多者執行的模擬模組200可將需要校正的當前隔離值與通知（例如，視覺通知或聽覺通知）一起顯示。

根據本揭露實例性實施例的對隔離錯誤的檢查是基於用於對數值進行比較的靜態檢查，而非例如模擬等動態檢查。因此，可減少對於檢查隔離錯誤而言必要的時間及計算資源。

圖11是示出其中由處理器110中的一或多者執行的模擬模組200檢查隔離錯誤的方法的第三實例的圖。參照圖1及圖11，在操作S510中，由處理器110中的一或多者執行的模擬模組200可選擇不同電源域之間的埠中的一者。

在操作S520中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的參考隔離值是否存在。當存在與所選擇埠相關聯的參考隔離值時，在操作S530中，由處理器110中的一或多者執行的模擬模組200可判斷參考隔離值是否與當前隔離值相同（例如，與當前隔離值匹配）。當參考隔離值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作S540中，由處理器110中的一或多者執行的模擬模組200可提高與所選擇埠的當前隔離值相關聯的得分，且可繼續進行至操作S550。

當在操作S530中確定出參考隔離值與當前隔離值不相同（例如，與當前隔離值不匹配）時，由處理器110中的一或多者執行的模擬模組200可不提高與所選擇埠的當前隔離值相關聯的得分（例如，可省略操作S540），且可繼續進行至操作S550。

當在操作S520中確定出與所選擇埠相關聯的參考隔離值不存在時，由處理器110中的一或多者執行的模擬模組200可不基於參考隔離值來判斷是否提高與所選擇埠的當前隔離值相關聯的得分（例如，可省略操作S530及操作S540），且可繼續進行至操作S550。

在操作S550中，由處理器110中的一或多者執行的模擬模組200可判斷與所選擇埠相關聯的重置值是否與當前隔離值相同（例如，與當前隔離值匹配）。當與所選擇埠相關聯的重置值與當前隔離值相同（例如，與當前隔離值匹配）時，在操作S560中，由處理器110中的一或多者執行的模擬模組200可提高與所選擇埠的當前隔離值相關聯的得分，且可繼續進行至操作S570。

當在操作S550中確定出與所選擇埠相關聯的重置值與當前隔離值不相同（例如，與當前隔離值不匹配）時，由處理器110中的一或多者執行的模擬模組200可不提高與所選擇埠的當前隔離值相關聯的得分（例如，可省略操作S560），且可繼續進行至操作S570。

在基於參考隔離值及重置值而完成評分之後，在操作S570中，由處理器110中的一或多者執行的模擬模組200可判斷當前選擇的埠是否是最末埠。亦即，由處理器110中的一或多者執行的模擬模組200可判斷不同電源域之間的所有埠的當前隔離值經過確認。當當前選擇的埠並非最末埠時，亦即，當不同電源域之間的所有埠的當前隔離值未經過確認時，在操作S510中，由處理器110中的一或多者執行的模擬模組200可選擇下一埠（即，放置於不同電源域之間且其隔離值未經過確認的埠）。此後，在操作S520至操作S560中，由處理器110中的一或多者執行的模擬模組200可檢查下一埠的當前隔離值，且可對得分進行計數。

當當前選擇的埠是最末埠時，亦即，當不同電源域之間的所有埠的當前隔離值的得分被收集時，由處理器110中的一或多者執行的模擬模組200可終止檢查所述隔離錯誤。

如上所述，由處理器110中的一或多者執行的模擬模組200可檢查不同電源域之間的埠的當前隔離值，且可顯示是否需要校正或者是否不需要校正。當檢查隔離錯誤時，可以等效的權重來考量參考隔離值與重置值。作為另外一種選擇，當檢查隔離錯誤時，可對基於參考隔離值的得分與基於重置值的得分應用不同的權重。

在實例性實施例中，由處理器110中的一或多者執行的模擬模組200可收集埠的隔離值的得分，且然後可同時顯示所收集的得分。由處理器110中的一或多者執行的模擬模組200可將其得分小於臨限值的當前隔離值與通知（例如，視覺通知或聽覺通知）一起顯示。

根據本揭露實例性實施例的對隔離錯誤的檢查是基於用於對數值進行比較的靜態檢查，而非例如模擬等動態檢查。因此，可減少對於檢查隔離錯誤而言必要的時間及計算資源。

圖12是示出其中由處理器110中的一或多者執行的模擬模組200示出檢查隔離錯誤的結果的方法的實例的圖。參照圖1及圖12，由處理器110中的一或多者執行的模擬模組200可以表的形式顯示隔離錯誤檢查結果。所述表可包括埠辨識符、與埠辨識符對應的當前隔離值、與埠辨識符對應的參考隔離值以及與埠辨識符對應的重置值。

與埠辨識符對應的參考隔離值可與關於參考隔離值是否與當前隔離值相同（即，與當前隔離值匹配）的資訊一起顯示。與埠辨識符對應的重置值可與關於重置值是否與當前隔離值相同（即，與當前隔離值匹配）的資訊一起顯示。

圖13是示出根據另一實例性實施例的其中由處理器110中的一或多者執行的模擬模組200檢查隔離胞元的錯誤的方法的圖。

參照圖1、圖8及圖13，在操作S610中，由處理器110中的一或多者執行的模擬模組200可偵測電源域結構420。操作S610可與圖7所示操作S210相同。參照圖7所示操作S210給出的說明可同樣適用於圖13所示操作S610。

在操作S620中，由處理器110中的一或多者執行的模擬模組200可偵測隔離值。操作S620可與圖7所示操作S220相同。參照圖7所示操作S220給出的說明可同樣適用於圖13所示操作S620。

由處理器110中的一或多者執行的模擬模組200可實行操作S630或操作S640。舉例而言，由處理器110中的一或多者執行的模擬模組200可依據由電子裝置100的使用者設定的操作模式來實行操作S630或操作S640。

在操作S630中，由處理器110中的一或多者執行的模擬模組200可偵測參考隔離值460。操作S630可與圖7所示操作S230相同。參照圖7所示操作S230給出的說明可同樣適用於圖13所示操作S630。

在操作S640中，由處理器110中的一或多者執行的模擬模組200可偵測重置值480。操作S640可與圖7所示操作S240相同。參照圖7所示操作S240給出的說明可同樣適用於圖13所示操作S640。

在操作S650中，由處理器110中的一或多者執行的模擬模組200可檢查隔離錯誤。舉例而言，當在操作S630中偵測到參考隔離值時，由處理器110中的一或多者執行的模擬模組200可藉由對參考隔離值與當前隔離值進行比較來偵測隔離錯誤。在圖7至圖12中，關於當前隔離值與參考隔離值的比較所提供的說明可同樣適用於圖13。

當在操作S640中偵測到重置值時，由處理器110中的一或多者執行的模擬模組200可藉由對重置值與當前隔離值進行比較來偵測隔離錯誤。在圖7至圖12中，關於當前隔離值與重置值的比較所提供的說明可同樣適用於圖13。

在以上實例性實施例中，使用用語「第一（first）」、「第二（second）」、「第三（third）」等來闡述根據本揭露的組件。然而，用語「第一」、「第二」、「第三」等可用於將組件彼此區分開，且並不限制本揭露。舉例而言，用語「第一」、「第二」、「第三」等不涉及任何形式的次序或數字含義。

在以上實例性實施例中，使用模組或單元來引用根據本揭露實例性實施例的組件。模組或單元可利用例如積體電路、應用專用IC（application specific IC，ASIC）、現場可程式化閘陣列（field programmable gate array，FPGA）及複雜可程式化邏輯裝置（complex programmable logic device，CPLD）等各種硬體裝置、在硬體裝置中驅動的韌體、例如應用等軟體、或者硬體裝置與軟體的組合來實施。此外，模組或單元可包括利用積體電路中的半導體元件實施的電路，或者可包括登記為智慧財產（IP）的電路。

根據本揭露，對積體電路的設計進行模擬的電子裝置可藉由對當前隔離值、參考隔離值及重置值進行比較來檢查隔離錯誤。因此，提供一種快速檢查隔離錯誤的電子裝置的操作方法。

儘管已參照本揭露的實施例闡述了本揭露，然而對於此項技術中具有通常知識者而言將顯而易見，可在不背離以下申請專利範圍中所闡述的本揭露的精神及範圍的條件下對本揭露作出各種改變及修改。

100:電子裝置 110:處理器 111:中央處理單元（CPU） 112:應用處理器（AP） 113:神經處理單元 114:類神經形態處理器 115:圖形處理單元（GPU） 120:隨機存取記憶體（RAM） 130:裝置驅動器 140:儲存裝置 150:數據機 160:使用者介面 161:顯示器 162:揚聲器 163:滑鼠 164:鍵盤 165:觸控輸入裝置 200:模擬模組 210:暫存器傳送階層（RTL）模組 220:第一模擬模組 230:統一電源格式（UPF）模組 240:隔離胞元檢查模組 250:第二模擬模組 260:網表模組 270:第三模擬模組 300:積體電路 301:匯流排 310:第一電路 320:第二電路 330:第三電路 410:晶片規格 420:電源域結構 430:統一電源格式（UPF） 440:當前隔離值 450:IP規格 460:參考隔離值 480:重置值 IC1:第一隔離胞元 IC2:第二隔離胞元 IC3:第三隔離胞元 IC4:第四隔離胞元 IC5:第五隔離胞元 ICa、ICb:隔離胞元 ISO_EN:隔離賦能訊號 P1:第一埠 P2:第二埠 P3:第三埠 P4:第四埠 P5:第五埠 P6:第六埠 P7:第七埠 P8:第八埠 P9:第九埠 P10:第十埠 PD1:第一電源域 PD2:第二電源域 PD3:第三電源域 S110、S120、S130、S140、S150、S160、S170、S210、S220、S230、S240、S250、S310、S320、S330、S340、S350、S360、S410、S420、S430、S440、S450、S460、S470、S510、S520、S530、S540、S550、S560、S570、S610、S620、S630、S640、S650:操作 SIG_IN:輸入訊號 SIG_OUT:輸出訊號

藉由參照附圖詳細闡述本揭露的實施例，本揭露的以上及其他目的及特徵將變得顯而易見。 圖1是示出根據本揭露實例性實施例的電子裝置的方塊圖。 圖2是示出根據實例性實施例的圖1所示電子裝置的操作方法的實例的圖。 圖3是示出積體電路的實例的圖。 圖4是示出其中在第二電路中設置有隔離胞元的實例的圖。 圖5是示出根據第一實例的隔離胞元的圖。 圖6是示出根據第二實例的隔離胞元的圖。 圖7是示出根據實例性實施例的其中可由處理器執行的模擬模組檢查隔離胞元的錯誤的方法的實例的圖。 圖8是示出根據實例性實施例的由處理器執行的模擬模組在檢查隔離胞元的錯誤的過程中使用的資訊的實例的圖。 圖9是示出根據實例性實施例的其中可由處理器執行的模擬模組檢查隔離錯誤的方法的實例的圖。 圖10是示出根據實例性實施例的其中可由處理器執行的模擬模組檢查隔離錯誤的方法的第二實例的圖。 圖11是示出根據實例性實施例的其中可由處理器執行的模擬模組檢查隔離錯誤的方法的第三實例的圖。 圖12是示出根據實例性實施例的其中由處理器執行的模擬模組示出檢查隔離錯誤的結果的方法的實例的圖。 圖13是示出根據實例性實施例的其中由處理器執行的模擬模組檢查隔離胞元的錯誤的方法的另一實例的圖。

S110、S120、S130、S140、S150、S160、S170:操作

Claims (20)

1. 一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括： 由所述至少一個處理器根據所述積體電路的暫存器傳送階層（RTL）模型獲得所述積體電路的電源域結構； 由所述至少一個處理器根據所述積體電路的所述電源域結構及所述積體電路的統一電源格式（UPF）獲得所述積體電路的多個埠的多個當前隔離值； 由所述至少一個處理器獲得所述積體電路的所述多個埠的多個參考隔離值； 由所述至少一個處理器獲得所述積體電路的所述多個埠的多個重置值；以及 由所述至少一個處理器基於所述多個當前隔離值、所述多個參考隔離值及所述多個重置值來檢查所述積體電路的所述多個埠的隔離錯誤。
2. 如請求項1所述的方法，其中所述積體電路的所述多個埠包括用於在所述電源域結構的第一電源域電路與第二電源域電路之間傳送訊號的埠。
3. 如請求項1所述的方法，其中所述積體電路的所述多個埠包括用於在所述電源域結構的電源域電路與匯流排之間傳送訊號的埠。
4. 如請求項1所述的方法，其中所述獲得所述積體電路的所述多個埠的所述多個參考隔離值包括： 根據所述電源域結構的電源域規格獲得所述多個參考隔離值。
5. 如請求項1所述的方法，其中所述獲得所述積體電路的所述多個埠的所述多個重置值包括： 根據所述積體電路的非電源感知模擬的結果獲得所述積體電路的所述多個埠的所述多個重置值。
6. 如請求項1所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤包括： 基於與所述積體電路的所述多個埠之中的第一埠對應的參考隔離值的存在，對所述第一埠的所述參考隔離值與所述第一埠的當前隔離值進行比較。
7. 如請求項6所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述參考隔離值與所述第一埠的所述當前隔離值相同，確認所述第一埠的所述當前隔離值。
8. 如請求項6所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述參考隔離值不同於所述第一埠的所述當前隔離值，校正所述第一埠的所述當前隔離值。
9. 如請求項1所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於與所述積體電路的所述多個埠之中的第一埠對應的所述參考隔離值的不存在，對所述第一埠的重置值與所述第一埠的當前隔離值進行比較。
10. 如請求項9所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述參考隔離值與所述第一埠的所述當前隔離值相同，顯示不需要所述第一埠的所述當前隔離值進行校正。
11. 如請求項9所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述參考隔離值不同於所述第一埠的所述當前隔離值，顯示有必要對所述第一埠的所述當前隔離值進行校正。
12. 如請求項9所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述參考隔離值與所述第一埠的所述當前隔離值相同，提高所述第一埠的得分。
13. 如請求項1所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 對所述積體電路的所述多個埠之中的第一埠的重置值與所述第一埠的當前隔離值進行比較。
14. 如請求項13所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 基於所述第一埠的所述重置值與所述第一埠的所述當前隔離值相同，提高所述第一埠的得分。
15. 如請求項1所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 顯示所述積體電路的所述多個埠的標識符、所述多個當前隔離值、所述多個當前隔離值是否與所述多個參考隔離值相同、以及所述多個當前隔離值是否與所述多個重置值相同。
16. 如請求項15所述的方法，其中所述檢查所述積體電路的所述多個埠的所述隔離錯誤更包括： 顯示所述多個參考隔離值及所述多個重置值。
17. 一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括： 由所述至少一個處理器根據所述積體電路的暫存器傳送階層（RTL）模型獲得所述積體電路的電源域結構； 由所述至少一個處理器根據所述積體電路的所述電源域結構及所述積體電路的統一電源格式（UPF）獲得所述積體電路的多個埠的多個當前隔離值； 由所述至少一個處理器獲得所述積體電路的所述多個埠的多個參考隔離值；以及 由所述至少一個處理器基於所述多個當前隔離值與所述多個參考隔離值之間的差來檢查所述積體電路的所述多個埠的隔離錯誤。
18. 如請求項17所述的方法，其中所述獲得所述積體電路的所述多個埠的所述多個參考隔離值包括： 根據所述電源域結構的電源域規格獲得所述多個參考隔離值。
19. 一種包括至少一個處理器的電子裝置的操作方法，所述至少一個處理器對積體電路的設計進行模擬，所述方法包括： 由所述至少一個處理器根據所述積體電路的暫存器傳送階層（RTL）模型獲得所述積體電路的電源域結構； 由所述至少一個處理器根據所述積體電路的所述電源域結構及所述積體電路的統一電源格式（UPF）獲得所述積體電路的多個埠的多個當前隔離值； 由所述至少一個處理器獲得所述積體電路的所述多個埠的多個重置值；以及 由所述至少一個處理器基於所述多個當前隔離值與所述多個重置值之間的差來檢查所述積體電路的所述多個埠的隔離錯誤。
20. 如請求項19所述的方法，其中所述獲得所述積體電路的所述多個埠的所述多個重置值包括： 根據所述積體電路的非電源感知模擬的結果獲得所述積體電路的所述多個埠的所述多個重置值。

Images