TW202346981A - 在微發光二極體上的階梯式微透鏡 - Google Patents

在微發光二極體上的階梯式微透鏡 Download PDF

Info

Publication number
TW202346981A
TW202346981A TW112108288A TW112108288A TW202346981A TW 202346981 A TW202346981 A TW 202346981A TW 112108288 A TW112108288 A TW 112108288A TW 112108288 A TW112108288 A TW 112108288A TW 202346981 A TW202346981 A TW 202346981A
Authority
TW
Taiwan
Prior art keywords
layer
micro
light
led
microlens
Prior art date
Application number
TW112108288A
Other languages
English (en)
Inventor
安德莉亞 皮諾斯
威信 譚
薩米爾 麥祖阿里
羅伯特 萊斯利 布雷克斯皮爾
Original Assignee
美商元平台技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商元平台技術有限公司 filed Critical 美商元平台技術有限公司
Publication of TW202346981A publication Critical patent/TW202346981A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B19/00—Condensers, e.g. light collectors or similar non-imaging optics
    • G02B19/0033—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use
    • G02B19/0047—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source
    • G02B19/0061—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source the light source comprising a LED
    • G02B19/0066—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source the light source comprising a LED in the form of an LED array
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0081—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for altering, e.g. enlarging, the entrance or exit pupil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0012—Arrays characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

一種光源包括：背板，其包括製造於其上之電路；微發光二極體（微LED）陣列，其接合至該背板且經配置以發射可見光；及微透鏡陣列，其與該微LED陣列對準且經配置以準直由該微LED陣列發射之該可見光。該微透鏡陣列中之各微透鏡具有複數個離散厚度位準。該微透鏡陣列之間距等於或小於約5 μm，諸如約2 μm。該微透鏡陣列之該間距可與該微LED陣列之該間距相同或不同。

Description

在微發光二極體上的階梯式微透鏡
本揭示內容涉及在微發光二極體上的階梯式微透鏡。
發光二極體（light emitting diode；LED）將電能轉換成光能，且提供優於其他光源之許多益處，諸如大小減小、耐久性改良及效率增加。LED可用作許多顯示器系統中之光源，該等顯示器系統為諸如電視、電腦監視器、膝上型電腦、平板電腦、智慧型手機、投影系統及可穿戴電子裝置。基於III-V半導體（諸如AlN、GaN、InN、AlGaInP、其他三元及四元氮化物、磷化物及砷化物組成物之合金）之微LED（「micro-LED；μLED」）歸因於其較小大小（例如，其中線性尺寸小於100 μm、小於50 μm、小於10 μm或小於5 μm）、高裝填密度（及因此較高解析度）及高亮度已開始被開發用於各種顯示器應用。舉例而言，發射不同顏色（例如，紅色、綠色及藍色）之光的微LED可用於形成諸如電視或近眼顯示器系統之顯示器系統的子像素。
本揭示大致上關於微發光二極體（微LED）裝置。更特定而言，且非限制性地，本文中所揭示之技術關於具有用於光萃取及準直之階梯式微透鏡的微LED裝置。本文中描述各種發明性具體實例，包括裝置、系統、方法、結構、材料、製程及類似者。
根據某些具體實例，一種光源可包括：背板，其包括製造於其上之電路；微發光二極體（微LED）陣列，其接合至該背板且經配置以發射可見光；及微透鏡陣列，其與該微LED陣列對準且經配置以準直由該微LED陣列發射之該可見光，其中該微透鏡陣列中之各微透鏡可具有複數個離散厚度位準。該微透鏡陣列之間距可等於或小於約5 μm。該微透鏡陣列之該間距可與該微LED陣列之該間距相同或不同。該複數個離散厚度位準可包括四個或更多個離散厚度位準。
在光源之一些具體實例中，該微LED陣列中之各微LED可包括半導體台面結構，該半導體台面結構包括經配置以發射該可見光之作用區，其中該微透鏡陣列中之各微透鏡之寬度可比該作用區之寬度的約1.3倍大。該微透鏡陣列可包括形成於該微LED陣列上或接合至該微LED陣列之介電材料或半導體材料。舉例而言，該微透鏡陣列可形成於半導體磊晶層中，該半導體磊晶層與該微LED陣列實體接觸且具有與該微LED陣列相同之基底半導體材料。在該複數個離散厚度位準之各厚度位準下的該微透鏡之周邊可以圓形或多邊形之形狀為特徵。具有該複數個離散厚度位準之該微透鏡可接近於球面透鏡或非球面透鏡。在一些具體實例中，該光源亦可包括該微透鏡陣列上之抗反射塗層。
根據某些具體實例，一種微LED裝置可包括：背板，其具有製造於其上之電路；及微LED陣列，其接合至該背板。該微LED陣列中之各微LED可包括半導體台面結構及形成於複數個半導體磊晶層中之微透鏡，其中該微透鏡可以複數個離散厚度位準為特徵。該微LED陣列之間距可等於或小於約5 μm。該複數個離散厚度位準可包括四個或更多個離散厚度位準且可以在於均一或非均一厚度階梯為特徵。在該複數個離散厚度位準中之各厚度位準下的該微透鏡之周邊可以圓形、橢圓形或多邊形之形狀為特徵。包括該複數個離散厚度位準之該微透鏡可接近於球面透鏡或非球面透鏡。在一些具體實例中，該微透鏡之中心可與該半導體台面結構之中心對準，且該半導體台面結構之寬度可等於或大於該微透鏡之寬度。
根據某些具體實例，一種製造階梯式微透鏡陣列之方法可包括：將蝕刻遮罩層沈積於一透鏡材料層上；圖案化該蝕刻遮罩層以形成第一蝕刻遮罩，該第一蝕刻遮罩包括對應於該階梯式微透鏡陣列之中心的複數個區；使用該第一蝕刻遮罩來蝕刻該透鏡材料層以形成該階梯式微透鏡陣列之第一階梯級；在該透鏡材料層及該第一蝕刻遮罩之表面上保形地沈積間隔物層；使用第一蝕刻配方來蝕刻該間隔物層以暴露該透鏡材料層且在該透鏡材料層上形成第二蝕刻遮罩；以及使用該第二蝕刻遮罩及第二蝕刻配方來蝕刻該透鏡材料層以形成該階梯式微透鏡陣列之第二階梯級。
在一些具體實例中，保形地沈積該間隔物層可包括執行複數個原子層沈積循環。在一些具體實例中，該方法亦可包括移除該階梯式微透鏡陣列上之剩餘蝕刻遮罩材料，且將一抗反射塗層沈積於該階梯式微透鏡陣列上。在一些具體實例中，該透鏡材料層可包括一或多個半導體磊晶層，且該方法可包括進一步蝕刻該一或多個半導體磊晶層以在該階梯式微透鏡陣列下形成複數個半導體台面結構。
此概述既不意欲識別所主張主題之關鍵或基本特徵，亦不意欲單獨使用以判定所主張主題之範圍。應參考本揭示之整篇說明書之適當部分、任何或所有圖式及各申請專利範圍來理解該主題。下文將在以下說明書、申請專利範圍及隨附圖式中更詳細地描述前述內容連同其他特徵及範例。
本揭示大致上關於微發光二極體（微LED）裝置。更特定而言，且非限制性地，本文中所揭示之技術關於具有用於光萃取及準直之原生或非原生階梯式微透鏡的微LED顯示裝置。本文中描述各種發明性具體實例，包括裝置、系統、方法、結構、材料、製程及類似者。
擴增實境（augmented reality；AR）及虛擬實境（virtual reality；VR）應用可使用包括諸如迷你LED或微LED之微小單色光發射器的近眼顯示器。在發光二極體（LED）中，可經由作用區（例如，包括可形成一或多個量子井之一或多個半導體層）內之電子及電洞之複合而產生光子。在穿過LED之載子當中注入至LED之作用區中的載子（例如，電子或電洞）之比例被稱為載子注入效率。所發射光子之數目與注入至作用區中之載子之數目之間的比被稱為LED之內部量子效率（internal quantum efficiency；IQE）。可以特定光萃取效率（light extraction efficiency；LEE）自LED萃取在作用區中發射之光。自LED萃取之所發射光子之數目與穿過LED之電子之數目之間的比被稱為LED之外部量子效率（external quantum efficiency；EQE），其描述LED將所注入載子轉換成自LED萃取之光子的效率。EQE可為載子注入效率、IQE及LEE之乘積。在近眼顯示器之LED中，僅發射至某些方向及/或在特定發射角度範圍內（例如，在約±18.5°內）發射之光可由近眼顯示器之顯示光學件收集。自LED萃取且由顯示光學件收集之所發射光子之比例在本文中可稱為所收集LEE。對於具有減小的實體尺寸之LED，諸如微LED，IQE、所收集LEE及EQE可能極低。提高微LED之效率可能具有挑戰性。
舉例而言，在LED之發光表面，諸如LED與空氣之間的界面處，入射角大於臨界角的入射光可歸因於全內反射（total internal reflection；TIR）而反射回至LED。由於LED之幾何形狀，反射回至LED之某一光可被捕獲且最終由LED吸收。舉例而言，某一所捕獲光可由半導體材料吸收以產生電子-電洞對，該等電子-電洞對可以輻射方式或非輻射方式複合。某一所捕獲光可歸因於例如表面電漿子共振而由LED之底部及/或側壁處之金屬（例如，金屬接點或反射器）吸收，該表面電漿子共振可在金屬層與介電層（例如，鈍化層）之間的界面處由經p偏振之光激發。
微透鏡可用於準直自LED發射之光，以增加近眼顯示器中之LED的總LEE（例如，對於發射角在±90°內之所萃取光）及所收集LEE（例如，對於發射角在±18.5°內之所萃取光）。然而，精確地且可重複地使用現有技術（諸如光微影及乾式/濕式蝕刻技術）製造具有小微LED（例如，寬度小於約2 μm）之所要平滑厚度輪廓的微透鏡具有挑戰性。
根據某些具體實例，具有階梯式厚度輪廓（而非平滑及連續輪廓）之微透鏡用於萃取及準直由小微LED發射的光。具有階梯式厚度輪廓之微透鏡可具有複數個離散厚度位準，諸如四個或更多個離散厚度位準，且可呈各種球面或非球面形狀，諸如拋物線形形狀或圓環形狀。具有階梯式厚度輪廓之微透鏡可實現與具有平滑厚度輪廓之習知凸透鏡類似或更佳的準直效能。具有階梯式厚度輪廓之微透鏡可為在半導體磊晶層中製成之原生透鏡或可為在其他材料（諸如SiN、SiO 2或其他透明介電或半導體材料）中製成之非原生透鏡。
可使用自對準製造技術來更精確地且可重複地製造具有階梯式厚度輪廓之微透鏡，該自對準製造技術可僅包括用於界定微透鏡之中心的一個對準及光微影步驟。微透鏡接著可藉由間隔物層的無對準沈積及蝕刻以及使用經蝕刻間隔物層作為蝕刻遮罩的透鏡材料蝕刻來製造。微透鏡之所要階梯式厚度輪廓可藉由控制間隔物層之厚度及各蝕刻製程之蝕刻深度來達成。在一些具體實例中，可使用以類似方式形成之蝕刻遮罩以無對準蝕刻製程蝕刻在階梯式微透鏡下方之半導體磊晶層，以在半導體磊晶層中形成個別微LED台面結構。
本文中所描述之微LED可結合諸如人工實境系統之各種技術來使用。諸如頭戴式顯示器（head-mounted display；HMD）或抬頭顯示器（heads-up display；HUD）系統之人工實境系統大致上包括經配置以呈現描繪虛擬環境中之物件之人工影像的顯示器。顯示器可呈現虛擬物件或組合真實物件之影像與虛擬物件之影像，如在虛擬實境（virtual reality；VR）、擴增實境（augmented reality；AR）或混合實境（mixed reality；MR）應用中。舉例而言，在AR系統中，使用者可藉由例如透視透明顯示眼鏡或透鏡（常常被稱為光學透視）或檢視由攝影機擷取的周圍環境之所顯示影像（常常被稱為視訊透視）來檢視虛擬物件之所顯示影像（例如，電腦產生影像（computer-generated image；CGI））及周圍環境之所顯示影像兩者。在一些AR系統中，可使用基於LED之顯示子系統將人工影像呈現給使用者。
在以下描述中，出於解釋之目的，闡述特定細節以便提供對本揭示之範例的透徹理解。然而，顯而易見的是，各種範例可在無此等特定細節之情況下實踐。舉例而言，裝置、系統、結構、組裝件、方法及其他組件可以方塊圖形式顯示為組件，以免以不必要的細節混淆範例。在其他情況下，可在無必要細節之情況下顯示熟知的裝置、製程、系統、結構及技術，以免混淆範例。圖式及描述並不意欲為限定性的。已在本揭示中採用之術語及表述用作描述之術語且不為限制性的，且在使用此類術語及表述中，不欲排除所顯示及描述之特徵的任何等效物或其部分。用詞｢範例｣在本文中用於意謂｢充當範例、例項或說明｣。本文中描述為「範例」之任何具體實例或設計未必解釋為比其他具體實例或設計較佳或有利。
圖 1為根據某些具體實例的包括近眼顯示器120之人工實境系統環境100之範例的簡化方塊圖。圖1中所示的人工實境系統環境100可包括近眼顯示器120、視情況選用之外部成像裝置150及視情況選用之輸入/輸出介面140，其中之各者可耦合至視情況選用之控制台110。雖然圖1顯示包括一個近眼顯示器120、一個外部成像裝置150及一個輸入/輸出介面140之人工實境系統環境100的範例，但可在人工實境系統環境100中包括任何數目個此等組件，或可省略該等組件中之任一者。舉例而言，可能存在由與控制台110通信之一或多個外部成像裝置150監視的多個近眼顯示器120。在一些配置中，人工實境系統環境100可不包括外部成像裝置150、視情況選用之輸入/輸出介面140及視情況選用之控制台110。在替代配置中，人工實境系統環境100中可包括不同或額外組件。
近眼顯示器120可為將內容呈現給使用者之頭戴式顯示器。由近眼顯示器120呈現之內容的範例包括影像、視訊、音訊或其任何組合中之一或多者。在一些具體實例中，音訊可經由外部裝置（例如，揚聲器及/或頭戴式耳機（headphone））呈現，該外部裝置自近眼顯示器120、控制台110或此兩者接收音訊資訊，且基於音訊資訊呈現音訊資料。近眼顯示器120可包括一或多個剛體，其可剛性地或非剛性地彼此耦合。剛體之間的剛性耦合可使得耦合的剛體充當單個剛性實體。剛體之間的非剛性耦合可允許剛體相對於彼此移動。在各種具體實例中，近眼顯示器120可以包括一副眼鏡之任何合適之外觀尺寸來實施。下文關於圖2及圖3進一步描述近眼顯示器120之一些具體實例。另外，在各種具體實例中，本文中所描述之功能性可用於組合近眼顯示器120外部之環境之影像與人工實境內容（例如，電腦產生之影像）的頭戴裝置（headset）。因此，近眼顯示器120可藉由所產生內容（例如，影像、視訊、聲音等）擴增近眼顯示器120外部之實體真實世界環境之影像，以將擴增實境呈現給使用者。
在各種具體實例中，近眼顯示器120可包括顯示電子件122、顯示光學件124及眼睛追蹤單元130中之一或多者。在一些具體實例中，近眼顯示器120亦可包括一或多個定位器126、一或多個位置感測器128及慣性量測單元（inertial measurement unit；IMU）132。在各種具體實例中，近眼顯示器120可省略眼睛追蹤單元130、定位器126、位置感測器128及IMU 132中之任一者，或包括額外元件。另外，在一些具體實例中，近眼顯示器120可包括組合結合圖1描述之各種元件之功能的元件。
顯示電子件122可根據自例如控制台110接收到之資料而向使用者顯示影像或促進向使用者顯示影像。在各種具體實例中，顯示電子件122可包括一或多個顯示面板，諸如液晶顯示器（liquid crystal display；LCD）、有機發光二極體（organic light emitting diode；OLED）顯示器、無機發光二極體（inorganic light emitting diode；ILED）顯示器、微發光二極體（micro light emitting diode；μLED）顯示器、主動矩陣OLED顯示器（active-matrix OLED display；AMOLED）、透明OLED顯示器（transparent OLED display；TOLED）或某一其他顯示器。舉例而言，在近眼顯示器120之一個實施中，顯示電子件122可包括前TOLED面板、後顯示面板，及在前顯示面板與後顯示面板之間的光學組件（例如，衰減器、偏光器，或繞射或光譜膜）。顯示電子件122可包括像素以發射諸如紅色、綠色、藍色、白色或黃色之主要顏色的光。在一些實施中，顯示電子件122可經由由二維面板產生之立體效果來顯示三維（three-dimensional；3D）影像以產生影像深度之主觀感知。舉例而言，顯示電子件122可包括分別定位於使用者之左眼及右眼前方的左側顯示器及右側顯示器。左側顯示器及右側顯示器可呈現相對於彼此水平地移位之影像的複本，以產生立體效果（亦即，檢視影像之使用者對影像深度的感知）。
在某些具體實例中，顯示光學件124可以光學方式顯示影像內容（例如，使用光波導及耦合器），或放大自顯示電子件122接收到之影像光，校正與影像光相關聯之光學誤差，且向近眼顯示器120之使用者呈現經校正之影像光。在各種具體實例中，顯示光學件124可包括一或多個光學元件，諸如基板、光波導、光圈、菲涅爾透鏡、凸透鏡、凹透鏡、濾光片、輸入/輸出耦合器，或可能影響自顯示電子件122發射之影像光的任何其他合適的光學元件。顯示光學件124可包括不同光學元件之組合，以及用以維持組合中之光學元件之相對間隔及位向的機械耦合件。顯示光學件124中之一或多個光學元件可具有光學塗層，諸如抗反射塗層、反射塗層、濾光塗層或不同光學塗層之組合。
定位器126可為相對於彼此且相對於近眼顯示器120上之參考點而位於近眼顯示器120上之特定位置中的物件。在一些實施中，控制台110可在由外部成像裝置150擷取之影像中識別定位器126，以判定人工實境頭戴裝置之位置、位向或此兩者。定位器126可為LED、直角反射器（corner cube reflector）、反射標記、與近眼顯示器120進行操作所處之環境形成對比的一種類型之光源，或其任何組合。在具體實例中，定位器126為主動組件（例如，LED或其他類型的發光裝置）。
外部成像裝置150可包括一或多個攝影機、一或多個視訊攝影機、能夠擷取包括定位器126中之一或多者之影像的任何其他裝置，或其任何組合。另外，外部成像裝置150可包括一或多個濾光片（例如，以增加信號雜訊比）。外部成像裝置150可經配置以在外部成像裝置150之視野中偵測自定位器126發射或反射之光。在定位器126包括被動元件（例如，回反射器）之具體實例中，外部成像裝置150可包括照明定位器126中之一些或全部的光源，該等定位器126可將光逆反射至外部成像裝置150中之光源。慢速校準資料可自外部成像裝置150傳達至控制台110，且外部成像裝置150可自控制台110接收一或多個校準參數以調整一或多個成像參數（例如，焦距、焦點、幀率、感測器溫度、快門速度、光圈等）。
位置感測器128可回應於近眼顯示器120之運動而產生一或多個量測信號。位置感測器128之範例可包括加速計、陀螺儀、磁力計、其他運動偵測或誤差校正感測器，或其某一組合。舉例而言，在一些具體實例中，位置感測器128可包括用以量測平移運動（例如，向前/向後、向上/向下或向左/向右）之多個加速計及用以量測旋轉運動（例如，俯仰、偏航或橫搖）之多個陀螺儀。在一些具體實例中，各個位置感測器可彼此正交地定向。
IMU 132可為基於自位置感測器128中之一或多者接收到之量測信號而產生快速校準資料的電子裝置。位置感測器128可位於IMU 132外部、IMU 132內部或其任何組合。基於來自一或多個位置感測器128之一或多個量測信號，IMU 132可產生快速校準資料，該快速校準資料指示近眼顯示器120相對於近眼顯示器120之初始位置的所估計位置。
眼睛追蹤單元130可包括一或多個眼睛追蹤系統。眼睛追蹤可指判定相對於近眼顯示器120之眼睛的位置，包括眼睛之位向及部位。眼睛追蹤系統可包括成像系統以對一或多個眼睛進行成像，且可視情況包括光發射器，該光發射器可產生引導至眼睛之光，使得由眼睛反射之光可由成像系統擷取。近眼顯示器120可使用眼睛之位向以例如判定使用者之瞳孔間距離（inter-pupillary distance；IPD），判定凝視方向，引入深度提示（例如，在使用者之主視線外部的模糊影像），收集關於VR媒體中之使用者互動的啟發資訊（例如，花費在任何特定個體、物件或圖框上之時間，其依據所暴露刺激而變化），部分地基於使用者眼睛中之至少一者之位向的一些其他功能，或其任何組合。
輸入/輸出介面140可為允許使用者將動作請求發送至控制台110之裝置。動作請求可為執行特定動作之請求。舉例而言，動作請求可為開始或結束應用程式或執行該應用程式內之特定動作。輸入/輸出介面140可包括一或多個輸入裝置。範例性輸入裝置可包括鍵盤、滑鼠、遊戲控制器、手套、按鈕、觸控螢幕或用於接收動作請求且將接收到之動作請求傳達至控制台110的任何其他合適裝置。可將由輸入/輸出介面140接收到之動作請求傳達至控制台110，該控制台110可執行對應於所請求動作之動作。在一些具體實例中，輸入/輸出介面140可根據自控制台110接收到之指令將觸覺回饋提供至使用者。在一些具體實例中，外部成像裝置150可用於追蹤輸入/輸出介面140，諸如追蹤控制器（其可包括例如IR光源）或使用者之手部的部位或位置以判定使用者之運動。在一些具體實例中，近眼顯示器120可包括一或多個成像裝置以追蹤輸入/輸出介面140，諸如追蹤控制器或使用者之手部的部位或位置以判定使用者之運動。
控制台110可根據自外部成像裝置150、近眼顯示器120及輸入/輸出介面140中之一或多者接收到之資訊將內容提供至近眼顯示器120以供呈現給使用者。在圖1中所示之範例中，控制台110可包括應用程式商店112、頭戴裝置追蹤模組114、人工實境引擎116及眼睛追蹤模組118。控制台110之一些具體實例可包括與結合圖1描述之彼等模組不同的模組或額外的模組。下文進一步描述之功能可以與此處所描述之方式不同的方式分佈在控制台110之組件當中。
在一些具體實例中，控制台110可包括處理器及儲存可由處理器執行之指令的非暫時性電腦可讀取儲存媒體。處理器可包括多個同時執行指令之處理單元。非暫時性電腦可讀取儲存媒體可為任何記憶體，諸如硬碟機、可抽換式記憶體或固態硬碟（例如，快閃記憶體或動態隨機存取記憶體（dynamic random access memory；DRAM））。在各種具體實例中，結合圖1描述之控制台110的模組可編碼為非暫時性電腦可讀取儲存媒體中之指令，該等指令在由處理器執行時使得處理器執行下文進一步描述之功能。
應用程式商店112可儲存一或多個應用程式以供控制台110執行。應用程式可包括在由處理器執行時產生內容以供向使用者呈現之一組指令。由應用程式產生之內容可回應於經由使用者眼睛之移動而自使用者接收到之輸入，或自輸入/輸出介面140接收到之輸入。應用程式之範例可包括遊戲應用程式、會議應用程式、視訊播放應用程式或其他合適的應用程式。
頭戴裝置追蹤模組114可使用來自外部成像裝置150之慢速校準資訊來追蹤近眼顯示器120之移動。舉例而言，頭戴裝置追蹤模組114可使用來自慢速校準資訊之觀測到的定位器及近眼顯示器120之模型來判定近眼顯示器120之參考點的位置。頭戴裝置追蹤模組114亦可使用來自快速校準資訊之位置資訊來判定近眼顯示器120之參考點的位置。另外，在一些具體實例中，頭戴裝置追蹤模組114可使用快速校準資訊、慢速校準資訊之部分或其任何組合來預測近眼顯示器120之未來部位。頭戴裝置追蹤模組114可將近眼顯示器120之所估計或經預測未來位置提供至人工實境引擎116。
人工實境引擎116可執行人工實境系統環境100內之應用程式，且自頭戴裝置追蹤模組114接收近眼顯示器120之位置資訊、近眼顯示器120之加速資訊、近眼顯示器120之速度資訊、近眼顯示器120之經預測未來位置或其任何組合。人工實境引擎116亦可自眼睛追蹤模組118接收所估計眼睛位置及位向資訊。基於接收到之資訊，人工實境引擎116可判定內容以提供至近眼顯示器120，以供向使用者呈現。人工實境引擎116可回應於自輸入/輸出介面140接收到之動作請求而執行在控制台110上執行之應用程式內的動作，且將指示該動作已執行之回饋提供至使用者。該回饋可為經由近眼顯示器120之視覺或聽覺回饋，或經由輸入/輸出介面140之觸覺回饋。
眼睛追蹤模組118可自眼睛追蹤單元130接收眼睛追蹤資料，且基於眼睛追蹤資料判定使用者眼睛之位置。眼睛之位置可包括眼睛相對於近眼顯示器120或其任何元件之位向、部位或此兩者。由於眼睛之旋轉軸線依據眼睛在其眼窩中之部位而改變，因此判定眼睛在其眼窩中之部位可允許眼睛追蹤模組118更準確地判定眼睛之位向。
圖 2為呈用於實施本文中所揭示之範例中之一些的HMD裝置200之形式的近眼顯示器之範例的透視圖。HMD裝置200可為例如VR系統、AR系統、MR系統或其任何組合之一部分。HMD裝置200可包括主體220及頭部綁帶230。圖2在透視圖中顯示主體220之底側223、前側225及左側227。頭部綁帶230可具有可調整或可延伸之長度。在HMD裝置200之主體220與頭部綁帶230之間可存在足夠的空間，以允許使用者將HMD裝置200安裝至使用者之頭部上。在各種具體實例中，HMD裝置200可包括額外組件、更少組件或不同組件。舉例而言，在一些具體實例中，HMD裝置200可包括例如以下圖3中顯示之眼鏡鏡腿及鏡腿尖端，而非頭部綁帶230。
HMD裝置200可將包括具有電腦產生之元素的實體真實世界環境之虛擬及/或擴增視圖的媒體呈現給使用者。由HMD裝置200呈現之媒體之範例可包括影像（例如，二維（two-dimensional；2D）或三維（three-dimensional；3D）影像）、視訊（例如，2D或3D視訊）、音訊或其任何組合。影像及視訊可由封圍於HMD裝置200之主體220中之一或多個顯示器組裝件（圖2中未示）呈現給使用者之各眼睛。在各種具體實例中，一或多個顯示器組裝件可包括單個電子顯示面板或多個電子顯示面板（例如，使用者之各眼睛一個顯示面板）。電子顯示面板之範例可包括例如LCD、OLED顯示器、ILED顯示器、μLED顯示器、AMOLED、TOLED、某一其他顯示器，或其任何組合。HMD裝置200可包括兩個眼框區。
在一些實施中，HMD裝置200可包括各種感測器（圖中未示），諸如深度感測器、運動感測器、位置感測器及眼睛追蹤感測器。此等感測器中之一些可使用結構化光圖案以進行感測。在一些實施中，HMD裝置200可包括用於與控制台進行通信之輸入/輸出介面。在一些實施中，HMD裝置200可包括虛擬實境引擎（圖中未示），該虛擬實境引擎可執行HMD裝置200內之應用程式，且自各種感測器接收HMD裝置200之深度資訊、位置資訊、加速資訊、速度資訊、經預測未來位置或其任何組合。在一些實施中，由虛擬實境引擎接收到之資訊可用於為一或多個顯示器組裝件產生信號（例如，顯示指令）。在一些實施中，HMD裝置200可包括相對於彼此且相對於參考點而位於主體220上之固定位置中的定位器（圖中未示，諸如定位器126）。定位器中之各者可發射光，該光可由外部成像裝置偵測。
圖 3為呈用於實施本文中所揭示之範例中之一些的一副眼鏡之形式的近眼顯示器300之範例的透視圖。近眼顯示器300可為圖1之近眼顯示器120之特定實施，且可經配置以操作為虛擬實境顯示器、擴增實境顯示器及/或混合實境顯示器。近眼顯示器300可包括框架305及顯示器310。顯示器310可經配置以將內容呈現給使用者。在一些具體實例中，顯示器310可包括顯示電子件及/或顯示光學件。舉例而言，如上文關於圖1之近眼顯示器120所描述，顯示器310可包括LCD顯示面板、LED顯示面板或光學顯示面板（例如，波導顯示器組裝件）。
近眼顯示器300可進一步包括在框架305上或內之各種感測器350a、350b、350c、350d及350e。在一些具體實例中，感測器350a至350e可包括一或多個深度感測器、運動感測器、位置感測器、慣性感測器或環境光感測器。在一些具體實例中，感測器350a至350e可包括一或多個影像感測器，該一或多個影像感測器經配置以產生表示不同方向上之不同視野的影像資料。在一些具體實例中，感測器350a至350e可用作輸入裝置以控制或影響近眼顯示器300之所顯示內容，及/或向近眼顯示器300之使用者提供互動式VR/AR/MR體驗。在一些具體實例中，感測器350a至350e亦可用於立體成像。
在一些具體實例中，近眼顯示器300可進一步包括一或多個照明器330以將光投影至實體環境中。所投影光可與不同頻帶（例如，可見光、紅外光、紫外光等）相關聯，且可用於各種目的。舉例而言，照明器330可將光投影於黑暗環境中（或具有低強度之紅外光、紫外光等的環境中），以輔助感測器350a至350e擷取黑暗環境內之不同物件之影像。在一些具體實例中，照明器330可用於將某些光圖案投影至環境內之物件上。在一些具體實例中，照明器330可用作定位器，諸如上文關於圖1所描述之定位器126。
在一些具體實例中，近眼顯示器300亦可包括高解析度攝影機340。攝影機340可擷取視野中之實體環境之影像。經擷取影像可例如由虛擬實境引擎（例如，圖1之人工實境引擎116）處理，以將虛擬物件添加至經擷取影像或修改經擷取影像中之實體物件，且經處理影像可由顯示器310顯示給使用者以用於AR或MR應用。
圖 4繪示根據某些具體實例的包括波導顯示器之光學透視擴增實境系統400之範例。擴增實境系統400可包括投影機410及組合器415。投影機410可包括光源或影像源412及投影機光學件414。在一些具體實例中，光源或影像源412可包括上文所描述的一或多個微LED裝置。在一些具體實例中，影像源412可包括顯示虛擬物件之複數個像素，諸如LCD顯示面板或LED顯示面板。在一些具體實例中，影像源412可包括產生相干或部分相干光之光源。舉例而言，影像源412可包括雷射二極體、垂直空腔表面發射雷射、LED及/或上文所描述之微LED。在一些具體實例中，影像源412可包括各自發射對應於原色（例如，紅色、綠色或藍色）之單色影像光的複數個光源（例如，上文所描述的微LED陣列）。在一些具體實例中，影像源412可包括微LED之三個二維陣列，其中微LED之各二維陣列可包括經配置以發射具有原色（例如，紅色、綠色或藍色）之光的微LED。在一些具體實例中，影像源412可包括光學圖案產生器，諸如空間光調變器。投影機光學件414可包括可調節來自影像源412之光（諸如擴展、準直、掃描來自影像源412之光或將該光投影至組合器415）的一或多個光學組件。一或多個光學組件可包括例如一或多個透鏡、液體透鏡、鏡面、光圈及/或光柵。舉例而言，在一些具體實例中，影像源412可包括微LED之一或多個一維陣列或細長二維陣列，且投影機光學件414可包括經配置以掃描微LED之一維陣列或細長二維陣列以產生影像圖框的一或多個一維掃描器（例如，微鏡或稜鏡）。在一些具體實例中，投影機光學件414可包括具有複數個電極之液體透鏡（例如，液晶透鏡），該液體透鏡允許掃描來自影像源412之光。
組合器415可包括用於將來自投影機410之光耦合至組合器415之基板420中的輸入耦合器430。組合器415可透射第一波長範圍中之光之至少50%且反射第二波長範圍中之光之至少25%。舉例而言，第一波長範圍可為自約400 nm至約650 nm之可見光，且第二波長範圍可在例如自約800 nm至約1000 nm之紅外線頻帶內。輸入耦合器430可包括體積全像光柵、繞射光學元件（diffractive optical element；DOE）（例如，表面起伏光柵）、基板420之傾斜表面或折射耦合器（例如，楔狀物或稜鏡）。舉例而言，輸入耦合器430可包括反射式體積布拉格（Bragg）光柵或透射式體積布拉格光柵。對於可見光，輸入耦合器430可具有大於30%、50%、75%、90%或更高之耦合效率。耦合至基板420中之光可經由例如全內反射（TIR）在基板420內傳播。基板420可呈一副眼鏡之透鏡的形式。基板420可具有平坦或彎曲表面，且可包括一或多種類型之介電材料，諸如玻璃、石英、塑膠、聚合物、聚(甲基丙烯酸甲酯)（PMMA）、晶體或陶瓷。基板之厚度可在例如小於約1 mm至約10 mm或更大之範圍內。基板420對於可見光可為透明的。
基板420可包括或可耦合至複數個輸出耦合器440，該複數個輸出耦合器440各自經配置以自基板420萃取由基板420導引且在基板420內傳播之光的至少一部分，且將所萃取光460引導至擴增實境系統400之使用者的眼睛490在擴增實境系統400在使用中時可位於的眼動區（eyebox）495。複數個輸出耦合器440可複製出射光瞳以增大眼動區495之大小，使得所顯示影像在較大區域中可見。如輸入耦合器430，輸出耦合器440可包括光柵耦合器（例如，體積全像光柵或表面起伏光柵）、其他繞射光學元件（DOE）、稜鏡等。舉例而言，輸出耦合器440可包括反射式體積布拉格光柵或透射式體積布拉格光柵。輸出耦合器440可在不同部位處具有不同耦合（例如，繞射）效率。基板420亦可允許來自組合器415前方之環境的光450在損失極少或無損失之情況下穿過。輸出耦合器440亦可允許光450在損失極少之情況下穿過。舉例而言，在一些實施中，輸出耦合器440可對於光450具有極低繞射效率，使得光450可在損失極少之情況下折射或以其他方式穿過輸出耦合器440，且因此可具有比所萃取光460更高的強度。在一些實施中，輸出耦合器440可對於光450具有高繞射效率，且可在損失極少之情況下在某些所要方向（亦即，繞射角）上繞射光450。因而，使用者可能夠檢視組合器415前方之環境與由投影機410投影之虛擬物件之影像的經組合影像。
圖 5A繪示根據某些具體實例的包括波導顯示器530之近眼顯示器（near-eye display；NED）裝置500之範例。NED裝置500可為近眼顯示器120、擴增實境系統400或另一類型之顯示器裝置的範例。NED裝置500可包括光源510、投影光學件520及波導顯示器530。光源510可包括用於不同顏色之光發射器之多個面板，諸如紅光發射器512之面板、綠光發射器514之面板及藍光發射器516之面板。紅光發射器512經組織成陣列；綠光發射器514經組織成陣列；且藍光發射器516經組織成陣列。光源510中之光發射器之尺寸及間距可能較小。舉例而言，各光發射器可具有小於2 μm（例如，約1.2 μm）之直徑，且間距可小於2 μm（例如，約1.5 μm）。因而，各紅光發射器512、綠光發射器514及藍光發射器516中之光發射器之數目可等於或大於顯示影像中之像素之數目，諸如960×720、1280×720、1440×1080、1920×1080、2160×1080或2560×1080個像素。因此，顯示影像可由光源510同時產生。掃描元件可能並不用於NED裝置500中。
在到達波導顯示器530之前，由光源510發射之光可由可包括透鏡陣列的投影光學件520調節。投影光學件520可準直由光源510發射之光或將該光聚焦至波導顯示器530，該波導顯示器530可包括用於將由光源510發射之光耦合至波導顯示器530中的耦合器532。耦合至波導顯示器530中之光可經由例如上文關於圖4所描述之全內反射在波導顯示器530內傳播。耦合器532亦可將在波導顯示器530內傳播之光的部分耦合出波導顯示器530且朝向使用者之眼睛590。
圖 5B繪示根據某些具體實例的包括波導顯示器580之近眼顯示器（NED）裝置550之範例。在一些具體實例中，NED裝置550可使用掃描鏡面570以將來自光源540之光投影至影像場，使用者之眼睛590可位於該影像場中。NED裝置550可為近眼顯示器120、擴增實境系統400或另一類型之顯示器裝置的範例。光源540可包括不同顏色之光發射器之一或多個列或一或多個行，諸如紅光發射器542之多個列、綠光發射器544之多個列及藍光發射器546之多個列。舉例而言，紅光發射器542、綠光發射器544及藍光發射器546可各自包括N個列，各列包括例如2560個光發射器（像素）。紅光發射器542經組織成陣列；綠光發射器544經組織成陣列；且藍光發射器546經組織成陣列。在一些具體實例中，光源540可針對各顏色包括單排光發射器。在一些具體實例中，光源540可包括用於紅色、綠色及藍色中之各者的多行光發射器，其中各行可包括例如1080個光發射器。在一些具體實例中，光源540中之光發射器之尺寸及/或間距可相對較大（例如，約3至5 μm），且因此光源540可不包括用於同時產生完整顯示影像之足夠光發射器。舉例而言，單一顏色之光發射器的數目可小於顯示影像中之像素的數目（例如，2560×1080個像素）。由光源540發射之光可為準直或發散光束之集合。
在到達掃描鏡面570之前，由光源540發射之光可由諸如準直透鏡或自由形式光學元件560之各種光學裝置來調節。自由形式光學元件560可包括例如多琢面（facet）稜鏡或另一光摺疊元件，該多琢面稜鏡或另一光摺疊元件可將由光源540發射之光導向掃描鏡面570，諸如使由光源540發射之光之傳播方向改變例如約90°或更大。在一些具體實例中，自由形式光學元件560可旋轉以使光進行掃描。掃描鏡面570及/或自由形式光學元件560可將由光源540發射之光反射及投影至波導顯示器580，該波導顯示器580可包括用於將由光源540發射之光耦合至波導顯示器580中的耦合器582。耦合至波導顯示器580中之光可經由例如上文關於圖4所描述之全內反射在波導顯示器580內傳播。耦合器582亦可將在波導顯示器580內傳播之光的部分耦合出波導顯示器580且朝向使用者之眼睛590。
掃描鏡面570可包括微機電系統（microelectromechanical system；MEMS）鏡面或任何其他合適鏡面。掃描鏡面570可旋轉以在一個或兩個維度上進行掃描。在掃描鏡面570旋轉時，由光源540發射之光可經引導至波導顯示器580之不同區域，使得完整顯示影像可在各掃描循環中經投影至波導顯示器580上且由波導顯示器580引導至使用者之眼睛590。舉例而言，在光源540包括一或多個列或行中之所有像素之光發射器的具體實例中，掃描鏡面570可在行或列方向（例如，x或y方向）上旋轉以掃描影像。在光源540包括一或多個列或行中之一些但非所有像素之光發射器的具體實例中，掃描鏡面570可在列及行方向兩者（例如，x及y方向兩者）上旋轉以投影顯示影像（例如，使用光柵型掃描圖案）。
NED裝置550可在預定義顯示週期中操作。顯示週期（例如，顯示循環）可指掃描或投影完整影像之持續時間。舉例而言，顯示週期可為所要幀率之倒數。在包括掃描鏡面570之NED裝置550中，顯示週期亦可稱為掃描週期或掃描循環。由光源540進行之光產生可與掃描鏡面570之旋轉同步。舉例而言，各掃描循環可包括多個掃描步驟，其中光源540可在各各別掃描步驟中產生不同光圖案。
在各掃描循環中，在掃描鏡面570旋轉時，顯示影像可經投影至波導顯示器580及使用者之眼睛590上。顯示影像之給定像素部位之實際色值及光強度（例如，亮度）可為在掃描週期期間照明該像素部位之三個顏色（例如，紅色、綠色及藍色）之光束的平均值。在完成掃描週期之後，掃描鏡面570可回復至初始位置以投影下一顯示影像之前幾列的光，或可在反向方向上或以掃描圖案旋轉以投影下一顯示影像之光，其中新的一組驅動信號可饋送至光源540。隨著掃描鏡面570在各掃描循環中旋轉，可重複相同過程。因而，可在不同掃描循環中將不同影像投影至使用者之眼睛590。
圖 6繪示根據某些具體實例的近眼顯示器系統600中之影像源組裝件610之範例。影像源組裝件610可包括例如可產生待投影至使用者之眼睛之顯示影像的顯示面板640，以及可將由顯示面板640產生之顯示影像投影至如上文關於圖4至圖5B所描述之波導顯示器的投影機650。顯示面板640可包括光源642及用於光源642之驅動電路644。光源642可包括例如光源510或540。投影機650可包括例如上文所描述的自由形式光學元件560、掃描鏡面570及/或投影光學件520。近眼顯示器系統600亦可包括同步地控制光源642及投影機650（例如，掃描鏡面570）之控制器620。影像源組裝件610可產生影像光且將影像光輸出至波導顯示器（圖6中未示），諸如波導顯示器530或580。如上文所描述，波導顯示器可在一或多個輸入耦合元件處接收影像光，且將接收到之影像光導引至一或多個輸出耦合元件。輸入及輸出耦合元件可包括例如繞射光柵、全像光柵、稜鏡或其任何組合。輸入耦合元件可經選擇以使得藉由波導顯示器發生全內反射。輸出耦合元件可將經全內反射之影像光之部分耦合出波導顯示器。
如上文所描述，光源642可包括以陣列或矩陣配置之複數個光發射器。各光發射器可發射單色光，諸如紅光、藍光、綠光、紅外光及類似光。雖然在本揭示中常常論述RGB顏色，但本文中所描述之具體實例不限於將紅色、綠色及藍色用作原色。其他顏色亦可用作近眼顯示器系統600之原色。在一些具體實例中，根據一具體實例之顯示面板可使用多於三個原色。光源642中之各像素可包括三個子像素，該三個子像素包括紅色微LED、綠色微LED及藍色微LED。半導體LED大致上包括多個半導體材料層內之主動發光層。多個半導體材料層可包括不同化合物材料或具有不同摻雜劑及/或不同摻雜密度之相同基底材料。舉例而言，多個半導體材料層可包括n型材料層、可包括異質結構（例如，一或多個量子井）之作用區，以及p型材料層。多個半導體材料層可生長於具有特定位向之基板之表面上。在一些具體實例中，為了提高光萃取效率，可形成包括半導體材料層中之至少一些之台面。
控制器620可控制影像源組裝件610之影像顯現操作，諸如光源642及/或投影機650之操作。舉例而言，控制器620可判定用於影像源組裝件610以顯現一或多個顯示影像之指令。指令可包括顯示指令及掃描指令。在一些具體實例中，顯示指令可包括影像檔案（例如，位元映像檔案）。可自例如控制台接收顯示指令，該控制台為諸如上文關於圖1所描述之控制台110。掃描指令可由影像源組裝件610使用以產生影像光。掃描指令可指定例如影像光源之類型（例如，單色或多色）、掃描速率、掃描設備之位向、一或多個照明參數，或其任何組合。控制器620可包括此處未示以免混淆本揭示之其他態樣的硬體、軟體及/或韌體之組合。
在一些具體實例中，控制器620可為顯示裝置之圖形處理單元（graphics processing unit；GPU）。在其他具體實例中，控制器620可為其他類型的處理器。由控制器620執行之操作可包括獲取用於顯示之內容及將內容劃分成離散區段。控制器620可將掃描指令提供至光源642，該等掃描指令包括對應於光源642之個別源元件的位址及/或施加至個別源元件之電偏壓。控制器620可指示光源642使用對應於最終顯示給使用者的影像中之一或多列像素之光發射器來依序呈現離散區段。控制器620亦可指示投影機650執行對光之不同調整。舉例而言，控制器620可控制投影機650以針對波導顯示器（例如，波導顯示器580）之耦合元件的不同區域掃描離散區段，如上文關於圖5B所描述。因而，在波導顯示器之出射光瞳處，各離散部分呈現於不同各別部位中。雖然各離散區段呈現於不同各別時間，但對離散區段之呈現及掃描進行得足夠快速，以使得使用者之眼睛可將不同區段整合成單一影像或一系列影像。
影像處理器630可為專用於執行本文中所描述之特徵的通用處理器及/或一或多個特定應用電路。在一個具體實例中，通用處理器可耦合至記憶體以執行使得處理器執行本文中所描述之某些程序的軟體指令。在另一具體實例中，影像處理器630可為專用於執行某些特徵之一或多個電路。雖然圖6中之影像處理器630顯示為與控制器620及驅動電路644分離之獨立單元，但在其他具體實例中，影像處理器630可為控制器620或驅動電路644之子單元。換言之，在彼等具體實例中，控制器620或驅動電路644可執行影像處理器630之各種影像處理功能。影像處理器630亦可稱為影像處理電路。
在圖6中所示之範例中，可由驅動電路644基於自控制器620或影像處理器630發送之資料或指令（例如，顯示及掃描指令）來驅動光源642。在一個具體實例中，驅動電路644可包括連接至光源642之各種光發射器且機械地固持該等光發射器的電路面板。光源642可根據由控制器620設定且潛在地由影像處理器630及驅動電路644調整之一或多個照明參數而發射光。照明參數可由光源642使用以產生光。照明參數可包括例如源波長、脈衝速率、脈衝振幅、光束類型（連續或脈衝式）、可影響所發射光之其他參數或其任何組合。在一些具體實例中，由光源642產生之源光可包括多個紅光、綠光及藍光光束，或其任何組合。
投影機650可執行一組光學功能，諸如聚焦、組合、調節由光源642產生之影像光或使該影像光進行掃描。在一些具體實例中，投影機650可包括組合組裝件、光調節組裝件或掃描鏡面組裝件。投影機650可包括以光學方式調整且潛在地重新引導來自光源642之光的一或多個光學組件。光調整之一個範例可包括調節光，諸如擴展、準直、校正一或多個光學誤差（例如，像場彎曲、色像差等）、一些其他光調整，或其任何組合。投影機650之光學組件可包括例如透鏡、鏡面、光圈、光柵，或其任何組合。
投影機650可經由其一或多個反射及/或折射部分重新引導影像光，使得影像光以某些位向朝向波導顯示器投影。影像光經重新導向波導顯示器之部位可取決於一或多個反射及/或折射部分之特定位向。在一些具體實例中，投影機650包括在至少兩個維度上掃描之單個掃描鏡面。在其他具體實例中，投影機650可包括各自在彼此正交之方向上掃描之複數個掃描鏡面。投影機650可執行光柵掃描（水平地或垂直地）、雙共振掃描，或其任何組合。在一些具體實例中，投影機650可以特定振盪頻率沿著水平及/或垂直方向執行受控振動，以沿著兩個維度掃描且產生呈現給使用者之眼睛的媒體之二維經投影影像。在其他具體實例中，投影機650可包括可用於與一或多個掃描鏡面類似或相同功能的透鏡或稜鏡。在一些具體實例中，影像源組裝件610可不包括投影機，其中由光源642發射之光可直接入射於波導顯示器上。
在半導體LED中，通常經由作用區（例如，一或多個半導體層）內電子與電洞之複合而以某一內部量子效率產生光子，其中內部量子效率為作用區中之輻射電子-電洞複合發射光子的比例。可接著在特定方向上或在特定立體角內自LED萃取所產生光。自LED萃取的所發射光子之數目與穿過LED的電子之數目之間的比率被稱為外部量子效率，其描述LED將所注入電子轉換為自裝置萃取的光子之效率。
外部量子效率可與注入效率、內部量子效率及萃取效率成比例。注入效率指穿過裝置的經注入至作用區中之電子之比例。萃取效率為在作用區中產生之自裝置逸出的光子之比例。對於LED，且特定言之，對於具有減小的實體尺寸之微LED，提高內部及外部量子效率及/或控制發射光譜可具挑戰性。在一些具體實例中，為了提高光萃取效率，可形成包括半導體材料層中之至少一些之台面。
圖 7A繪示具有垂直台面結構之LED 700之範例。LED 700可為光源510、540或642中之光發射器。LED 700可為由諸如多個半導體材料層之無機材料製成之微LED。分層半導體發光裝置可包括多個III-V半導體材料層。III-V半導體材料可包括一或多個III族元素，諸如鋁（Al）、鎵（Ga）或銦（In），以及V族元素，諸如氮（N）、磷（P）、砷（As）或銻（Sb）。當III-V半導體材料之V族元素包括氮時，III-V半導體材料被稱為III-氮化物材料。分層半導體發光裝置可藉由使用諸如以下各者之技術在基板上生長多個磊晶層來製造：氣相磊晶法（vapor-phase epitaxy；VPE）、液相磊晶法（liquid-phase epitaxy；LPE）、分子束磊晶法（molecular beam epitaxy；MBE）或金屬有機化學氣相沈積（metalorganic chemical vapor deposition；MOCVD）。舉例而言，半導體材料層可以特定晶格位向（例如，極性、非極性或半極性位向）在基板上逐層生長，該基板為諸如GaN、GaAs或GaP基板，或包括但不限於以下各者之基板：藍寶石、碳化矽、矽、氧化鋅、氮化硼、鋁酸鋰、鈮酸鋰、鍺、氮化鋁、鎵酸鋰、部分取代之尖晶石或共用β-LiAlO 2結構之四元四方氧化物，其中基板可在特定方向上經切割以暴露特定平面作為生長表面。
在圖7A中所示之範例中，LED 700可包括基板710，該基板710可包括例如藍寶石基板或GaN基板。半導體層720可生長於基板710上。半導體層720可包括III-V材料，諸如GaN，且可經p摻雜（例如，摻雜有Mg、Ca、Zn或Be）或經n摻雜（例如，摻雜有Si或Ge）。一或多個作用層730可生長於半導體層720上以形成作用區。作用層730可包括III-V材料，諸如一或多個InGaN層、一或多個AlInGaP層及/或一或多個GaN層，該等層可形成一或多個異質結構，諸如一或多個量子井或MQW。半導體層740可生長於作用層730上。半導體層740可包括III-V材料，諸如GaN，且可經p摻雜（例如，摻雜有Mg、Ca、Zn或Be）或經n摻雜（例如，摻雜有Si或Ge）。半導體層720及半導體層740中之一者可為p型層，且另一者可為n型層。半導體層720及半導體層740包夾作用層730以形成發光區。舉例而言，LED 700可包括InGaN層，該InGaN層位於摻雜有鎂之p型GaN層與摻雜有矽或氧之n型GaN層之間。在一些具體實例中，LED 700可包括AlInGaP層，該AlInGaP層位於摻雜有鋅或鎂之p型AlInGaP層與摻雜有硒、矽或碲之n型AlInGaP層之間。
在一些具體實例中，電子阻擋層（electron-blocking layer；EBL）（圖7A中未示）可生長以在作用層730與半導體層720或半導體層740中之至少一者之間形成層。EBL可減少電子洩漏電流且提高LED之效率。在一些具體實例中，諸如P +或P ++半導體層之重摻雜半導體層750可形成於半導體層740上，且充當用於形成歐姆接觸且減少裝置之接觸阻抗的接觸層。在一些具體實例中，導電層760可形成於重摻雜半導體層750上。導電層760可包括例如氧化銦錫（indium tin oxide；ITO）或Al/Ni/Au膜。在一個範例中，導電層760可包括透明ITO層。
為了與半導體層720（例如，n-GaN層）接觸且為了更高效地自LED 700萃取由作用層730發射之光，半導體材料層（包括重摻雜半導體層750、半導體層740、作用層730及半導體層720）可經蝕刻以暴露半導體層720且形成包括層720至760之台面結構。台面結構可將載子限制於裝置內。蝕刻台面結構可導致形成可正交於生長平面之台面側壁732。鈍化層770可形成於台面結構之台面側壁732上。鈍化層770可包括氧化物層，諸如SiO 2層，且可充當反射器以將所發射光反射出LED 700。可包括諸如Al、Au、Ni、Ti或其任何組合之金屬層的接觸層780可形成於半導體層720上且可充當LED 700之電極。此外，諸如Al/Ni/Au金屬層之另一接觸層790可形成於導電層760上且可充當LED 700之另一電極。
當將電壓信號施加至接觸層780及790時，電子及電洞可在作用層730中複合，其中電子與電洞之複合可引起光子發射。所發射光子之波長及能量可取決於作用層730中之價帶與傳導帶之間的能帶間隙。舉例而言，InGaN作用層可發射綠光或藍光，AlGaN作用層可發射藍光至紫外光，而AlInGaP作用層可發射紅光、橙光、黃光或綠光。所發射光子可由鈍化層770反射且可自頂部（例如，導電層760及接觸層790）或底部（例如，基板710）射出LED 700。
在一些具體實例中，LED 700可在諸如基板710之光發射表面上包括一或多個其他組件，諸如透鏡，以使所發射光聚焦或準直或將所發射光耦合至波導中。在一些具體實例中，LED可包括另一形狀之台面，諸如平面、圓錐形、半拋物線形或拋物線形，且台面之基底區域可為圓形、矩形、六邊形或三角形。舉例而言，LED可包括彎曲形狀（例如，抛物面形狀）及/或非彎曲形狀（例如，圓錐形狀）之台面。台面可經截斷或未經截斷。
圖 7B為具有拋物線形台面結構之LED 705之範例的橫截面圖。類似於LED 700，LED 705可包括多個半導體材料層，諸如多個III-V半導體材料層。半導體材料層可磊晶生長於基板715上，該基板715為諸如GaN基板或藍寶石基板。舉例而言，半導體層725可生長於基板715上。半導體層725可包括III-V材料，諸如GaN，且可經p摻雜（例如，摻雜有Mg、Ca、Zn或Be）或經n摻雜（例如，摻雜有Si或Ge）。一或多個作用層735可生長於半導體層725上。作用層735可包括III-V材料，諸如一或多個InGaN層、一或多個AlInGaP層及/或一或多個GaN層，該等層可形成一或多個異質結構，諸如一或多個量子井。半導體層745可生長於作用層735上。半導體層745可包括III-V材料，諸如GaN，且可經p摻雜（例如，摻雜有Mg、Ca、Zn或Be）或經n摻雜（例如，摻雜有Si或Ge）。半導體層725及半導體層745中之一者可為p型層，且另一者可為n型層。
為了與半導體層725（例如，n型GaN層）接觸且為了更高效地自LED 705萃取由作用層735發射之光，半導體層可經蝕刻以暴露半導體層725且形成包括層725至745之台面結構。台面結構可將載子限制於裝置之注入區域內。蝕刻台面結構可導致形成台面側壁（在本文中亦稱為琢面），該等台面側壁可能不平行於或在一些情況下正交於與層725至745之結晶生長相關聯的生長平面。
如圖7B中所示，LED 705可具有包括平坦頂部之台面結構。介電層775（例如，SiO 2或SiN）可形成於台面結構之琢面上。在一些具體實例中，介電層775可包括多個介電材料層。在一些具體實例中，金屬層795可形成於介電層775上。金屬層795可包括一或多個金屬或金屬合金材料，諸如鋁（Al）、銀（Ag）、金（Au）、鉑（Pt）、鈦（Ti）、銅（Cu），或其任何組合。介電層775及金屬層795可形成可朝向基板715反射由作用層735發射之光的台面反射器。在一些具體實例中，台面反射器可為拋物線形以充當可至少部分地準直所發射光之拋物線形反射器。
電接點765及電接點785可分別形成於半導體層745及半導體層725上以充當電極。電接點765及電接點785可各自包括導電材料，諸如Al、Au、Pt、Ag、Ni、Ti、Cu或其任何組合（例如，Ag/Pt/Au或Al/Ni/Au），且可充當LED 705之電極。在圖7B中所示之範例中，電接點785可為n接點，且電接點765可為p接點。電接點765及半導體層745（例如，p型半導體層）可形成背向反射器以用於將由作用層735發射之光朝向基板715反射回去。在一些具體實例中，電接點765及金屬層795包括相同材料，且可使用相同製程形成。在一些具體實例中，可包括額外導電層（圖中未示）作為電接點765及785與半導體層之間的中間導電層。
在跨電接點765及785施加電壓信號時，電子與電洞可在作用層735中複合。電子與電洞之複合可引起光子發射，因此產生光。所發射光子之波長及能量可取決於作用層735中之價帶與傳導帶之間的能帶間隙。舉例而言，InGaN作用層可發射綠光或藍光，而AlInGaP作用層可發射紅光、橙光、黃光或綠光。所發射光子可在許多不同方向上傳播，且可由台面反射器及/或背向反射器反射，且可例如自圖7B中所示之底側（例如，基板715）射出LED 705。一或多個其他次級光學組件，諸如透鏡或光柵，可形成於諸如基板715之光發射表面上，以使所發射光聚焦或準直及/或將所發射光耦合至波導中。
可在晶圓上製造上文所描述的LED之一維或二維陣列以形成光源（例如，光源642）。驅動電路（例如，驅動電路644）可使用CMOS製程製造於例如矽晶圓上。晶圓上之LED及驅動電路可經切割且接著接合在一起，或可在晶圓級上接合且接著經切割。各種接合技術可用於接合LED及驅動電路，諸如黏著接合、金屬至金屬接合、金屬氧化物接合、晶圓至晶圓接合、晶粒至晶圓接合、混合接合及類似接合。
圖 8A 至圖 8D繪示根據某些具體實例的用於LED陣列之混合接合之方法的範例。混合接合通常可包括晶圓清潔及活化、一個晶圓之接點與另一晶圓之接點的高精度對準、介電材料在室溫下在晶圓之表面處的介電接合，及藉由在高溫下退火而進行的接點之金屬接合。 圖 8A顯示基板810，被動或主動電路820製造於該基板810上。如上文關於圖8A至圖8B所描述，基板810可包括例如矽晶圓。電路820可包括用於LED陣列之驅動電路。接合層可包括介電區840及經由電互連件822連接至電路820之接觸襯墊830。接觸襯墊830可包括例如Cu、Ag、Au、Al、W、Mo、Ni、Ti、Pt、Pd或類似物。介電區840中之介電材料可包括SiCN、SiO 2、SiN、Al 2O 3、HfO 2、ZrO 2、Ta 2O 5或類似物。接合層可使用例如化學機械拋光來平坦化及拋光，其中平坦化或拋光可能造成接觸襯墊中之凹陷（碗狀輪廓）。接合層之表面可藉由例如離子（例如，電漿）或快速原子（例如，Ar）束805來清潔及活化。經活化表面可經原子級清潔且可在晶圓例如在室溫下接觸時為反應性的以用於在晶圓之間形成直接接合。
圖 8B繪示如上文關於例如圖7A至圖8B所描述之包括製造於其上之微LED 870之陣列的晶圓850。晶圓850可為載體晶圓，且可包括例如GaAs、InP、GaN、AlN、藍寶石、SiC、Si或類似物。微LED 870可包括磊晶生長於晶圓850上之n型層、作用區及p型層。磊晶層可包括上文所描述的各種III-V半導體材料，且可自p型層側經處理以蝕刻磊晶層中之台面結構，諸如實質上垂直結構、拋物線形結構、圓錐結構或類似結構。鈍化層及/或反射層可形成於台面結構之側壁上。p接點880及n接點882可形成於沈積於台面結構上之介電材料層860中，且可分別與p型層及n型層電接觸。介電材料層860中之介電材料可包括例如SiCN、SiO 2、SiN、Al 2O 3、HfO 2、ZrO 2、Ta 2O 5或類似物。p接點880及n接點882可包括例如Cu、Ag、Au、Al、W、Mo、Ni、Ti、Pt、Pd或類似物。p接點880、n接點882及介電材料層860之頂部表面可形成接合層。接合層可使用例如化學機械拋光來平坦化及拋光，其中拋光可能造成p接點880及n接點882中之凹陷。接合層接著可藉由例如離子（例如，電漿）或快速原子（例如，Ar）束815來清潔及活化。經活化表面可經原子級清潔且在晶圓例如在室溫下接觸時為反應性的以用於在晶圓之間形成直接接合。
圖 8C繪示用於接合接合層中之介電材料之室溫接合製程。舉例而言，在包括介電區840及接觸襯墊830之接合層以及包括p接點880、n接點882及介電材料層860之接合層經表面活化之後，晶圓850及微LED 870可倒置且與基板810及形成於其上之電路接觸。在一些具體實例中，可將壓縮壓力825施加至基板810及晶圓850，使得接合層彼此壓靠。歸因於表面活化及接點中之凹陷，介電區840及介電材料層860可由於表面吸引力而直接接觸，且可進行反應且在其間形成化學鍵，此係因為表面原子可具有懸鍵且在活化之後可處於不穩定能態。因此，可在具有或不具有熱處理或壓力之情況下將介電區840及介電材料層860中之介電材料接合在一起。
圖 8D繪示用於在接合接合層中之介電材料之後接合接合層中之接點的退火製程。舉例而言，接觸襯墊830及p接點880或n接點882可藉由在例如約200℃至400℃或更高下退火而接合在一起。在退火製程期間，熱量835可使接點比介電材料膨脹更多（歸因於不同熱膨脹係數），且因此可封閉接點之間的凹陷間隙，使得接觸襯墊830及p接點880或n接點882可接觸且可在經活化表面處形成直接金屬接合。
在兩個經接合晶圓包括具有不同熱膨脹係數（coefficient of thermal expansion；CTE）之材料的一些具體實例中，在室溫下接合之介電材料可幫助減少或防止由不同熱膨脹造成的接觸襯墊之未對準。在一些具體實例中，為了進一步減少或避免接觸襯墊在退火期間在高溫下之未對準，可在接合之前經由基板中之部分或所有或類似者在微LED之間、在微LED組之間形成溝槽。
在微LED接合至驅動電路之後，上面製造有微LED之基板可經薄化或移除，且各種次級光學組件可製造於微LED之發光表面上，以例如萃取、準直及重新引導自微LED之作用區發射的光。在一個範例中，微透鏡可形成於微LED上，其中各微透鏡可對應於各別微LED，且可幫助提高光萃取效率且使由微LED發射之光準直。在一些具體實例中，次級光學組件可製造於基板或微LED之n型層中。在一些具體實例中，次級光學組件可製造於沈積在微LED之n型側上的介電層中。次級光學組件之範例可包括透鏡、光柵、抗反射（antireflection；AR）塗層、稜鏡、光子晶體或類似者。
圖 9繪示根據某些具體實例的其上製造有次級光學組件之LED陣列900的範例。可藉由使用上文關於例如圖8A至8D所描述之任何合適接合技術將LED晶片或晶圓與矽晶圓（其包括製造於其上之電路）接合來製造LED陣列900。在圖9中所示之範例中，可使用如上文關於圖8A至圖8D所描述之晶圓至晶圓混合接合技術來接合LED陣列900。LED陣列900可包括基板910，其可為例如矽晶圓。諸如LED驅動電路之積體電路920可製造於基板910上。積體電路920可經由互連件922及接觸襯墊930連接至微LED 970之p接點974及n接點972，其中接觸襯墊930可與p接點974及n接點972形成金屬接合。基板910上之介電層940可經由熔融接合接合至介電層960。
LED晶片或晶圓之基板（圖中未示）可薄化或可移除以暴露微LED 970之n型層950。諸如球面微透鏡982、光柵984、微透鏡986、抗反射層988及類似者之各種次級光學組件可形成於n型層950中或n型層950之頂部上。舉例而言，可使用灰度遮罩及對曝光光具有線性回應之光阻，或使用藉由經圖案化光阻層之熱回焊形成之蝕刻遮罩在微LED 970之半導體材料中蝕刻球面微透鏡陣列。亦可使用類似光微影技術或其他技術在沈積於n型層950上之介電層中蝕刻次級光學組件。舉例而言，微透鏡陣列可經由使用二元遮罩圖案化之聚合物層的熱回焊而形成於聚合物層中。聚合物層中之微透鏡陣列可用作次級光學組件或可用作蝕刻遮罩以用於將微透鏡陣列之輪廓轉移至介電層或半導體層中。介電層可包括例如SiCN、SiO 2、SiN、Al 2O 3、HfO 2、ZrO 2、Ta 2O 5或類似物。在一些具體實例中，微LED 970可具有多個對應次級光學組件，諸如微透鏡及抗反射塗層、在半導體材料中蝕刻之微透鏡及在介電材料層中蝕刻之微透鏡、微透鏡及光柵、球面透鏡及非球面透鏡，及類似者。圖9中繪示三個不同次級光學組件以顯示可形成於微LED 970上之次級光學組件之一些範例，此未必暗示針對每一LED陣列同時使用不同次級光學組件。
圖 10A繪示根據某些具體實例的用於LED陣列之晶粒至晶圓接合之方法的範例。在圖10A中所示之範例中，LED陣列1001可包括載體基板1005上之複數個LED 1007。載體基板1005可包括各種材料，諸如GaAs、InP、GaN、AlN、藍寶石、SiC、Si或類似物。LED 1007可藉由例如在執行接合之前生長各種磊晶層、形成台面結構及形成電接點或電極來製造。磊晶層可包括各種材料，諸如GaN、InGaN、(AlGaIn)P、(AlGaIn)AsP、(AlGaIn)AsN、(Eu:InGa)N、(AlGaIn)N或類似物，且可包括n型層、p型層及作用層，該作用層包括一或多個異質結構，諸如一或多個量子井或MQW。電接點可包括各種導電材料，諸如金屬或金屬合金。
晶圓1003可包括其上製造有被動或主動積體電路（例如，驅動電路1011）之基底層1009。基底層1009可包括例如矽晶圓。驅動電路1011可用於控制LED 1007之操作。舉例而言，用於各LED 1007之驅動電路可包括具有兩個電晶體及一個電容器之2T1C像素結構。晶圓1003亦可包括接合層1013。接合層1013可包括各種材料，諸如金屬、氧化物、介電質、CuSn、AuTi及類似物。在一些具體實例中，圖案化層1015可形成於接合層1013之表面上，其中圖案化層1015可包括由諸如Cu、Ag、Au、Al或類似物之導電材料製成的金屬柵格。
LED陣列1001可經由接合層1013或圖案化層1015接合至晶圓1003。舉例而言，圖案化層1015可包括由諸如CuSn、AuSn或奈米多孔Au之各種材料製成的金屬襯墊或凸塊，該等金屬襯墊或凸塊可用於將LED陣列1001中之LED 1007與晶圓1003上之對應驅動電路1011對準。在一個範例中，可使LED陣列1001朝向晶圓1003，直至LED 1007與對應於驅動電路1011之各別金屬襯墊或凸塊接觸為止。LED 1007中之一些或全部可與驅動電路1011對準，且可接著藉由各種接合技術（諸如金屬至金屬接合）經由圖案化層1015接合至晶圓1003。在LED 1007已接合至晶圓1003之後，可自LED 1007移除載體基板1005。
對於高解析度微LED顯示面板，歸因於微LED陣列之小間距及個別微LED之小尺寸，將驅動電路電連接至LED之電極可具有挑戰性。舉例而言，在上文所描述之面對面接合技術中，難以將微LED裝置上之接合襯墊與驅動電路上之接合襯墊精確對準，且難以在可包括介電材料（例如SiO 2、SiN或SiCN）及金屬（例如，Cu、Au或Al）接合襯墊兩者之界面處形成可靠接合。特定言之，當微LED裝置之間距為約2或3微米或更低時，接合襯墊可具有小於約1 μm之線性尺寸，以避免鄰近微LED之短路且提高介電接合之接合強度。然而，小接合襯墊可能不太容許接合襯墊之間的未對準，此可減小金屬接合區域，增加接觸電阻（或甚至可為斷路）及/或導致金屬擴散至介電材料及半導體材料。因此，在習知製程中可能需要微LED陣列之表面上之接合襯墊與CMOS背板之表面上之接合襯墊的精確對準。然而，使用此項技術中之最新設備的晶粒至晶圓或晶圓至晶圓接合對準之準確度可能為約0.5 μm或約1 μm，此可能不足以將小間距微LED陣列（例如，接合襯墊之線性尺寸為約1 μm或更短）接合至CMOS驅動電路。
在一些實施中，為了避免接合之精確對準，微LED晶圓可在磊晶層生長之後且在微LED晶圓上形成個別微LED之前接合至CMOS背板，其中微LED晶圓與CMOS背板可經由兩個晶圓上之兩個固體金屬接合層之金屬至金屬接合而接合。接合固體連續金屬接合層將不需要對準。在接合之後，微LED晶圓上的磊晶層及金屬接合層可經蝕刻以形成個別微LED。蝕刻製程可具有高得多的對準準確度，且因此可形成與下伏像素驅動電路對準之個別微LED。
圖 10B繪示根據某些具體實例的用於LED陣列之晶圓至晶圓接合之方法的範例。如圖10B中所示，第一晶圓1002可包括基板1004、第一半導體層1006、作用層1008及第二半導體層1010。基板1004可包括各種材料，諸如GaAs、InP、GaN、AlN、藍寶石、SiC、Si或類似物。第一半導體層1006、作用層1008及第二半導體層1010可包括各種半導體材料，諸如GaN、InGaN、(AlGaIn)P、(AlGaIn)AsP、(AlGaIn)AsN、(AlGaIn)Pas、(Eu:InGa)N、(AlGaIn)N或類似物。在一些具體實例中，第一半導體層1006可為n型層，且第二半導體層1010可為p型層。舉例而言，第一半導體層1006可為n摻雜GaN層（例如，摻雜有Si或Ge），且第二半導體層1010可為p摻雜GaN層（例如，摻雜有Mg、Ca、Zn或Be）。作用層1008可包括例如一或多個GaN層、一或多個InGaN層、一或多個AlInGaP層及類似層，其可形成一或多個異質結構，諸如一或多個量子井或MQW。
在一些具體實例中，第一晶圓1002亦可包括接合層。接合層1012可包括各種材料，諸如金屬、氧化物、介電質、CuSn、AuTi或類似物。在一個範例中，接合層1012可包括p接點及/或n接點（圖中未示）。在一些具體實例中，其他層亦可包括於第一晶圓1002上，諸如基板1004與第一半導體層1006之間的緩衝層。緩衝層可包括各種材料，諸如多晶GaN或AlN。在一些具體實例中，接觸層可位於第二半導體層1010與接合層1012之間。接觸層可包括用於將電接點提供至第二半導體層1010及/或第一半導體層1006之任何合適材料。
第一晶圓1002可經由接合層1013及/或接合層1012接合至晶圓1003，該晶圓1003包括如上文所描述之驅動電路1011及接合層1013。接合層1012及接合層1013可由相同材料或不同材料製成。接合層1013及接合層1012可為實質上平坦的。第一晶圓1002可藉由各種方法接合至晶圓1003，該等方法諸如金屬至金屬接合、共晶接合、金屬氧化物接合、陽極接合、熱壓縮接合、紫外線（ultraviolet；UV）接合及/或熔融接合。
如圖10B中所示，第一晶圓1002可在第一晶圓1002之p側（例如，第二半導體層1010）面向下（亦即，朝向晶圓1003）的情況下接合至晶圓1003。在接合之後，可自第一晶圓1002移除基板1004，且可接著自n側處理第一晶圓1002。舉例而言，處理可包括形成用於個別LED之某些台面形狀，以及形成對應於個別LED之光學組件。
圖 11A 至圖 11F繪示使用無對準金屬至金屬接合及後接合台面形成製程來製造微LED裝置之方法的範例。 圖 11A顯示包括生長於基板1110上之磊晶層的微LED晶圓1102。如上文所描述，基板1110可包括例如GaN、GaAs或GaP基板，或包括但不限於以下之基板：藍寶石、碳化矽、矽、氧化鋅、氮化硼、鋁酸鋰、鈮酸鋰、鍺、氮化鋁、鎵酸鋰、部分取代之尖晶石或共用β-LiAlO 2結構之四元四方氧化物，其中基板可在特定方向上經切割以暴露特定平面（例如，c平面或半極性平面）作為生長表面。在一些具體實例中，緩衝層1112可形成於基板1110上以改良生長基板與磊晶層之間的晶格匹配，藉此減少磊晶層中之應力及缺陷。磊晶層可包括n型半導體層1114（例如，摻雜有Si或Ge之GaN層）、作用區1116及p型半導體層1118（例如，摻雜有Mg、Ca、Zn或Be之GaN層）。作用區1116可包括多個量子井或藉由如上文所描述藉由障壁層（例如，GaN層）包夾之量子井層（例如，InGaP層）形成的MQW。磊晶層可使用諸如VPE、LPE、MBE或MOCVD之技術逐層生長於基板1110或緩衝層1112上。
在磊晶生長製程中，用於摻雜p型半導體層（例如，經Mg摻雜之GaN層）之摻雜劑（例如，Mg）可能在將Mg前驅物引入至反應器中之後保留在反應器中及/或磊晶表面上。舉例而言，Mg摻雜源（例如，雙(環戊二烯基)鎂（Cp 2Mg））可能吸附至反應器管線及壁上，且可能在後續製程中以氣相釋放。歸因於在p-GaN層之表面上形成之富Mg層，表面錨泊效應亦可催生殘餘Mg。因此，若量子井層在使用Mg摻雜劑生長p-GaN層之後生長於富Mg p-GaN層上，則量子井層即使在斷開Mg源之後亦可能被Mg摻雜劑污染，此可稱為Mg記憶效應，且可表現為Mg至後續磊晶層中之緩慢衰減尾部。Mg可污染MQW層以形成由例如Mg相關點缺陷、Mg填隙子或Mg相關錯合物引起之非輻射複合中心。
此外，對於使用例如MOCVD形成的p型GaN層，摻雜劑（例如，Mg）可歸因於在生長及形成Mg-H錯合物期間併入原子氫（其以H +形式存在）而鈍化。因此，摻雜劑之生長後活化一般經執行以釋放行動電洞。p-GaN層中摻雜劑之活化可包括斷裂Mg-H鍵，且在高溫（例如，高於700℃）下驅動H +離開p-GaN層以活化Mg摻雜劑。p-GaN層中Mg摻雜劑之不充分活化可能導致LED裝置之斷路、效能不佳或過早穿孔擊穿。若p型GaN層在作用區及n型層生長之前生長以驅除氫，則帶正電H +離子需要跨越p-n接面且經由暴露之n-GaN層擴散。然而，由於p-n接面中之耗乏場（具有自n型層至p型層之方向），因此帶正電H +離子可能無法跨越p-n接面自p型層擴散至n型層。此外與p型GaN相比，氫可具有高得多的擴散障壁，且因此在n型GaN中具有低得多的擴散率。因此，氫離子可能不經由n型層擴散至n型層的經暴露頂部表面。此外，可能並不緊接在p摻雜之後及在作用區生長之前執行活化，此係因為可在存在高壓氨（NH 3）的情況下執行後續生長，以便避免在高生長溫度下之GaN之分解，且因此可歸因於氨之存在而再鈍化經活化之半導體層（例如，p型半導體層）。
因此，大致而言，在磊晶層生長期間，可首先生長n型半導體層1114。p型半導體層1118可在作用區1116生長之後生長，以避免作用區1116之污染且促進p型半導體層中摻雜劑的活化。
圖 11B顯示形成於p型半導體層1118上之反射器層1120及接合層1122。反射器層1120可包括例如金屬層，諸如鋁層、銀層或金屬合金層。在一些具體實例中，反射器層1120可包括由導電材料（例如，半導體材料或導電氧化物）形成或包括導電通孔之分佈式布拉格反射器。在一些具體實例中，反射器層1120可包括一或多個子層。反射器層1120可在沈積製程中形成於p型半導體層1118上。接合層1122可包括金屬層，諸如鈦層、銅層、鋁層、金層或金屬合金層。在一些具體實例中，接合層1122可包括共熔合金，諸如Au-In、Au-Sn、Au-Ge或Ag-In。接合層1122可藉由沈積製程形成於反射器層1120上，且可包括一或多個子層。
圖 11C顯示包括其上形成有電路之基板1130的背板晶圓1104。電路可包括用於驅動個別微LED之數位及類比像素驅動電路。複數個金屬襯墊1134（例如，銅或鎢襯墊）可形成於介電層1132（例如，包括SiO 2或SiN）中。在一些具體實例中，各金屬襯墊1134可為微LED之電極（例如，陽極或陰極）。在一些具體實例中，用於各微LED之像素驅動電路可形成於匹配微LED之大小（例如，約2μm × 2μm）的區域中，其中像素驅動電路及微LED可共同地形成微LED顯示面板之像素。儘管圖11C僅顯示在一個介電層1132中之一個金屬層中形成之金屬襯墊1134，但背板晶圓1104可包括在介電材料中形成且藉由例如金屬通孔互連之兩個或更多個金屬層，如在許多CMOS積體電路中。在一些具體實例中，可執行諸如CMP製程之平坦化製程以平坦化金屬襯墊1134及介電層1132之經暴露表面。接合層1140可形成於介電層1132上，且可與金屬襯墊1134實體且電接觸。如同接合層1122，接合層1140可包括金屬層，諸如鈦層、銅層、鋁層、金層，金屬合金層，或其組合。在一些具體實例中，接合層1140可包括共熔合金。在一些具體實例中，可使用接合層1140或接合層1122中之僅一者。
圖 11D顯示微LED晶圓1102及背板晶圓1104可接合在一起以形成晶圓堆疊1106。微LED晶圓1102及背板晶圓1104可藉由接合層1122及接合層1140之金屬至金屬接合而接合。金屬至金屬接合可基於金屬接合層之表面處的金屬原子之間的化學鍵。金屬至金屬接合可包括例如熱壓縮接合、共晶接合或瞬時液相（transient liquid phase；TLP）接合。金屬至金屬接合製程可包括例如表面平坦化、在室溫下之晶圓清潔（例如，使用電漿或溶劑）以及在諸如約250℃或更高之高溫下的壓縮及退火以引起原子擴散。在共晶接合中，包括兩種或更多種金屬且具有低於兩種或更多種金屬之熔點的共晶點之共晶合金可用於低溫晶圓接合。由於共晶合金在高溫下可變為液體，因此共晶接合可能對表面平度不規則性、刮痕、粒子污染及類似者較不敏感。在接合之後，緩衝層1112及基板1110可藉由例如蝕刻、背面研磨或雷射提昇而薄化或移除，以暴露n型半導體層1114。
圖 11E顯示可自經暴露n型半導體層1114之側蝕刻晶圓堆疊1106，以形成用於個別微LED之台面結構1108。如圖11E中所示，蝕刻可包括蝕刻穿過n型半導體層1114、作用區1116、p型半導體層1118、反射器層1120以及接合層1122及1140，以便單體化及電隔離台面結構1108。因此，各單體化台面結構1108可包括n型半導體層1114、作用區1116、p型半導體層1118、反射器層1120以及接合層1122及1140。為執行蝕刻，蝕刻遮罩層可形成於n型半導體層1114上。蝕刻遮罩層可藉由對準光罩與背板晶圓（例如，使用背板晶圓1104上之對準標記）而圖案化，使得形成於蝕刻遮罩層中之經圖案化蝕刻遮罩可與金屬襯墊1134對準。因此，可不蝕刻磊晶層及接合層之在金屬襯墊1134上方的區。介電層1132可用作蝕刻之蝕刻終止層。儘管圖11E顯示台面結構1108具有實質上垂直側壁，但台面結構1108可具有如上文所描述之其他形狀，諸如圓錐形形狀、拋物線形形狀或截錐形狀。
圖 11F顯示鈍化層1150可形成於台面結構1108之側壁上，且側壁反射器層1152可形成於鈍化層1150上。鈍化層1150可包括介電層（例如，SiO 2、SiN或Al 2O 3）或未摻雜半導體層。側壁反射器層1152可包括例如金屬（例如，Al）或金屬合金。在一些具體實例中，台面結構1108之間的間隙可填充有介電材料1154及/或金屬。鈍化層1150、側壁反射器層1152及/或介電材料1154可使用合適之沈積技術來形成，該等沈積技術為諸如化學氣相沈積（chemical vapor deposition；CVD）、物理氣相沈積（physical vapor deposition；PVD）、電漿增強型化學氣相沈積（plasma-enhanced chemical vapor deposition；PECVD）、原子層沈積（atomic-layer deposition；ALD）、雷射金屬沈積（laser metal deposition；LMD）或濺鍍。在一些具體實例中，側壁反射器層1152可填充台面結構1108之間的間隙。在一些具體實例中，可在鈍化層1150、側壁反射器層1152及/或介電材料1154之沈積之後執行平坦化製程。諸如透明導電氧化物（transparent conductive oxide；TCO）層之共同電極層1160（例如，ITO層）或可對在作用區1116中發射之光透明的薄金屬層可形成於n型半導體層1114上，以形成用於微LED之n接點及共同陰極。儘管圖11F中未示，但微透鏡陣列可形成於共同電極層1160上以萃取及準直在作用區1116中發射之光。
圖 12A 至 圖 12E繪示根據某些具體實例的製造微LED裝置之製程之範例。 圖 12A顯示包括生長於基板1210上之磊晶層的微LED晶圓1200。如上文所描述，基板1210可包括例如GaN、GaAs或GaP基板，或包括但不限於以下之基板：藍寶石、碳化矽、矽、氧化鋅、氮化硼、鋁酸鋰、鈮酸鋰、鍺、氮化鋁、鎵酸鋰、部分取代之尖晶石或共用β-LiAlO 2結構之四元四方氧化物，其中基板可在特定方向上經切割以暴露特定平面（例如，c平面或半極性平面）作為生長表面。在一些具體實例中，緩衝層可形成於基板1210上以改良生長基板與磊晶層之間的晶格匹配，藉此減少磊晶層中之應力及缺陷。磊晶層可包括n型半導體層1220（例如，n摻雜GaN、AlInP或AlGaInP層）、作用區1230及p型半導體層1240（例如，p摻雜GaN、AlInP或AlGaInP層）。作用區1230可包括多個量子井或藉由如上文所描述藉由障壁層（例如，GaN層、AlInP層或AlGaInP層）包夾之量子井層（例如，InGaN層或GaInP層）形成的MQW。磊晶層可使用諸如VPE、LPE、MBE或MOCVD之技術逐層生長於基板1210或緩衝層上。在一些具體實例中，n型半導體層1220可比p型半導體層1240厚得多。
圖 12B顯示可自p型半導體層1240之側蝕刻微LED晶圓1200，以形成用於個別微LED之半導體台面結構1202。如圖12B中所示，蝕刻可包括蝕刻穿過p型半導體層1240、作用區1230及n型半導體層1220的至少一部分。因此，各半導體台面結構1202可包括p型半導體層1240、作用區1230及n型半導體層1220的一部分。為了執行蝕刻，蝕刻遮罩層可形成於p型半導體層1240上，且可自p型半導體層1240之側執行乾式或濕式蝕刻。歸因於自p型半導體層1240之蝕刻，半導體台面結構1202可具有在z方向上向內傾斜之側壁。舉例而言，微LED晶圓1200之側壁與表面法線方向（z方向）之間的角度可在約0°至約30°之間，諸如約15°。在一些具體實例中，半導體台面結構1202可具有圓錐形形狀、拋物線形形狀、截錐形狀或另一形狀。在一些具體實例中，在蝕刻之後，可例如使用KOH或酸處理經蝕刻半導體台面結構1202的側壁，以移除在乾式蝕刻期間可能由高能量離子損壞的區。
圖 12C顯示可自p型半導體層1240之側進一步處理微LED晶圓1200以形成包括微LED陣列之晶圓1204。在所繪示範例中，鈍化層1245可形成於半導體台面結構1202之側壁上。鈍化層1245可包括例如SiO 2、SiN、Al 2O 3或半導體材料。鈍化層1245可電隔離半導體台面結構1202。反射金屬層1250（例如，Al、Au、Ag、Cu、Ti、Ni、Pt或其組合）可形成於鈍化層1245上而以光學方式隔離個別微LED且提高光萃取效率。在一些具體實例中，反射金屬層1250可填充半導體台面結構1202之間的區。在一些具體實例中，介電材料1252（例如，SiO 2）可沈積於反射金屬層1250上及半導體台面結構1202之間的區中。鈍化層1245、反射金屬層1250及介電材料1252可使用合適之沈積技術形成，該等沈積技術為諸如化學氣相沈積（CVD）、物理氣相沈積（PVD）、電漿增強型化學氣相沈積（PECVD）、原子層沈積（ALD）、雷射金屬沈積（LMD）或濺鍍。背向反射器及p接點1262可形成於介電材料1260中，且可接觸對應半導體台面結構1202之p型半導體層1240。背向反射器及p接點1262可包括例如Au、Ag、Al、Ti、Cu、Ni、ITO或其組合。即使圖12C中未示，但在一些具體實例中，一或多個金屬互連層可形成於背向反射器及p接點1262上。一或多個金屬互連層可包括接合層，該接合層包括如上文關於例如圖8B所描述之介電層中的金屬接合襯墊。
圖 12D顯示晶圓1204可在混合接合製程中接合至背板晶圓1206。背板晶圓1206可包括其上形成有電路之基板1270。電路可包括用於驅動個別微LED之數位及類比像素驅動電路。複數個金屬襯墊1272（例如，銅或鎢襯墊）可形成於介電層1274（例如，包括SiO 2或SiN）中。在一些具體實例中，各金屬襯墊1272可為微LED之電極（例如，陽極或陰極）。儘管圖12D僅顯示在一個介電層1274中之一個金屬層中形成之金屬襯墊1272，但背板晶圓1206可包括在介電材料中形成且藉由例如金屬通孔互連之兩個或更多個金屬層，如在許多CMOS積體電路中。
如上文關於例如圖8A至圖8D所描述，在接合之前，晶圓1204及背板晶圓1206之接合表面可經平坦化、清潔及活化。晶圓1204可倒置且與背板晶圓1206接觸，使得介電層1274及介電材料1260可直接接觸且可歸因於表面活化而在熱處理或無熱處理的情況下接合在一起。在一些具體實例中，可將壓縮壓力施加至晶圓1204及背板晶圓1206，使得接合層彼此壓靠。在接合介電材料之後，可在高溫下執行退火製程以在接合表面處接合金屬襯墊（例如，背向反射器及p接點1262及金屬襯墊1272）。
圖 12E顯示在接合晶圓1204及背板晶圓1206之後，晶圓1204之基板1210可經移除，且透明導電氧化物（TCO）層1280（例如，諸如ITO層）可視情況形成於經暴露n型半導體層1220上。TCO層1280可形成微LED之共同陰極。在所繪示範例中，非原生透鏡1290可製造於介電材料（例如，SiN或SiO 2）或有機材料中，且可接合至TCO層1280。在一些具體實例中，非原生透鏡1290可製造於沈積於TCO層1280上之介電材料中。在一些具體實例中，原生透鏡可製造於n型半導體層1220中，且共同陰極可形成於原生透鏡上及/或可為n型半導體層1220之未經蝕刻之部分（其可經重摻雜以減小電阻）。如圖12D及圖12E中所示，由於晶圓1204倒置且接合至背板晶圓1206，且光可自n型半導體層1220之側射出微LED，因此微LED之半導體台面結構可具有在發光方向（例如，z方向）上向外傾斜之側壁。
如上文所描述，LED之內部量子效率可取決於在LED之作用區中發生的競爭性輻射（光產生）複合與非輻射（有損）複合之相對速率。作用區中之非輻射複合過程包括缺陷位點處之肖克力-瑞德-霍爾（Shockley-Read-Hall；SRH）複合及電子-電子-電洞（electron-electron-hole；eeh）及/或電子-電洞-電洞（electron-hole-hole；ehh）歐傑複合（Auger recombination）。歐傑複合為涉及三個載子之非輻射過程，其影響所有大小之LED。在微LED中，由於各微LED之橫向大小可與少數載子擴散長度相當，因此較大比例之總作用區可在距缺陷密度及缺陷誘發之非輻射複合率可能高的LED側壁表面之少數載子擴散長度內。因此，較大比例之所注入載子可擴散至側壁表面附近之區，其中載子可經受較高SRH複合率。此可使得LED之效率降低（尤其在低電流注入下），使得LED之峰值效率降低，及/或使得峰值效率操作電流增加。增加所注入電流可使得微LED之效率歸因於較高電流密度下之較高eeh或ehh歐傑複合率而下降，且亦可引起所發射光之光譜移位。隨著LED之實體大小進一步減小，因包括表面瑕疵之經蝕刻側壁琢面附近之表面複合導致的效率損失可變得更加顯著。
在LED之發光表面，諸如LED與空氣之間的界面處，具有小於全內反射（total internal reflection；TIR）之臨界角的入射角的某一入射光可經折射以射出LED，但具有大於臨界角之入射角的入射光可歸因於全內反射而反射回至LED。入射於背向反射器及台面側壁反射器上之光可經鏡面反射。某一光可由背向反射器及台面側壁反射器朝向發光表面反射，但某一光可經捕獲於LED中。由於LED台面結構之鏡面反射及幾何形狀，LED內可能不存在光混合，其可導致用於LED內之光的閉合軌道。微LED中捕獲之光可最終由LED吸收。舉例而言，某一所捕獲光可由半導體材料吸收以產生電子-電洞對，該等電子-電洞對可以輻射方式或非輻射方式複合。某一所捕獲光可歸因於例如表面電漿子共振而由LED之底部及/或側壁處之金屬（例如，金屬接點或反射器）吸收，該表面電漿子共振可在金屬層與介電層（例如，鈍化層）或半導體材料層之間的界面處由經p偏振之光激發。因此，可能需要用於提高LED之光萃取效率的技術。
在大型LED中，可使用例如薄膜技術或在基板表面上具有緻密、週期性圖案之經圖案化藍寶石基板來提高光萃取效率。舉例而言，經圖案化藍寶石基板技術可引起半導體層中之光隨機化，使得可以其他方式捕獲於台面結構中之光子的傳播方向可經隨機化以增加自約束釋放及射出台面結構之可能性。因此，可提高總體光萃取效率。然而，歸因於此等微LED之小大小及高縱橫比（高度比寬度），此等技術可不用於具有小於例如約20 μm、約10 μm、約5 μm或約2 μm之線性尺寸的微LED中。
微透鏡可用於萃取及準直自LED發射之光，以增加近眼顯示器中之LED的總LEE（例如，對於發射角在±90°內之所萃取光）及所收集LEE（例如，對於發射角度在±18.5°內之所萃取光）。舉例而言，由例如SiN、SiO 2或有機材料製成之非原生透鏡可經製造且接著接合至微LED。在一些具體實例中，可在半導體磊晶層中蝕刻原生微透鏡。然而，精確地且可重複地使用現有技術（諸如光微影及乾式/濕式蝕刻技術）製造具有小微LED之所要平滑厚度輪廓的微透鏡具有挑戰性。
圖 13A繪示包括微LED 1310上之微透鏡1350之微LED裝置1300的範例。微LED 1310可包括半導體台面結構1320、半導體台面結構1320之底部處的背向反射器及電接點1330、半導體台面結構1320之側壁上的側壁鈍化及反射器層1340及TCO層1360（例如，ITO層），如上文所描述。半導體台面結構1320可包括半導體磊晶層，該等半導體磊晶層可包括p型半導體層、作用區及n型半導體層。圖13A中所示之半導體台面結構1320可具有約1 μm之寬度及約600 nm之厚度。TCO層1360可為微LED 1310之電極（例如，陰極）。微透鏡1350可包括介電材料（例如，SiN或SiO 2），且可經製造且接著接合至微LED 1310，或可製造於沈積於微LED 1310上之介電材料層上。在所繪示範例中，微透鏡1350可具有約2 μm之寬度。微透鏡1350可具有圓頂形狀且可理想地具有平滑頂部表面。然而，可能極難以精確地且重複地製造具有小寬度及連續厚度輪廓之微透鏡1350。
根據某些具體實例，具有階梯式厚度輪廓（而非平滑及連續輪廓）之微透鏡用於萃取及準直由小微LED發射的光。具有階梯式厚度輪廓之微透鏡可具有複數個離散厚度位準，諸如四個或更多個離散厚度位準，且可呈各種球面或非球面形狀，諸如拋物線形形狀或圓環形狀。具有階梯式厚度輪廓之微透鏡可實現與具有平滑厚度輪廓之習知凸透鏡類似或更佳的準直效能。具有階梯式厚度輪廓之微透鏡可為在半導體磊晶層中製成之原生透鏡或可為在其他材料（諸如SiN、SiO 2或其他透明介電或半導體材料）中製成之非原生透鏡。
圖 13B繪示根據某些具體實例的包括微LED 1312上之階梯式微透鏡1352之微LED裝置1302的範例。微LED 1312可類似於微LED 1310且可包括半導體台面結構1322、半導體台面結構1322之底部處的背向反射器及電接點1332、半導體台面結構1322之側壁上的側壁鈍化及反射器層1342及TCO層1362（例如，ITO層），如上文所描述。半導體台面結構1322可包括半導體磊晶層，該等半導體磊晶層可包括p型半導體層、作用區及n型半導體層。圖13B中所示之半導體台面結構1322可具有約1 μm之寬度及約600 nm之厚度。TCO層1362可為微LED 1312之電極（例如，陰極）。階梯式微透鏡1352可包括介電材料（例如，SiN或SiO 2），且可經製造且接著接合至微LED 1312，或可製造於沈積於微LED 1312上之介電材料層上。階梯式微透鏡1352可具有可包括多個（例如，4個或更多個）離散厚度位準之階梯式厚度輪廓。階梯式微透鏡1352之多個離散厚度位準可在z方向上具有均一或非均一步長（例如，各階梯級之厚度），且可經由多個蝕刻製程製造。在一些具體實例中，抗反射塗層（圖13B中未示）可形成於階梯式微透鏡1352上以減小階梯式微透鏡1352與空氣之間的界面處的反射。
根據某些具體實例，可使用自對準製造技術來更精確地且可重複地製造階梯式微透鏡1352，該自對準製造技術可僅包括用於界定微透鏡之中心的一個對準及光微影步驟。階梯式微透鏡接著可在多個處理循環中製造，其中各處理循環可包括間隔物層之無對準沈積及蝕刻，隨後使用蝕刻間隔物層作為蝕刻遮罩進行透鏡材料蝕刻。階梯式微透鏡之所要厚度輪廓可藉由控制間隔物層之厚度及各蝕刻製程之蝕刻深度來達成。在一些具體實例中，可使用以類似方式形成之蝕刻遮罩以無對準蝕刻製程蝕刻在階梯式微透鏡下方之半導體磊晶層，以在半導體磊晶層中形成個別微LED台面結構。
圖 14A 至 圖 14I繪示根據某些具體實例的製造包括微LED上之階梯式微透鏡之微LED裝置（例如，微LED裝置1302）之方法的範例。 圖 14A顯示透鏡材料層1410及形成於透鏡材料層1410上之蝕刻遮罩層1420。透鏡材料層1410可包括例如諸如SiN、SiO 2 、TiO 2或Al 2O 3之介電材料，或諸如GaAs、GaN或AlGaInP之半導體材料。在一些具體實例中，透鏡材料層1410可具有與微LED相同的基底材料，且可為在微LED之磊晶層之生長之前或之後生長的磊晶層。蝕刻遮罩層1420可包括可不同於透鏡材料層1410之材料的材料，且因此可具有不同於使用相同蝕刻配方或在相同蝕刻條件下之透鏡材料層1410之蝕刻速率的蝕刻速率。在一個範例中，蝕刻遮罩層1420可包括SiO 2。
圖 14B顯示蝕刻遮罩層1420上之經圖案化光阻層1430。經圖案化光阻層1430可藉由以下而形成於蝕刻遮罩層1420上：將光阻層沈積於蝕刻遮罩層1420上；經由光罩將光阻層暴露於光（例如，UV光）；以及使光阻層顯影。經圖案化光阻層1430可包括用於蝕刻階梯式微透鏡陣列之蝕刻遮罩層1420上的區陣列。區陣列可界定待製造之階梯式微透鏡之中心。區陣列之間距可與微LED陣列之間距相同，且區陣列中之各區之大小可等於階梯式微透鏡之頂部階梯級之所要大小。
圖 14C顯示可使用經圖案化光阻層1430作為蝕刻遮罩來蝕刻蝕刻遮罩層1420，使得經圖案化光阻層1430上的圖案可轉移至蝕刻遮罩層1420以形成蝕刻遮罩1422。接著可使用蝕刻遮罩1422蝕刻透鏡材料層1410。蝕刻製程可針對蝕刻遮罩1422具有低蝕刻速率，且針對透鏡材料層1410具有高得多的蝕刻速率。由蝕刻移除之透鏡材料層1410之區的厚度（亦即，蝕刻深度）可由階梯式微透鏡之頂部階梯級1412之所要高度判定，且可例如由蝕刻時間控制。在一些具體實例中，可在相同蝕刻製程中使用經圖案化光阻層1430蝕刻蝕刻遮罩層1420及透鏡材料層1410，其中蝕刻製程可針對蝕刻遮罩層1420及透鏡材料層1410具有類似或相同的蝕刻速率。
圖 14D顯示間隔物層1424可保形地沈積於蝕刻遮罩1422及透鏡材料層1410之表面上。可使用例如原子層沈積（atomic layer deposition；ALD）或其他表面保形沈積技術來沈積間隔物層1424，使得與蝕刻遮罩層1420之材料類似或相同的材料（例如，SiO 2）之均一層可沈積於蝕刻遮罩1422及透鏡材料層1410之經暴露表面上。間隔物層1424之厚度可由階梯式微透鏡之第二階梯級（距頂部）之寬度判定，且可使用諸如ALD之沈積技術例如藉由選擇ALD循環之數目而精確地控制。
圖 14E顯示可自頂部（在-z方向上）均一地蝕刻間隔物層1424，直至暴露透鏡材料層1410之區（例如，包圍頂部階梯級1412的區）為止。蝕刻製程可對於透鏡材料層1410具有低蝕刻速率，且對於間隔物層1424具有高得多的蝕刻速率。在蝕刻之後，蝕刻遮罩1426可保留於頂部階梯級1412之頂部及側壁表面上。
圖 14F顯示可使用蝕刻遮罩1426蝕刻透鏡材料層1410以形成階梯式微透鏡之第二階梯級1414。蝕刻製程可針對蝕刻遮罩1426具有低蝕刻速率，且針對透鏡材料層1410具有高得多的蝕刻速率。由蝕刻移除之透鏡材料層1410之區的厚度可由階梯式微透鏡之第二階梯級1414之所要高度判定，且可例如由蝕刻時間控制。
圖 14G 至 圖 14I顯示類似於圖14D至圖14F之製程的製程。 圖 14G顯示間隔物層1428可保形地沈積於蝕刻遮罩1426及透鏡材料層1410之表面上。可使用例如原子層沈積或其他表面保形沈積技術來沈積間隔物層1428，使得與蝕刻遮罩1426之材料類似或相同的材料（例如，SiO 2）之均一層可沈積於蝕刻遮罩1426及透鏡材料層1410之經暴露表面上。間隔物層1428之厚度可由階梯式微透鏡之第三階梯級距頂部的所要寬度判定。
圖 14H顯示可自頂部均一地蝕刻間隔物層1428，直至暴露透鏡材料層1410之區（例如，包圍第二階梯級1414的區）為止。蝕刻製程可針對透鏡材料層1410具有低蝕刻速率，且針對間隔物層1428具有高得多的蝕刻速率。在蝕刻之後，蝕刻遮罩1440可保留於頂部階梯級1412及第二階梯級1414之頂部及側壁表面上。
圖 14I顯示可使用蝕刻遮罩1440蝕刻透鏡材料層1410。蝕刻製程可針對蝕刻遮罩1440具有低蝕刻速率，且針對透鏡材料層1410具有高得多的蝕刻速率。由蝕刻移除之透鏡材料層1410之區的厚度可由階梯式微透鏡之第三階梯級1416之所要高度判定，且可例如由蝕刻時間控制。
圖14D至圖14F及圖14G至圖14I中所示的製程可重複地執行以形成階梯式微透鏡之額外階梯級。上文關於圖14A至圖14I所描述之製程可用於在基板上製造階梯式微透鏡。在蝕刻階梯式微透鏡之後，可移除蝕刻遮罩。在一些具體實例中，抗反射塗層可形成於階梯式微透鏡上以減小階梯式微透鏡與空氣之間的界面處的反射。階梯式微透鏡接著可接合至微LED陣列。在一些具體實例中，上文關於圖14A至圖14I所描述之製程可用於在半導體磊晶層中製造階梯式微透鏡以形成原生階梯式微透鏡，使得歸因於折射率匹配，微LED與階梯式微透鏡之間可能不存在菲涅爾反射（Fresnel reflection）。
圖 15A為根據某些具體實例的使用上文關於圖14A至圖14I所描述之方法製造的階梯式微透鏡1510之範例的橫截面圖。階梯式微透鏡1510可包括多個階梯級，諸如四個或更多個階梯級。可藉由例如選擇間隔物層之厚度及蝕刻時間而控制各階梯級之寬度及厚度，如上文所描述。多個階梯級可在z方向上具有均一或非均一步長（高度或厚度）。
圖 15B包括含有兩個階梯級之經蝕刻階梯式微透鏡1512之範例的影像。圖15B亦顯示頂部階梯級之側壁上之間隔物層1520。間隔物層1520用於蝕刻階梯式微透鏡1512之第二階梯級。在所繪示範例中，間隔物層1520可具有約250 nm之寬度（或x方向上之厚度），且因此，階梯式微透鏡1512之第二階梯級之寬度可比階梯式微透鏡1512之第一階梯級寬約500 nm。
圖 15C 至 圖 15E繪示具有不同橫向形狀之階梯式微透鏡之範例。 圖 15C為階梯式微透鏡1514之俯視圖，該階梯式微透鏡1514可為階梯式微透鏡1510的實例。在圖15C中所繪示之範例中，階梯式微透鏡1514之各階梯級可具有圓形形狀的周邊。 圖 15D為階梯式微透鏡1516之俯視圖，該階梯式微透鏡1516可為階梯式微透鏡1510之另一範例。在圖15D中所繪示之範例中，階梯式微透鏡1516之各階梯級可具有六邊形形狀的周邊。圖 15E為階梯式微透鏡1518之俯視圖，該階梯式微透鏡1518可為階梯式微透鏡1510之另一範例。在圖15E中所繪示之範例中，階梯式微透鏡1518之各階梯可具有矩形形狀的周邊。階梯式微透鏡1510可具有圖15D至圖15E中未示的其他橫向形狀，諸如橢圓形狀。
表1顯示具有不同光萃取結構之微LED裝置之光萃取效率的模擬結果。微LED裝置可包括具有相同配置的微LED。在無透鏡用於微LED裝置時，具有±90°內之發射角之所萃取光的微LED裝置之光萃取效率可為約30.4%，且具有±18.5°內之發射角之所萃取光的光萃取效率可為約2.8%。在Si 3N 4之平坦層附接至微LED裝置中的微LED時，具有±90°內之發射角之所萃取光的微LED裝置之光萃取效率可為約43.6%，且具有±18.5°內之發射角之所萃取光的光萃取效率可為約4.0%。在半球面微透鏡用於微LED裝置時，具有±90°內之發射角之所萃取光的微LED裝置之光萃取效率可為約51.9%，且具有±18.5°內之發射角之所萃取光的光萃取效率可為約6.3%。在具有四個離散高度位準及均一高度階梯的階梯式微透鏡用於微LED裝置時，具有±90°內之發射角之所萃取光的微LED裝置之光萃取效率可為約52.5%，且具有±18.5°內之發射角之所萃取光的光萃取效率可為約5.8%。在具有六個離散高度位準及均一高度階梯的階梯式微透鏡用於微LED裝置時，具有±90°內之發射角之所萃取光的微LED裝置之光萃取效率可為約52.5%，且具有±18.5°內之發射角之所萃取光的光萃取效率可為約7.0%。因此，使用階梯式微透鏡可實現類似或甚至更佳的所發射光之準直，且因此可實現類似或甚至更佳的所收集光萃取效率。 表1. 具有不同光萃取結構之微LED之光萃取效率
微透鏡 LEE (18.5°) LEE ( 總 )
無透鏡 2.8% 30.4%
平坦Si 3N 4罩蓋 4.0% 43.6%
半球 6.3% 51.9%
4-階梯 5.8% 52.5%
6-階梯 7.0% 52.5%
圖 16A 至 圖 16K繪示根據某些具體實例的製造包括微LED上之階梯式微透鏡之微LED裝置之方法的另一範例。 圖 16A顯示蝕刻遮罩1620可如上文關於例如圖14A至圖14C所描述形成於透鏡材料層1610上。 圖 16B顯示可使用蝕刻遮罩1620蝕刻透鏡材料層1610以在透鏡材料層1610中形成階梯結構1612。 圖 16C顯示間隔物層1630可使用例如ALD製程保形地沈積於透鏡材料層1610之經暴露表面上，如上文關於圖14D所描述。間隔物層1630可在透鏡材料層1610之經暴露表面之表面法線方向上具有均一厚度。 圖 16D顯示可在-z方向上均一地蝕刻間隔物層1630以暴露透鏡材料層1610之水平表面，其中間隔物層1630之部分1632可保留於階梯結構1612之側壁表面上。 圖 16E顯示間隔物層1630之部分1632可用作蝕刻遮罩以蝕刻透鏡材料層1610且形成階梯結構1614。 圖 16F顯示間隔物層1634可使用例如ALD製程保形地沈積於透鏡材料層1610之經暴露表面上。 圖 16G顯示可在z方向上均一地蝕刻間隔物層1634以暴露透鏡材料層1610之水平表面，其中間隔物層1634之部分1636可保留於階梯結構1614之側壁及頂部表面上。 圖 16H顯示間隔物層1634之部分1636可用作蝕刻遮罩以蝕刻透鏡材料層1610且形成可具有兩個階梯級的階梯結構1616。上文關於圖16G至圖16H所描述之製程可重複地執行以在透鏡材料層1610中形成額外階梯級。 圖 16I顯示在上文關於圖16G至圖16H所描述之多個製程循環之後的形成在透鏡材料層1610中之圓環形狀的階梯式微透鏡1618之範例。
圖 16J 及圖 16K顯示圓環形狀的階梯式微透鏡1618可接合至微LED 1640。圓環形狀的階梯式微透鏡1618可包括具有較低厚度的中心區1654及具有較高厚度的周邊區1652。圓環形狀的階梯式微透鏡1618之中心區1654可萃取及準直自微LED 1640之作用區之中心區1644發射的光，而圓環形狀的階梯式微透鏡1618之周邊區1652可準直自微LED 1640之作用區之周邊區1642發射的光。由於周邊區1652可具有比中心區1654大的區域，因此與在中心區處具有較高厚度的微透鏡相比，由微LED 1640之作用區之較大區域發射的光可更佳地準直。
圖 17A 至圖 17J繪示根據某些具體實例的製造包括微LED上之原生階梯式微透鏡之微LED裝置的方法之另一範例。 圖 17A顯示半導體層堆疊1710及形成於半導體層堆疊1710上的蝕刻遮罩層1720。半導體層堆疊1710可包括半導體材料，諸如GaAs、GaN、AlGaInP或類似物，且可如上文所描述磊晶生長於基板上。半導體層堆疊1710可至少包括p型半導體層、包括一或多個量子井之作用區及n型半導體層。蝕刻遮罩層1720可包括可具有不同於使用相同蝕刻製程之半導體層堆疊1710之蝕刻速率的蝕刻速率之材料。在一個範例中，蝕刻遮罩層1720可包括SiO 2。
圖 17B顯示經圖案化光阻層1730形成於蝕刻遮罩層1720上。經圖案化光阻層1730可藉由以下來形成：將光阻層沈積於蝕刻遮罩層1720上；經由光罩將光阻層暴露於光（例如，UV光）；以及使光阻層顯影。經圖案化光阻層1730可包括用於蝕刻階梯式微透鏡陣列之蝕刻遮罩層1720上的區陣列。區陣列可界定待製造之階梯式微透鏡之中心。區陣列之間距可與微LED陣列之間距相同，且區陣列中之各區之大小可等於階梯式微透鏡之頂部階梯級之所要大小。
圖 17C顯示可使用經圖案化光阻層1730作為蝕刻遮罩來蝕刻蝕刻遮罩層1720，使得經圖案化光阻層1730上的圖案可轉移至蝕刻遮罩層1720以形成蝕刻遮罩1722。接著可使用蝕刻遮罩1722蝕刻半導體層堆疊1710，其中蝕刻製程可針對蝕刻遮罩1722具有低蝕刻速率，且針對半導體層堆疊1710具有高得多的蝕刻速率。由蝕刻移除之半導體層堆疊1710之區的厚度（亦即，蝕刻深度）可由階梯式微透鏡之頂部階梯級1712之所要高度判定，且可例如由蝕刻時間控制。在一些具體實例中，可在相同蝕刻製程中使用經圖案化光阻層1730蝕刻蝕刻遮罩層1720及半導體層堆疊1710，其中蝕刻製程可針對蝕刻遮罩層1720及半導體層堆疊1710具有類似或相同的蝕刻速率。
圖 17D顯示間隔物層1724可保形地沈積於蝕刻遮罩1722及半導體層堆疊1710之表面上。可使用例如ALD或其他表面保形沈積技術來沈積間隔物層1724，使得與蝕刻遮罩層1720之材料類似或相同的材料（例如，SiO 2）之均一層可沈積於蝕刻遮罩1722及半導體層堆疊1710之經暴露表面上。間隔物層1724之厚度可由階梯式微透鏡之第二階梯級（距頂部）之寬度判定，且可使用諸如ALD之沈積技術例如藉由選擇ALD循環之數目而精確地控制。
圖 17E顯示可自頂部（在-z方向上）均一地蝕刻間隔物層1724，直至暴露半導體層堆疊1710之區（例如，包圍頂部階梯級1712的區）為止。蝕刻製程針對半導體層堆疊1710可具有較低蝕刻速率，且針對間隔物層1724具有較高蝕刻速率。在蝕刻之後，蝕刻遮罩1726可保留於頂部階梯級1712之頂部及側壁表面上。
圖 17F顯示可使用蝕刻遮罩1726蝕刻半導體層堆疊1710以形成階梯式微透鏡之第二階梯級1714。蝕刻製程可針對蝕刻遮罩1726具有低蝕刻速率，且針對半導體層堆疊1710具有高得多的蝕刻速率。由蝕刻移除之半導體層堆疊1710之區的厚度可由階梯式微透鏡之第二階梯級1714之所要高度判定，且可例如由蝕刻時間控制。
圖 17G 至圖 17I顯示類似於圖17D至圖17F之製程的製程。舉例而言， 圖 17G顯示間隔物層1728可保形地沈積於蝕刻遮罩1726及半導體層堆疊1710上。可使用例如原子層沈積或其他表面保形沈積技術來沈積間隔物層1728，使得與蝕刻遮罩1726之材料類似或相同的材料（例如，SiO 2）之均一層可沈積於蝕刻遮罩1726及半導體層堆疊1710之經暴露表面上。間隔物層1728之厚度可由階梯式微透鏡之第三階梯級之寬度判定。
圖 17H顯示可自頂部均一地蝕刻間隔物層1728，直至暴露半導體層堆疊1710之區（例如，包圍第二階梯級1714的區）為止。蝕刻製程可針對半導體層堆疊1710具有低蝕刻速率，且針對間隔物層1728具有高得多的蝕刻速率。在蝕刻之後，蝕刻遮罩1740可保留於頂部階梯級1712及第二階梯級1714之頂部及側壁表面上。
圖 17I顯示可使用蝕刻遮罩1740蝕刻半導體層堆疊1710。蝕刻製程可針對蝕刻遮罩1740具有低蝕刻速率，且針對半導體層堆疊1710具有高得多的蝕刻速率。由蝕刻移除之半導體層堆疊1710之區的厚度可由階梯式微透鏡之第三階梯級1716之所要高度判定，且可例如由蝕刻時間控制。圖17D至圖17F及圖17G至圖17I中所示的製程可重複地執行以形成階梯式微透鏡之額外階梯級。
圖 17J顯示在使用上文關於圖17A至圖17I所描述之製程形成階梯式微透鏡1750之後，使用上文所描述的技術形成的蝕刻遮罩1742可用於蝕刻半導體層堆疊1710中的半導體台面結構1760。以此方式，階梯式微透鏡1750及半導體台面結構1760可恰當地對準，而在階梯式微透鏡1750及半導體台面結構1760之製造期間可不需要對準步驟。
圖 18A 至 圖 18D繪示根據某些具體實例的製造包括CMOS背板及具有原生階梯式微透鏡之微LED陣列的微LED裝置之方法的範例。 圖 18A顯示CMOS背板1804之範例及微LED晶圓1802之範例。CMOS背板1804可類似於圖8A、圖9、圖11C及圖12D中所示的結構，且可包括一或多個互連層，該一或多個互連層包括接合層1830。接合層1830可包括金屬接合襯墊或可包括固體金屬層。微LED晶圓1802可類似於微LED晶圓1102或1200，且可包括基板1810、第一半導體層1820（例如，n型半導體層）、作用區1822及第二半導體層1824（例如，p型半導體層）。微LED晶圓1802亦可包括接合層1826，該接合層1826可包括如上文關於例如圖11B或圖12C所描述的金屬接合襯墊或固體金屬接合層。微LED晶圓1802可經由上文所描述的金屬至金屬接合或混合接合接合至CMOS背板1804。
圖 18B顯示在將微LED晶圓1802接合至CMOS背板1804之後，可如上文關於例如圖11D及圖12E所描述移除微LED晶圓1802之基板1810，以暴露第一半導體層1820。 圖 18C顯示可如上文關於例如圖17A至圖17J所描述在第一半導體層1820、作用區1822及第二半導體層1824中蝕刻階梯式微透鏡1840及半導體台面結構1842。如上文關於圖11E所描述，在接合層1826及接合層1830為固體金屬層的具體實例中，蝕刻亦可蝕刻穿過接合層1826及接合層1830以形成用於個別微LED之個別金屬接點。
圖 18D顯示鈍化層1850可沈積於半導體台面結構1842之側壁上，且填充材料1852可沈積在半導體台面結構1842之間的區中，如上文關於例如圖11F及圖12C所描述。填充材料1852可包括例如金屬（例如，Cu或Al）、介電材料（例如，SiN、SiO 2、Al 2O 3）或組合。金屬填充材料亦可充當微LED之側壁反射器及電極（例如，陰極）。在一些具體實例中，抗反射塗層（圖18D中未示）可形成於階梯式微透鏡1840上以減小階梯式微透鏡1840與空氣之間的界面處的反射。
圖 19A繪示不具有微透鏡之微LED裝置1900之範例的模型。在所繪示範例中，微LED裝置1900可包括半導體台面結構1910、鈍化層1920（例如，包括SiN、SiO 2或Al 2O 3）、底部反射器及接點1930、包圍半導體台面結構1910之填充材料1940（例如，包括諸如Cu或Al的金屬）及透明導電層1950（例如，包括ITO）。半導體台面結構1910可包括p型半導體層、作用區及n型半導體層。半導體台面結構1910之寬度可為約2 μm。鈍化層1920可包括可具有比半導體台面結構1910之折射率低之折射率的介電材料，且因此在鈍化層1920與半導體台面結構1910之間的界面處可發生全內反射。
圖 19B繪示由圖19A之微LED裝置1900發射之光束的束輪廓。圖19B中之曲線1970顯示所萃取光之隨特定波長（例如，約454 nm之中心波長）之所發射光的發射角而變化的功率密度。曲線1972顯示所萃取光之隨發射角而變化之光譜整合功率密度，其中所發射光之光譜的半高全寬（full-width at half-maximum；FWHM）可為約20 nm。具有±90°內之發射角之所萃取光的總光萃取效率可為約28.3%，且具有±18.5°內之發射角之所萃取光的所收集光萃取效率可為約2.6%。
圖 19C繪示根據某些具體實例的包括原生階梯式微透鏡1960之微LED裝置1902之範例的模型。在所繪示範例中，微LED裝置1902可包括半導體台面結構1912、鈍化層1922（例如，包括SiN、SiO 2或Al 2O 3）、底部反射器及接點1932、包圍半導體台面結構1910之填充材料1942（例如，包括諸如Cu或Al之金屬）、原生階梯式微透鏡1960及原生階梯式微透鏡1960上之抗反射塗層1952（例如，包括SiO 2）。半導體台面結構1912可包括p型半導體層、作用區及n型半導體層。填充材料1942可充當與半導體台面結構1912之半導體層（例如，n摻雜半導體層）的接點（例如，n接點）。半導體台面結構1910之寬度可小於約2 μm。鈍化層1922可包括可具有比半導體台面結構1912之折射率低之折射率的介電材料，且因此在鈍化層1922與半導體台面結構1912之間的界面處可發生全內反射。可使用上文關於例如圖17A至圖18D所描述的製程在半導體磊晶層中製造原生階梯式微透鏡1960及半導體台面結構1912。
圖 19D繪示由圖19C之微LED裝置1902之範例發射的光束之束輪廓。圖19D中之曲線1980顯示所萃取光之隨特定波長（例如，約450 nm之中心波長）之所發射光的發射角而變化之功率密度。曲線1982顯示所萃取光之隨發射角而變化之光譜整合功率密度，其中所發射光之光譜之FWHM可為約20 nm。具有±90°內之發射角之所萃取光的總光萃取效率可為約43.2%，且具有±18.5°內之發射角之所萃取光的所收集光萃取效率可為約4.0%，其比微LED裝置1900之所收集LEE（例如，約2.6%）高得多。
圖 20包括繪示根據某些具體實例的製造階梯式微透鏡陣列之製程之範例的流程圖2000。應注意，圖20中所繪示的操作提供用於製造微LED裝置之階梯式微透鏡的特定製程。亦可根據替代具體實例執行其他操作序列。舉例而言，替代具體實例可以不同次序執行操作。此外，圖20中所繪示的個別操作可包括可以適於個別操作之各種序列執行的多個子操作。此外，可取決於特定應用而添加或移除一些操作。在一些實施中，可並行地執行兩個或更多個操作。所屬領域中具通常知識者將認識到許多變化、修改及替代方案。
區塊2010中之操作可包括如上文關於例如圖14A及圖17A所描述將蝕刻遮罩層沈積於透鏡材料層上，該透鏡材料層可包括例如諸如SiN、SiO 2、TiO 2或Al 2O 3之介電材料，或諸如GaAs、GaN或AlGaInP之半導體材料。在一些具體實例中，透鏡材料層可具有與微LED相同的基底材料，且可為在微LED之磊晶層之生長之前或之後生長的磊晶層。蝕刻遮罩層可包括可不同於透鏡材料層之材料的材料，且因此可具有不同於使用相同蝕刻配方或在相同蝕刻條件下之透鏡材料層之蝕刻速率的蝕刻速率。在一個範例中，蝕刻遮罩層可包括SiO 2。
區塊2020中之操作可包括如上文關於例如圖14B至圖14C、圖16A及圖17B至圖17C所描述圖案化蝕刻遮罩層以形成蝕刻遮罩。可藉由例如以下形成蝕刻遮罩：將光阻層沈積於蝕刻遮罩層上；經由光罩將光阻層暴露於光（例如，UV光）；使光阻層顯影；以及使用經顯影光阻層蝕刻蝕刻遮罩層以將光阻層中之圖案轉移至蝕刻遮罩層。形成於蝕刻遮罩層中的蝕刻遮罩可包括用於蝕刻階梯式微透鏡陣列的複數個區。區界定待製造之階梯式微透鏡之中心。區陣列之間距可與微LED陣列之間距相同，諸如小於約5 μm或小於約2 μm。區陣列中之各區之大小可等於階梯式微透鏡之頂部階梯級之所要大小。
區塊2030中之操作可包括如上文關於例如圖14C及圖17C所描述使用蝕刻遮罩蝕刻透鏡材料層。蝕刻製程可針對蝕刻遮罩具有低蝕刻速率，且針對透鏡材料層具有高得多的蝕刻速率。由蝕刻移除之透鏡材料層之區的厚度（亦即，蝕刻深度）可由階梯式微透鏡之頂部階梯級之所要高度判定，且可例如由蝕刻時間控制。在一些具體實例中，可在相同蝕刻製程中使用光阻層蝕刻蝕刻遮罩層及透鏡材料層，其中蝕刻製程可針對蝕刻遮罩層及透鏡材料層具有類似或相同的蝕刻速率。
區塊2040中之操作可包括在透鏡材料層及剩餘蝕刻遮罩之表面上保形地沈積間隔物層，如上文關於例如圖14D及圖17D所描述。可使用例如ALD或其他表面保形沈積技術來沈積間隔物層，使得與蝕刻遮罩層之材料類似或相同的材料（例如，SiO 2）之均一層可沈積於蝕刻遮罩及透鏡材料層之經暴露表面上。間隔物層可在蝕刻遮罩及透鏡材料層之經暴露表面的表面法線方向上具有均一厚度。間隔物層之厚度可由階梯式微透鏡之第二階梯級（距頂部）之寬度判定，且可使用諸如ALD之沈積技術例如藉由選擇ALD循環之數目而精確地控制。
區塊2050中操作可包括蝕刻間隔物層以暴露透鏡材料層且在透鏡材料層上形成新蝕刻遮罩，如上文關於例如圖14E及圖17E所描述。蝕刻製程可針對透鏡材料層具有低蝕刻速率，且針對間隔物層具有高得多的蝕刻速率。在蝕刻之後，新蝕刻遮罩可保留於頂部階梯級之頂部及側壁表面上。
區塊2060中之操作可包括使用新蝕刻遮罩蝕刻透鏡材料層以形成階梯式微透鏡陣列之第二階梯級，如上文關於例如圖14F及圖17F所描述。蝕刻製程可針對蝕刻遮罩具有低蝕刻速率，且針對透鏡材料層具有高得多的蝕刻速率。由蝕刻移除之透鏡材料層之區的厚度可由階梯式微透鏡陣列之第二階梯級之所要高度判定，且可例如由蝕刻時間控制。區塊2040至2060中之操作可重複地執行以形成階梯式微透鏡陣列之額外階梯級。
區塊2070中之視情況選用之操作可包括在使用上文所描述的製程形成階梯式微透鏡陣列之後，在半導體層堆疊中蝕刻半導體台面結構陣列，如上文關於例如圖17J及圖18C所描述。可使用蝕刻遮罩蝕刻半導體台面結構陣列。該蝕刻遮罩使用類似於區塊2040及區塊2050中之操作的製程而形成。以此方式，階梯式微透鏡與半導體台面結構可對準，且可在不使用任何對準製程的情況下製造。
在區塊2080處，可移除剩餘蝕刻遮罩。視情況，在區塊2090處，ARC層可沈積於形成在透鏡材料層中之階梯式微透鏡上以減小階梯式微透鏡與空氣之間的界面處的反射。
本文中所揭示之具體實例可用於實施人工實境系統之組件，或可結合人工實境系統實施。人工實境為在呈現給使用者之前已以某一方式調整之實境形式，其可包括例如虛擬實境、擴增實境、混合實境、混雜實境或其某一組合及/或衍生物。人工實境內容可包括完全產生之內容或與所擷取（例如，真實世界）內容組合之所產生內容。人工實境內容可包括視訊、音訊、觸覺回饋或其某一組合，且其中之任一者可在單一通道中或在多個通道中（諸如，對檢視者產生三維效果之立體視訊）呈現。另外，在一些具體實例中，人工實境亦可與用於例如在人工實境中產生內容及/或另外用於人工實境中（例如，在人工實境中執行活動）之應用、產品、配件、服務或其某一組合相關聯。提供人工實境內容之人工實境系統可實施於各種平台上，包括連接至主機電腦系統之HMD、獨立式HMD、行動裝置或計算系統，或能夠將人工實境內容提供至一或多個檢視者之任何其他硬體平台。
圖 21為用於實施本文中所揭示之範例中之一些的範例性近眼顯示器（例如，HMD裝置）之範例性電子系統2100的簡化方塊圖。電子系統2100可用作上文所描述之HMD裝置或其他近眼顯示器的電子系統。在此範例中，電子系統2100可包括一或多個處理器2110及記憶體2120。處理器2110可經配置以執行用於在數個組件處執行操作的指令，且可為例如適合實施於攜帶型電子裝置內的通用處理器或微處理器。處理器2110可與電子系統2100內之複數個組件以通信方式耦合。為了實現此通信耦合，處理器2110可跨越匯流排2140與其他所繪示組件通信。匯流排2140可為適於在電子系統2100內傳送資料之任何子系統。匯流排2140可包括複數個電腦匯流排及額外電路系統以傳送資料。
記憶體2120可耦合至處理器2110。在一些具體實例中，記憶體2120可提供短期儲存及長期儲存兩者，且可劃分成若干單元。記憶體2120可為揮發性的，諸如靜態隨機存取記憶體（static random access memory；SRAM）及/或動態隨機存取記憶體（dynamic random access memory；DRAM），及/或為非揮發性的，諸如唯讀記憶體（read-only memory；ROM）、快閃記憶體及類似者。此外，記憶體2120可包括可抽換式儲存裝置，諸如安全數位（secure digital；SD）卡。記憶體2120可提供電腦可讀取指令、資料結構、程式模組及用於電子系統2100之其他資料的儲存。
在一些具體實例中，記憶體2120可儲存複數個應用程式模組2122至2124，該等應用程式模組可包括任何數目之應用程式。應用程式之範例可包括遊戲應用程式、會議應用程式、視訊播放應用程式或其他合適之應用程式。應用程式可包括深度感測功能或眼睛追蹤功能。應用程式模組2122至2124可包括待由處理器2110執行之特定指令。在一些具體實例中，應用程式模組2122至2124之某些應用程式或部分可由其他硬體模組2180執行。在某些具體實例中，記憶體2120可另外包括安全記憶體，該安全記憶體可包括額外安全控制以防止對安全資訊之複製或其他未授權存取。
在一些具體實例中，記憶體2120可包括加載在其中之作業系統2125。作業系統2125可操作以起始執行由應用程式模組2122至2124提供之指令及/或管理其他硬體模組2180，以及與可包括一或多個無線收發器之無線通信子系統2130介接。作業系統2125可適於跨電子系統2100之組件執行其他操作，包括執行緒處理、資源管理、資料儲存控制及另一類似功能性。
無線通信子系統2130可包括例如紅外線通信裝置、無線通信裝置及/或晶片組（諸如，Bluetooth®裝置、IEEE 802.11裝置、Wi-Fi裝置、WiMax裝置、蜂巢式通信設施等）及/或類似通信介面。電子系統2100可包括用於無線通信之一或多個天線2134，作為無線通信子系統2130之部分或作為耦合至該系統之任何部分的單獨組件。取決於所要功能性，無線通信子系統2130可包括分開的收發器以與基地收發器台以及其他無線裝置及存取點通信，其可包括與諸如無線廣域網路（wireless wide-area network；WWAN）、無線區域網路（wireless local area network；WLAN）或無線個人區域網路（wireless personal area network；WPAN）之不同資料網路及/或網路類型通信。WWAN可為例如WiMax（IEEE 802.16）網路。WLAN可為例如IEEE 802.11x網路。WPAN可為例如藍牙網路、IEEE 802.15x或一些其他類型之網路。本文中所描述之技術亦可用於WWAN、WLAN及/或WPAN之任何組合。無線通信子系統2130可准許與網路、其他電腦系統及/或本文所描述之任何其他裝置交換資料。無線通信子系統2130可包括用於使用天線2134及無線鏈路2132傳輸或接收諸如HMD裝置之識別符、位置資料、地理地圖、熱圖、相片或視訊之資料的構件。
電子系統2100之具體實例亦可包括一或多個感測器2190。感測器2190可包括例如影像感測器、加速計、壓力感測器、溫度感測器、近接感測器、磁力計、陀螺儀、慣性感測器（例如，組合加速計與陀螺儀之模組）、環境光感測器、可操作以提供感測輸出及/或接收感測輸入之任何其他類似的模組，諸如深度感測器或位置感測器。
電子系統2100可包括顯示模組2160。顯示模組2160可為近眼顯示器，且可以圖形方式將來自電子系統2100之資訊，諸如影像、視訊及各種指令呈現給使用者。此資訊可源自一或多個應用程式模組2122至2124、虛擬實境引擎2126、一或多個其他硬體模組2180、其組合，或用於為使用者解析圖形內容（例如，藉由作業系統2125）之任何其他合適的手段。顯示模組2160可使用LCD技術、LED技術（包括例如OLED、ILED、μ-LED、AMOLED、TOLED等）、發光聚合物顯示器（light emitting polymer display；LPD）技術，或某其他顯示技術。
電子系統2100可包括使用者輸入/輸出模組2170。使用者輸入/輸出模組2170可允許使用者將動作請求發送至電子系統2100。動作請求可為執行特定動作之請求。舉例而言，動作請求可為開始或結束應用程式或執行該應用程式內之特定動作。使用者輸入/輸出模組2170可包括一或多個輸入裝置。範例性輸入裝置可包括觸控螢幕、觸控板、麥克風、按鈕、撥號盤、開關、鍵盤、滑鼠、遊戲控制器，或用於接收動作請求且將接收到之動作請求傳達至電子系統2100之任何其他合適的裝置。在一些具體實例中，使用者輸入/輸出模組2170可根據自電子系統2100接收到之指令將觸覺回饋提供至使用者。舉例而言，可在接收到動作請求或已執行動作請求時提供觸覺回饋。
電子系統2100可包括攝影機2150，該攝影機2150可用於拍攝使用者之相片或視訊，例如用於追蹤使用者的眼睛位置。攝影機2150亦可用於拍攝環境之相片或視訊，例如用於VR、AR或MR應用。攝影機2150可包括例如具有數百萬或數千萬個像素之互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）影像感測器。在一些實施中，攝影機2150可包括可用以擷取3D影像之兩個或更多個攝影機。
在一些具體實例中，電子系統2100可包括複數個其他硬體模組2180。其他硬體模組2180中之各者可為電子系統2100內之實體模組。雖然其他硬體模組2180中之各者可經永久配置為結構，但其他硬體模組2180中之一些可經暫時配置以執行特定功能或暫時被啟動。其他硬體模組2180之範例可包括例如音訊輸出及/或輸入模組（例如，麥克風或揚聲器）、近場通信（near field communication；NFC）模組、可再充電電池、電池管理系統、有線/無線電池充電系統等。在一些具體實例中，其他硬體模組2180之一或多個功能可實施於軟體中。
在一些具體實例中，電子系統2100之記憶體2120亦可儲存虛擬實境引擎2126。虛擬實境引擎2126可執行電子系統2100內之應用程式，且自各種感測器接收HMD裝置之位置資訊、加速資訊、速度資訊、經預測未來位置，或其任何組合。在一些具體實例中，由虛擬實境引擎2126接收到之資訊可用於為顯示模組2160產生信號（例如，顯示指令）。舉例而言，若接收到之資訊指示使用者已看向左邊，則虛擬實境引擎2126可產生用於HMD裝置之內容，該內容反映使用者在虛擬環境中之移動。另外，虛擬實境引擎2126可回應於自使用者輸入/輸出模組2170接收到之動作請求而執行應用程式內之動作，並將回饋提供至使用者。所提供回饋可為視覺回饋、聽覺回饋或觸覺回饋。在一些實施中，處理器2110可包括可執行虛擬實境引擎2126之一或多個GPU。
上文所論述之方法、系統及裝置為範例。在適當時各種具體實例可省略、取代或添加各種程序或組件。舉例而言，在替代配置中，可按不同於所描述次序之次序來執行所描述之方法，及/或可添加、省略及/或組合各種階段。同樣，在各種其他具體實例中可組合關於某些具體實例所描述之特徵。可以類似方式組合具體實例之不同態樣及元件。並且，技術發展，且因此許多元件為範例，該等範例並不將本揭示之範圍限制於彼等特定範例。
在本說明中給出特定細節以提供具體實例之透徹理解。然而，可在沒有此等特定細節之情況下實踐具體實例。舉例而言，已在無不必要細節的情況下顯示熟知的電路、製程、系統、結構及技術，以便避免混淆具體實例。本說明書僅提供範例性具體實例，且並不意欲限制本發明之範圍、適用性或配置。實情為，具體實例之先前描述將為所屬技術領域中具有通常知識者提供用於實施各種具體實例之啟發性描述。可在不脫離本揭示之精神及範圍的情況下對元件之功能及配置進行各種改變。
並且，將一些具體實例描述為描繪為流程圖或方塊圖之過程。儘管各者可將操作描述為依序製程，但操作中之許多者可並行地或同時來執行。另外，可重新配置操作之次序。程序可具有未包括於圖式中之額外步驟。此外，可由硬體、軟體、韌體、中間軟體、微碼、硬體描述語言或其任何組合實施方法之具體實例。
如本文中所使用，術語「及」及「或」可包括多種含義，該等含義亦預期至少部分地取決於使用此類術語之上下文。典型地，「或」若用以關聯清單，諸如A、B或C，則意欲意謂A、B及C（此處以包括性意義使用），以及A、B或C（此處以獨佔式意義使用）。此外，如本文中所使用之術語「一或多個」可用於以單數形式描述任何特徵、結構或特性，或可用以描述特徵、結構或特性之某一組合。然而，應注意，此僅為一說明性範例且所主張之主題不限於此範例。此外，術語「中之至少一者」若用以關聯清單（諸如，A、B或C），則可解譯為意謂A、B、C或A、B及/或C之任何組合，諸如AB、AC、BC、AA、ABC、AAB、AABBCCC等。
因此，應在說明性意義上而非限定性意義上看待說明書及圖式。然而，將顯而易見，可在不脫離如申請專利範圍中所闡述的更廣泛精神及範圍之情況下對本發明進行添加、減去、刪除以及其他修改及改變。因此，儘管已描述了特定具體實例，但此等具體實例並不意欲為限制性的。各種修改及等效者在以下申請專利範圍之範圍內。
100:人工實境系統環境 110:控制台 112:應用程式商店 114:頭戴裝置追蹤模組 116:人工實境引擎 118:眼睛追蹤模組 120:近眼顯示器 122:顯示電子件 124:顯示光學件 126:定位器 128:位置感測器 130:眼睛追蹤單元 132:慣性量測單元 140:輸入/輸出介面 150:外部成像裝置 200:HMD裝置 220:主體 223:底側 225:前側 227:左側 230:頭部綁帶 300:近眼顯示器 305:框架 310:顯示器 330:照明器 340:高解析度攝影機 350a:感測器 350b:感測器 350c:感測器 350d:感測器 350e:感測器 400:擴增實境系統 410:投影機 412:影像源 414:投影機光學件 415:組合器 420:基板 430:輸入耦合器 440:輸出耦合器 450:光 460:光 490:眼睛 495:眼動區 500:近眼顯示器裝置 510:光源 512:紅光發射器 514:綠光發射器 516:藍光發射器 520:投影光學件 530:波導顯示器 532:耦合器 540:光源 542:紅光發射器 544:綠光發射器 546:藍光發射器 550:近眼顯示器裝置 560:自由形式光學元件 570:掃描鏡面 580:波導顯示器 582:耦合器 590:使用者之眼睛 600:近眼顯示器系統 610:影像源組裝件 620:控制器 630:影像處理器 640:顯示面板 642:光源 644:驅動電路 650:投影機 700:LED 705:LED 710:基板 715:基板 720:半導體層 725:半導體層 730:作用層 732:台面側壁 735:作用層 740:半導體層 745:半導體層 750:重摻雜半導體層 760:導電層 765:電接點 770:鈍化層 775:介電層 780:接觸層 785:電接點 790:接觸層 795:金屬層 805:離子或快速原子束 810:基板 815:離子或快速原子束 820:電路 822:電互連件 825:壓縮壓力 830:接觸襯墊 835:熱量 840:介電區 850:晶圓 860:介電材料層 870:微LED 880:p接點 882:n接點 900:LED陣列 910:基板 920:積體電路 922:互連件 930:接觸襯墊 940:介電層 950:n型層 960:介電層 970:微LED 972:n接點 974:p接點 982:球面微透鏡 984:光柵 986:微透鏡 988:抗反射層 1001:LED陣列 1002:第一晶圓 1003:晶圓 1004:基板 1005:載體基板 1006:第一半導體層 1007:LED 1008:作用層 1009:基底層 1010:第二半導體層 1011:驅動電路 1012:接合層 1013:接合層 1015:圖案化層 1102:微LED晶圓 1104:背板晶圓 1106:晶圓堆疊 1108:台面結構 1110:基板 1112:緩衝層 1114:n型半導體層 1116:作用區 1118:p型半導體層 1120:反射器層 1122:接合層 1130:基板 1132:介電層 1134:金屬襯墊 1140:接合層 1150:鈍化層 1152:側壁反射器層 1154:介電材料 1160:共同電極層 1200:微LED晶圓 1202:半導體台面結構 1204:晶圓 1206:背板晶圓 1210:基板 1220:n型半導體層 1230:作用區 1240:p型半導體層 1245:鈍化層 1250:反射金屬層 1252:介電材料 1260:介電材料 1262:背向反射器及p接點 1270:基板 1272:金屬襯墊 1274:介電層 1280:透明導電氧化物層 1290:非原生透鏡 1300:微LED裝置 1302:微LED裝置 1310:微LED 1312:微LED 1320:半導體台面結構 1322:半導體台面結構 1330:背向反射器及電接點 1332:背向反射器及電接點 1340:側壁鈍化及反射器層 1342:側壁鈍化及反射器層 1350:微透鏡 1352:階梯式微透鏡 1360:TCO層 1362:TCO層 1410:透鏡材料層 1412:頂部階梯級 1414:第二階梯級 1416:第三階梯級 1420:蝕刻遮罩層 1422:蝕刻遮罩 1424:間隔物層 1426:蝕刻遮罩 1428:間隔物層 1430:經圖案化光阻層 1440:蝕刻遮罩 1510:階梯式微透鏡 1512:階梯式微透鏡 1514:階梯式微透鏡 1516:階梯式微透鏡 1518:階梯式微透鏡 1520:間隔物層 1610:透鏡材料層 1612:階梯結構 1614:階梯結構 1616:階梯結構 1618:階梯式微透鏡 1620:蝕刻遮罩 1630:間隔物層 1632:部分 1634:間隔物層 1636:部分 1640:微LED 1642:周邊區 1644:中心區 1652:周邊區 1654:中心區 1710:半導體層堆疊 1712:頂部階梯級 1714:第二階梯級 1716:第三階梯級 1720:蝕刻遮罩層 1722:蝕刻遮罩 1724:間隔物層 1726:蝕刻遮罩 1728:間隔物層 1730:經圖案化光阻層 1740:蝕刻遮罩 1742:蝕刻遮罩 1750:階梯式微透鏡 1760:半導體台面結構 1802:微LED晶圓 1804:CMOS背板 1810:基板 1820:第一半導體層 1822:作用區 1824:第二半導體層 1826:接合層 1830:接合層 1840:階梯式微透鏡 1842:半導體台面結構 1850:鈍化層 1852:填充材料 1900:微LED裝置 1902:微LED裝置 1910:半導體台面結構 1912:半導體台面結構 1920:鈍化層 1922:鈍化層 1930:底部反射器及接點 1932:底部反射器及接點 1940:填充材料 1942:填充材料 1950:透明導電層 1952:抗反射塗層 1960:原生階梯式微透鏡 1970:曲線 1972:曲線 1980:曲線 1982:曲線 2000:流程圖 2010:區塊 2020:區塊 2030:區塊 2040:區塊 2050:區塊 2060:區塊 2070:區塊 2080:區塊 2090:區塊 2100:電子系統 2110:處理器 2120:記憶體 2122:應用程式模組 2124:應用程式模組 2125:作業系統 2126:虛擬實境引擎 2130:無線通信子系統 2132:無線鏈路 2134:天線 2140:匯流排 2150:攝影機 2160:顯示模組 2170:使用者輸入/輸出模組 2180:硬體模組 2190:感測器
下文參考以下諸圖詳細描述說明性具體實例。 [圖1]為根據某些具體實例的包括近眼顯示器之人工實境系統環境之範例的簡化方塊圖。 [圖2]為呈用於實施本文中所揭示之範例中之一些的頭戴式顯示器（head-mounted display；HMD）裝置之形式的近眼顯示器之範例的透視圖。 [圖3]為呈用於實施本文中所揭示之範例中之一些的一副眼鏡之形式的近眼顯示器之範例的透視圖。 [圖4]繪示根據某些具體實例的包括波導顯示器之光學透視擴增實境系統之範例。 [圖5A]繪示根據某些具體實例的包括波導顯示器之近眼顯示器裝置之範例。 [圖5B]繪示根據某些具體實例的包括波導顯示器之近眼顯示器裝置之範例。 [圖6]繪示根據某些具體實例的擴增實境系統中之影像源組裝件之範例。 [圖7A]繪示根據某些具體實例的具有垂直台面結構之發光二極體（light emitting diode；LED）之範例。 [圖7B]為根據某些具體實例的具有拋物線形台面結構之LED之範例的橫截面圖。 [圖8A]至[圖8D]繪示根據某些具體實例的用於LED陣列之混合接合之方法的範例。 [圖9]繪示根據某些具體實例的其上製造有次級光學組件之LED陣列的範例。 [圖10A]繪示根據某些具體實例的用於LED陣列之晶粒至晶圓接合之方法的範例。 [圖10B]繪示根據某些具體實例的用於LED陣列之晶圓至晶圓接合之方法的範例。 [圖11A]至[圖11F]繪示使用無對準金屬至金屬接合及後接合台面形成來製造微LED裝置之方法的範例。 [圖12A]至[圖12E]繪示根據某些具體實例的製造微LED裝置之製程之範例。 [圖13A]繪示包括微LED上之微透鏡之微LED裝置的範例。 [圖13B]繪示根據某些具體實例的包括微LED上之階梯式微透鏡之微LED裝置的範例。 [圖14A]至[圖14I]繪示根據某些具體實例的製造包括微LED上之階梯式微透鏡之微LED裝置之方法的範例。 [圖15A]為根據某些具體實例的使用上文關於圖14A至圖14I所描述之方法製造階梯式微透鏡之範例的橫截面圖。 [圖15B]包括含有兩個階梯級之階梯式微透鏡之範例的影像。 [圖15C]至[圖15E]繪示具有不同橫向形狀之階梯式微透鏡之範例。 [圖16A]至[圖16K]繪示根據某些具體實例的製造包括微LED上之階梯式微透鏡之微LED裝置之方法的另一範例。 [圖17A]至[圖17J]繪示根據某些具體實例的製造包括微LED上之原生階梯式微透鏡之微LED裝置之方法的另一範例。 [圖18A]至[圖18D]繪示根據某些具體實例的製造包括CMOS背板及具有原生階梯式微透鏡之微LED陣列的微LED裝置之方法的另一範例。 [圖19A]繪示微LED裝置之範例之模型。 [圖19B]繪示由圖19A之微LED裝置之範例發射的光束之束輪廓。 [圖19C]繪示根據某些具體實例的包括原生階梯式微透鏡之微LED裝置之範例的模型。 [圖19D]繪示由圖19C之微LED裝置之範例發射的光束之束輪廓。 [圖20]包括繪示根據某些具體實例的製造包括階梯式微透鏡之微LED裝置之製程的範例之流程圖。 [圖21]為根據某些具體實例的近眼顯示器之範例之電子系統的簡化方塊圖。 在隨附圖式中，類似組件及/或特徵可具有相同參考標記。另外，可藉由在參考標記之後使用短劃線及在類似組件當中進行區分之第二標記來區分相同類型之各種組件。若在說明書中僅使用第一參考標記，則描述適用於具有相同第一參考標記而與第二參考標記無關的類似組件中之任一者。
900:LED陣列
910:基板
920:積體電路
922:互連件
930:接觸襯墊
940:介電層
950:n型層
960:介電層
970:微LED
972:n接點
974:p接點
982:球面微透鏡
984:光柵
986:微透鏡
988:抗反射層

Claims (20)

  1. 一種光源，其包含： 背板，其包括製造於其上之電路； 微發光二極體陣列，其接合至該背板且經配置以發射可見光；及 微透鏡陣列，其與該微發光二極體陣列對準且經配置以準直由該微發光二極體陣列發射之該可見光，其中該微透鏡陣列中之各微透鏡具有複數個離散厚度位準。
  2. 如請求項1之光源，其中該微透鏡陣列之間距等於或小於5 μm。
  3. 如請求項1之光源，其中該複數個離散厚度位準包括四個或更多個離散厚度位準。
  4. 如請求項1之光源，其中： 該微發光二極體陣列中之各微發光二極體包括半導體台面結構，該半導體台面結構包括經配置以發射該可見光之作用區；且 該微透鏡陣列中之各微透鏡之寬度比該作用區之寬度的1.3倍大。
  5. 如請求項1之光源，其中該微透鏡陣列包括形成於該微發光二極體陣列上或接合至該微發光二極體陣列之介電材料或半導體材料。
  6. 如請求項1之光源，其中該微透鏡陣列形成於半導體磊晶層中，該半導體磊晶層與該微發光二極體陣列實體接觸且具有與該微發光二極體陣列相同之基底半導體材料。
  7. 如請求項1之光源，其中在該複數個離散厚度位準中之各厚度位準下的該微透鏡之周邊由圓形或多邊形之形狀為特徵。
  8. 如請求項1之光源，其中該微透鏡接近於球面透鏡或非球面透鏡。
  9. 如請求項1之光源，其進一步包含該微透鏡陣列上之抗反射塗層。
  10. 如請求項1之光源，其中該微透鏡陣列之間距不同於該微發光二極體陣列之間距。
  11. 一種微發光二極體裝置，其包含： 背板，其包括製造於其上之電路；及 微發光二極體陣列，其接合至該背板，該微發光二極體陣列中之各微發光二極體包括半導體台面結構及形成於複數個半導體磊晶層中之微透鏡，其中該微透鏡以複數個離散厚度位準為特徵。
  12. 如請求項11之微發光二極體裝置，其中該微發光二極體陣列之間距等於或小於5 μm。
  13. 如請求項11之微發光二極體裝置，其中該複數個離散厚度位準包括四個或更多個離散厚度位準且以均一或非均一厚度階梯為特徵。
  14. 如請求項11之微發光二極體裝置，其中在該複數個離散厚度位準中之各厚度位準下的該微透鏡之周邊以圓形、橢圓形或多邊形之形狀為特徵。
  15. 如請求項11之微發光二極體裝置，其中該微透鏡接近於球面透鏡或非球面透鏡。
  16. 如請求項11之微發光二極體裝置，其中： 該微透鏡之中心與該半導體台面結構之中心對準；且 該半導體台面結構之寬度等於或大於該微透鏡之寬度。
  17. 一種製造階梯式微透鏡陣列之方法，該方法包含： 將蝕刻遮罩層沈積於透鏡材料層上； 圖案化該蝕刻遮罩層以在該透鏡材料層上形成第一蝕刻遮罩，該第一蝕刻遮罩包括對應於該階梯式微透鏡陣列之中心的複數個區； 使用該第一蝕刻遮罩來蝕刻該透鏡材料層以形成該階梯式微透鏡陣列之第一階梯級； 在該透鏡材料層及該第一蝕刻遮罩之表面上保形地沈積間隔物層； 使用第一蝕刻配方來蝕刻該間隔物層以暴露該透鏡材料層且在該透鏡材料層上形成第二蝕刻遮罩；以及 使用該第二蝕刻遮罩及第二蝕刻配方來蝕刻該透鏡材料層以形成該階梯式微透鏡陣列之第二階梯級。
  18. 如請求項17之方法，其中保形地沈積該間隔物層包括執行複數個原子層沈積循環。
  19. 如請求項17之方法，其進一步包含： 移除該階梯式微透鏡陣列上之剩餘蝕刻遮罩材料；以及 將抗反射塗層沈積於該階梯式微透鏡陣列上。
  20. 如請求項17之方法，其中： 該透鏡材料層包括一或多個半導體磊晶層；且 該方法包含進一步蝕刻該一或多個半導體磊晶層以在該階梯式微透鏡陣列下形成複數個半導體台面結構。
TW112108288A 2022-04-28 2023-03-07 在微發光二極體上的階梯式微透鏡 TW202346981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/732,093 US20230352466A1 (en) 2022-04-28 2022-04-28 Stepped micro-lens on micro-led
US17/732,093 2022-04-28

Publications (1)

Publication Number Publication Date
TW202346981A true TW202346981A (zh) 2023-12-01

Family

ID=86609788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108288A TW202346981A (zh) 2022-04-28 2023-03-07 在微發光二極體上的階梯式微透鏡

Country Status (3)

Country Link
US (1) US20230352466A1 (zh)
TW (1) TW202346981A (zh)
WO (1) WO2023212031A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11663938B2 (en) * 2018-10-08 2023-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Viewing device and method for providing virtual content overlapping visual objects
US20220209054A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071652A (en) * 1997-03-21 2000-06-06 Digital Optics Corporation Fabricating optical elements using a photoresist formed from contact printing of a gray level mask
TW200832744A (en) * 2007-01-26 2008-08-01 Delta Electronics Inc Light-emitting diode package and manufacturing method thereof
CN102341740B (zh) * 2009-06-22 2015-09-16 财团法人工业技术研究院 发光单元阵列、其制造方法和投影设备
CN105278010B (zh) * 2015-09-25 2017-01-11 河南仕佳光子科技股份有限公司 二氧化硅微透镜的制造方法
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
WO2020163127A1 (en) * 2019-02-05 2020-08-13 Facebook Technologies, Llc Architecture for hybrid tft-based micro display projector

Also Published As

Publication number Publication date
WO2023212031A1 (en) 2023-11-02
US20230352466A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
TW202234721A (zh) 用於小間距微型發光二極體之基於自對準氧化銦錫分散式布拉格反射鏡的p型觸點
US20220384516A1 (en) High reflectivity mesa sidewall electrodes
TW202346981A (zh) 在微發光二極體上的階梯式微透鏡
EP4062452A1 (en) Bonding of light emitting diode arrays
TW202243231A (zh) 用於多色光發射的具有選擇性多孔化的工程晶圓
TW202304001A (zh) 用於減少在低溫退火和接合中的凹陷之銅襯墊
WO2023163917A1 (en) Microdisplay architecture with light extraction efficiency enhancement
TW202337023A (zh) 無校準的微顯示架構
US20220384395A1 (en) High reflectivity wide bonding pad electrodes
TW202236662A (zh) 微型發光二極體陣列的n型觸點之低電阻電流擴散
TW202345381A (zh) 微發光二極體光萃取效率提升
TW202407421A (zh) 溝槽中的引導光萃取
US12107204B1 (en) Small-pitch micro-LEDs
EP4325588A1 (en) Micro-led design for high light extraction efficiency
US20230155074A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon
US20240021759A1 (en) Multi-color pixels
US20230187591A1 (en) P-side-up micro-leds
US20230369535A1 (en) Nanowire architecture for micro-displays
WO2023091693A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon
TW202327126A (zh) 半極化微型發光二極體
CN118872064A (zh) 沟槽中的导向光提取
CN116805662A (zh) 通过使用台面侧壁外延局限发光区域从微型led提取定向光