TW202321910A - 系統開機方法及其相關電腦系統 - Google Patents
系統開機方法及其相關電腦系統 Download PDFInfo
- Publication number
- TW202321910A TW202321910A TW110143886A TW110143886A TW202321910A TW 202321910 A TW202321910 A TW 202321910A TW 110143886 A TW110143886 A TW 110143886A TW 110143886 A TW110143886 A TW 110143886A TW 202321910 A TW202321910 A TW 202321910A
- Authority
- TW
- Taiwan
- Prior art keywords
- boot
- unit
- central processing
- computer system
- mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
- G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4416—Network booting; Remote initial program loading [RIPL]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
一種系統開機方法，用於包含複數個中央處理器之一電腦系統，該電腦系統另包含有一開機單元，其中該系統開機方法包含有該開機單元決定該電腦系統之一開機模式；將關於該開機模式之一開機訊號傳送至該電腦系統之該複數個中央處理器；以及該複數個中央處理器根據該開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。
Description
本發明係指一種系統開機方法及其相關電腦系統，尤指一種可達到高速運算以及分散系統風險之系統開機方法及其相關電腦系統。
因應高效能運算、雲端與人工智能（Artificial Intelligence，AI）運算所需，對於電腦系統或伺服器的運算能力的需求也隨之提高，因此現有的電腦系統或伺服器透過增加中央處理器（Central Processing Unit，CPU）的核心數目，以提升運算量以及資料儲存量。
然而，由於資料的運算過度集中在一個電腦系統或伺服器，當電腦系統中，部分中央處理器時，可能造成大量的資料損毀。因此，如何在提升電腦系統或伺服器的運算能力的前提下，分散系統安全的風險，即為本領域的重要課題之一。
有鑑於此，本發明提供一種系統開機方法及其相關電腦系統，以兼顧高速運算的前提下，分散電腦系統之風險。
本發明實施例揭露一種系統開機方法，用於包含複數個中央處理器之一電腦系統，該電腦系統另包含有一開機單元，其中該系統開機方法包含有該開機單元決定該電腦系統之一開機模式；將關於該開機模式之一開機訊號傳送至該電腦系統之該複數個中央處理器；以及該複數個中央處理器根據該開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。
本發明實施例另揭露一種電腦系統，其包含有複數個中央處理器；以及一開機單元，用來決定該電腦系統之一開機模式，將關於該開機模式之一開機訊號傳送至該電腦系統之該複數個中央處理器，以及該複數個中央處理器根據該開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。
請參考第1圖，第1圖為本發明實施例之一電腦系統10之示意圖。電腦系統10包含複數個中央處理器（Central Processing Unit，CPU）CPU_1、CPU_2及一開機單元BU。電腦系統10可以是搭載有多個處理器之一伺服器或電腦系統。中央處理器CPU_1、CPU_2可以是一單核心處理器或一多核心處理器，例如一單核心處理器、一四核心處理器或一六十四核心處理器。開機單元BU用來決定電腦系統10之一開機模式，將關於開機模式之一開機訊號傳送至電腦系統10之中央處理器CPU_1、CPU_2，使得中央處理器CPU_1、CPU_2根據開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。舉例而言，開機單元BU可以是一基板管理控制器（Baseboard Manager Controller，BMC）或具有開機功能的模組，用來管理電腦系統10之一系統電源。如此一來，本發明實施例之電腦系統10即切換可以不同的開機模式，使中央處理器CPU_1、CPU_2進入同一作業系統以達到高效率的運算處理，或者將中央處理器CPU_1、CPU_2分別獨立地進入不同的作業系統以分散系統風險。
值得注意的是，本發明並未限制中央處理器的個數，包含其他數量中央處理器的電腦系統，也適用於本發明。也就是說，在另一實施例中，中央處理器的數量可以是三個或更多個，而不限於兩個中央處理器。
詳細而言，請參考第2圖及第3圖，第2圖及第3圖為本發明實施例之開機模式之示意圖。第2圖以及第3圖繪示一主機板MB包含有搭載有多個中央處理器CPU_1、CPU_2...，其中第2圖繪示了在多中央處理器開機模式下，中央處理器CPU_1、CPU_2...於運作時可互相連接，以進入同一作業系統以處理同一執行緒或程式。
也就是說，在多中央處理器開機模式下，本發明實施例的電腦系統10之中央處理器CPU_1、CPU_2...一起工作，達到高效率的運算速度。另一方面，第3圖繪示了在獨立開機模式下，中央處理器CPU_1、CPU_2...分別獨立開機以進不入不同作業系統，以同時地處理不同執行緒或程式，進而分散系統安全的風險。
關於電腦系統10決定開機模式的方法，在一實施例中，開機單元BU根據電腦系統10之一硬體狀態或一韌體狀態決定開機模式。舉例來說，開機單元BU可根據電腦系統10的一接腳改變，或者一使用者於電腦系統10的韌體更改開機模式，因此當電腦系統10重啟時，開機單元BU透過一通訊介面，例如一增強序列周邊介面（enhanced Serial Peripheral Interface Bus，eSPI）或一四序列周邊介面（quad Serial Peripheral Interface Bus，QSPI）與中央處理器CPU_1、CPU_2溝通。
在一實施例中，請參考第4圖之本發明實施例之一電腦系統40之示意圖。與電腦系統10不同的地方在於，電腦系統40另包含一邏輯單元LU以及一數據多工器MUX，其中邏輯單元LU可以是一複雜可程式邏輯裝置（Complex Programmable Logic Device，CPLD）或一現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）。如第4圖所示，當中央處理器CPU_1、CPU_2進入多中央處理器開機模式時，開機單元BU決定中央處理器CPU_1、CPU_2之中央處理器CPU_1作為一主要中央處理器，開機單元BU透過一積體匯流排電路（Inter-Integrated Circuit，I²C）與邏輯單元LU溝通，再經由邏輯單元LU將開機訊號傳送至中央處理器CPU_1、CPU_2。此外，邏輯單元LU可根據開機訊號修改中央處理器CPU_1、CPU_2的訊號狀態，並且輸出通用型之輸入輸出（General-purpose input/output，GPIO）訊號至主機板MB上的數據多工器MUX或相關元件，使得主機板MB上的其他元件的訊號可以正確作動。
值得注意的是，在另一實施例中，開機單元BU也可直接將開機訊號傳送至中央處理器CPU_1、CPU_2，並且根據開機模式決定中央處理器CPU_1作為主要中央處理器，而不限制需要經由邏輯單元LU將開機訊號傳送至中央處理器CPU_1、CPU_2。
除此之外，當第4圖中的電腦系統40的中央處理器CPU_1、CPU_2進入獨立開機模式時，則開機單元BU決定每一中央處理器CPU_1、CPU_2為主要中央處理器，並且將對應的開機訊號經由邏輯單元LU傳送至中央處理器CPU_1、CPU_2。
請參考第5圖，第5圖為本發明實施例之一電腦系統50之示意圖。與電腦系統40不同的地方在於，第5圖的開機單元BU包含有複數個開機模組BU_1、BU_2。如第5圖所示，當開機單元BU包含有複數個開機模組BU_1、BU_2時，開機單元BU之開機模組BU_1用來管理電腦系統10之系統電源，並且開機模組BU_1透過一積體匯流排電路通訊介面確認開機單元BU包含有一第一數量之開機模組以及進行開機單元BU中其他開機模組的工作分配。其中，開機單元BU可透過主機板上MB的一韌體方式、一電壓位準改變，或偵測硬體的接腳是否連接等方式，確定開機單元BU中的開機模組的第一數量。舉例來說，開機單元BU可透過積體匯流排電路通訊介面確認開機單元BU包含開機模組BU_1、BU_2（即第一數量為二），接著每一開機模組BU_1、BU_2分別讀取一訊號準位，以判斷是否為一主要開機模組（即用來管理系統電源的開機模組）。舉例來說，當開機模組BU_1所讀取到的訊號準位為low時，代表為開機模組BU_1為主要開機模組；當開機模組BU_1讀到的訊號準位為high時，代表開機模組BU_1非主要的開機模組。
值得注意的是，用來作為管理電腦系統10的系統電源的開機模組BU_1（即主要開機模組）可以是預設的，或者可由使用者透過韌體進行設定。也就是說，當開機模組BU_1損壞時，則可根據電腦系統10的預設條件或由使用者更改為由開機模組BU_2管理系統電源。
在第5圖的實施例中，開機模組BU_1即可根據電腦系統50的韌體狀態或硬體狀態，決定對應的開機模式（即多中央處理器開機模式或獨立開機模式），並且透過邏輯單元LU將開機訊號傳送至中央處理器CPU_1、CPU_2。其中，邏輯單元LU可根據開機訊號修改中央處理器CPU_1、CPU_2的訊號狀態，以及輸出通用型之輸入輸出訊號至主機板MB上的數據多工器MUX或相關元件，使得主機板MB上的其他元件的訊號可以正確作動。
上述關於電腦系統40、50的訊號偵測流程可以被歸納為一系統開機方法60、70，如第6圖及第7圖所示。系統開機方法60為對應於第4圖的電腦系統40的實施例，其包含下列步驟：
步驟602：開始。
步驟604：開機單元BU上電；
步驟606：開機單元BU決定電腦系統40之開機模式；
步驟608：開機單元BU通知邏輯單元LU關於開機模式之開機訊號；
步驟610：邏輯單元LU傳送開機訊號至中央處理器CPU_1、CPU_2，以改變中央處理器CPU_1、CPU_2之訊號狀態；
步驟612：中央處理器CPU_1、CPU_2根據開機訊號進入多中央處理器開機模式或進入獨立開機模式；
步驟614：結束。
此外，系統開機方法70為對應於第5圖的電腦系統50的實施例，其包含下列步驟：
步驟702：開始。
步驟704：開機單元BU上電；
步驟706：確定開機單元BU中的開機模組BU_1、BU_2的第一數量；
步驟708：確定開機單元BU中的開機模組BU_1管理電腦系統50之系統電源；
步驟710：開機模組BU_1決定電腦系統50之開機模式；
步驟712：開機模組BU_1通知邏輯單元LU關於開機模式之開機訊號；
步驟714：邏輯單元LU傳送開機訊號至中央處理器CPU_1、CPU_2，以改變中央處理器CPU_1、CPU_2之訊號狀態；
步驟716：中央處理器CPU_1、CPU_2根據開機訊號進入多中央處理器開機模式或進入獨立開機模式；
步驟718：結束。
關於系統開機方法60、70的運作流程，可參考上述電腦系統10、40、50之實施例，在此不再贅述。
需注意的是，本領域具通常知識者可根據不同系統需求適當設計電腦系統。舉例來說，中央處理器或開機模組的數量、電腦系統中的元件的溝通介面之配置方式等，皆可根據系統的需求來調整，而不限於此，皆屬本發明之範疇。
綜上所述，本發明提供一種系統開機方法及其相關電腦系統，提供一種系統開機方法，將電腦系統切換於一多中央處理器開機模式或一獨立開機模式，以提升電腦系統或伺服器的運算能力，並且分散系統安全的風險。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10, 40, 50:電腦系統
60, 70:系統開機方法
602-614, 702-718:步驟
AUX_power:電源
BU:開機單元
BU_1, BU_2:開機模組
CPU_1, CPU_2:中央處理器
MB:主機板
LU:邏輯單元
MUX:數據多工器
第1圖為本發明實施例之一電腦系統之示意圖。
第2圖及第3圖為本發明實施例之一開機模式之示意圖。
第4圖及第5圖為本發明實施例之電腦系統之示意圖。
第6圖及第7圖為本發明實施例之一系統開機方法之示意圖。
60:系統開機方法
602-614:步驟
Claims (20)
- 一種系統開機方法，用於包含複數個中央處理器（Central Processing Unit，CPU）之一電腦系統，該電腦系統另包含有一開機單元，其中該系統開機方法包含有： 該開機單元決定該電腦系統之一開機模式； 將該開機模式之一開機訊號傳送至該電腦系統之該複數個中央處理器；以及 該複數個中央處理器根據該開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。
- 如請求項1所述之系統開機方法，其中該多中央處理器開機模式是該複數個中央處理器進入同一作業系統以處理同一執行緒或程式，該獨立開機模式是該複數個中央處理器獨立地進不入不同作業系統，以同時地處理不同執行緒或程式。
- 如請求項1所述之系統開機方法，其中該開機單元根據該電腦系統之一硬體狀態或一韌體狀態決定該開機模式。
- 如請求項1所述之系統開機方法，其中該開機單元之一第一開機模組用來管理該電腦系統之一系統電源。
- 如請求項4所述之系統開機方法，其中當該開機單元包含有複數個開機模組時，該開機單元之該第一開機模組透過一積體匯流排電路通訊介面確認該開機單元包含有一第一數量之開機模組。
- 如請求項5所述之系統開機方法，其中該開機單元透過一通訊介面將該開機訊號傳送至該複數個中央處理器。
- 如請求項5所述之系統開機方法，其中該複數個開機模組係以一韌體方式或一硬體方式確定該第一數量。
- 如請求項5所述之系統開機方法，其中由該開機單元之該第一開機模組決定該複數個中央處理器之一第一中央處理器作為一主要中央處理器。
- 如請求項1所述之系統開機方法，其另包含有： 當該複數個中央處理器進入該多中央處理器開機模式時，由該開機單元決定該複數個中央處理器之一第一中央處理器作為一主要中央處理器；以及 該開機單元經由一邏輯單元，將該開機訊號傳送至該複數個中央處理器。
- 如請求項1所述之系統開機方法，其另包含有： 當該複數個中央處理器進入該獨立開機模式時，由該開機單元決定該複數個中央處理器之每一中央處理器作為一主要中央處理器；以及 該開機單元經由一邏輯單元，將該開機訊號傳送至該複數個中央處理器。
- 一種電腦系統，其包含有： 複數個中央處理器；以及 一開機單元，用來決定該電腦系統之一開機模式，將關於該開機模式之一開機訊號傳送至該電腦系統之該複數個中央處理器，以及該複數個中央處理器根據該開機訊號進入一多中央處理器開機模式或進入一獨立開機模式。
- 如請求項11所述之電腦系統，其中該多中央處理器開機模式是該複數個中央處理器進入同一作業系統以處理同一執行緒或程式，該獨立開機模式是該複數個中央處理器獨立地進不入不同作業系統，以同時地處理不同執行緒或程式。
- 如請求項11所述之電腦系統，其中該開機單元根據該電腦系統之一硬體狀態或一韌體狀態決定該開機模式。
- 如請求項11所述之電腦系統，其中該開機單元之一第一開機模組用來管理該電腦系統之一系統電源。
- 如請求項14所述之電腦系統，其中當該開機單元包含有複數個開機模組時，該開機單元之該第一開機模組透過一積體匯流排電路通訊介面確認該開機單元包含有一第一數量之開機模組。
- 如請求項15所述之電腦系統，其中該開機單元透過一通訊介面將該開機訊號傳送至該複數個中央處理器。
- 如請求項15所述之電腦系統，其中該複數個開機模組係以一韌體方式或一硬體方式確定該第一數量。
- 如請求項15所述之電腦系統，其中由該開機單元之該第一開機模組決定該複數個中央處理器之一第一中央處理器作為一主要中央處理器。
- 如請求項11所述之系統開機方法，其中當該複數個中央處理器進入該多中央處理器開機模式時，由該開機單元決定該複數個中央處理器之一第一中央處理器作為一主要中央處理器；以及該開機單元經由一邏輯單元，將該開機訊號傳送至該複數個中央處理器。
- 如請求項11所述之系統開機方法，其中當該複數個中央處理器進入該獨立開機模式時，由該開機單元決定該複數個中央處理器之每一中央處理器作為一主要中央處理器；以及該開機單元經由一邏輯單元，將該開機訊號傳送至該複數個中央處理器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110143886A TWI841882B (zh) | 2021-11-25 | 2021-11-25 | 系統開機方法及其相關電腦系統 |
| CN202111541126.6A CN116166327A (zh) | 2021-11-25 | 2021-12-16 | 系统开机方法及其相关电脑系统 |
| US17/583,221 US20230161598A1 (en) | 2021-11-25 | 2022-01-25 | System booting method and related computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110143886A TWI841882B (zh) | 2021-11-25 | 2021-11-25 | 系統開機方法及其相關電腦系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202321910A true TW202321910A (zh) | 2023-06-01 |
| TWI841882B TWI841882B (zh) | 2024-05-11 |
Family
ID=86383806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110143886A TWI841882B (zh) | 2021-11-25 | 2021-11-25 | 系統開機方法及其相關電腦系統 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230161598A1 (zh) |
| CN (1) | CN116166327A (zh) |
| TW (1) | TWI841882B (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8914606B2 (en) * | 2004-07-08 | 2014-12-16 | Hewlett-Packard Development Company, L.P. | System and method for soft partitioning a computer system |
| US7441112B2 (en) * | 2005-06-30 | 2008-10-21 | Intel Corporation | Offloading the processing of a network protocol stack |
| US20090158299A1 (en) * | 2007-10-31 | 2009-06-18 | Carter Ernst B | System for and method of uniform synchronization between multiple kernels running on single computer systems with multiple CPUs installed |
| US7743375B2 (en) * | 2008-06-27 | 2010-06-22 | International Business Machines Corporation | Information handling system including dynamically merged physical partitions |
| CN102368167A (zh) * | 2011-07-07 | 2012-03-07 | 曙光信息产业股份有限公司 | 一种龙芯cpu的smp功能展示的方法 |
| WO2013008326A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士通株式会社 | ソフトウェア検証方法、およびソフトウェア検証システム |
| CN102236398A (zh) * | 2011-07-21 | 2011-11-09 | 曙光信息产业(北京)有限公司 | 一种龙芯刀片主板冷启动的方法 |
| CN103324495A (zh) * | 2012-03-23 | 2013-09-25 | 鸿富锦精密工业（深圳）有限公司 | 数据中心服务器开机管理方法及系统 |
| CN103514043B (zh) * | 2012-06-29 | 2017-09-29 | 华为技术有限公司 | 多处理器系统及该系统的数据处理方法 |
| CN103608792B (zh) * | 2013-05-28 | 2016-03-09 | 华为技术有限公司 | 支持多核架构下资源隔离的方法及系统 |
| JP6946867B2 (ja) * | 2017-09-01 | 2021-10-13 | 富士通株式会社 | 情報処理装置、管理装置およびプログラム |
| US11397587B2 (en) * | 2019-04-08 | 2022-07-26 | Assured Information Security, Inc. | Processor core isolation for execution of multiple operating systems on a multicore computer system |
| CN110134456B (zh) * | 2019-04-17 | 2022-08-16 | 阿波罗智联(北京)科技有限公司 | 用于管理操作系统的方法、装置、设备和存储介质 |
| CN112463342A (zh) * | 2020-12-14 | 2021-03-09 | 北京四方继保工程技术有限公司 | 一种多核cpu运行模式的平台架构设计方法 |
| US11927999B2 (en) * | 2021-10-14 | 2024-03-12 | Hewlett Packard Enterprise Development Lp | Server network interface card-located baseboard management controllers |
-
2021
- 2021-11-25 TW TW110143886A patent/TWI841882B/zh active
- 2021-12-16 CN CN202111541126.6A patent/CN116166327A/zh active Pending
-
2022
- 2022-01-25 US US17/583,221 patent/US20230161598A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116166327A (zh) | 2023-05-26 |
| TWI841882B (zh) | 2024-05-11 |
| US20230161598A1 (en) | 2023-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| US6438622B1 (en) | Multiprocessor system including a docking system | |
| US11775464B2 (en) | Computer system and a computer device | |
| US7490176B2 (en) | Serial attached SCSI backplane and detection system thereof | |
| US10579572B2 (en) | Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system | |
| US10783109B2 (en) | Device management messaging protocol proxy | |
| CN112868013A (zh) | 经由边带接口恢复场域可程序门阵列固件的系统及方法 | |
| US10996942B1 (en) | System and method for graphics processing unit firmware updates | |
| US11934661B1 (en) | Partitioning responsive to processors having a disparate number of memory modules | |
| TWI841882B (zh) | 系統開機方法及其相關電腦系統 | |
| US20210141665A1 (en) | Application aware graceful over current protection for multi-socket platforms | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| US10409940B1 (en) | System and method to proxy networking statistics for FPGA cards | |
| US12067404B2 (en) | Multiple firmware levels in a partitionable multi-processor system | |
| US12050920B2 (en) | Making a boot drive for a first partition inaccessible to other partitions in a partitionable system | |
| US11983540B1 (en) | Partitioning a multi-processor system having a single baseboard management controller | |
| US12099391B2 (en) | Independent control of power, clock, and/or reset signals to a partitioned node | |
| US11983053B1 (en) | Button press gestures on a single power button to power sequence a selected partitioned node | |
| US20240211427A1 (en) | Multiplexer for selectively connecting a single kvm connection to multiple central processing units | |
| US20240211372A1 (en) | Generating partition-dependent log output | |
| US20240211316A1 (en) | Partitioning responsive to processors having a disparate number of cores | |
| US20240329875A1 (en) | Selective connection of controllers to a single-ported input/output device | |
| US7868651B1 (en) | Off-die termination of memory module signal lines |