TW202320343A - 用於寬電源電壓範圍的半導體裝置結構 - Google Patents

用於寬電源電壓範圍的半導體裝置結構 Download PDF

Info

Publication number
TW202320343A
TW202320343A TW111101440A TW111101440A TW202320343A TW 202320343 A TW202320343 A TW 202320343A TW 111101440 A TW111101440 A TW 111101440A TW 111101440 A TW111101440 A TW 111101440A TW 202320343 A TW202320343 A TW 202320343A
Authority
TW
Taiwan
Prior art keywords
region
well
doped
doped region
conductivity type
Prior art date
Application number
TW111101440A
Other languages
English (en)
Other versions
TWI814209B (zh
Inventor
伯剛 鄧
吳文琦
伯諺 林
遊海斌
Original Assignee
中國大陸商晶門科技（深圳）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111649295.1A external-priority patent/CN116072667A/zh
Application filed by 中國大陸商晶門科技（深圳）有限公司 filed Critical 中國大陸商晶門科技（深圳）有限公司
Publication of TW202320343A publication Critical patent/TW202320343A/zh
Application granted granted Critical
Publication of TWI814209B publication Critical patent/TWI814209B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

揭示了一種用於將輸入訊號轉換爲輸出訊號的位準轉換器電路。位準轉換器包括輸入級和鎖存級。所述鎖存級包括至少電晶體，該電晶體的特徵在於與所述輸入級基本匹配的轉導，以防止電壓鉗位電路的分立實現。所述電晶體是半導體裝置，該半導體裝置包括具主動極摻雜區域的源極區以及具有第一摻雜區域和第二摻雜區域的汲極區。第一摻雜區域摻雜有第一導電性雜質。第二摻雜區域設置在所述第一摻雜區域的周圍以便圍繞第一摻雜區域，並且摻雜有第二導電性雜質。第二摻雜區域具有比第一摻雜區域更高的導通電阻，由此由第二摻雜區域產生高電阻串聯路徑，以模仿嵌入式電阻。

Description

用於寬電源電壓範圍的半導體裝置結構
本發明關於半導體製程技術的領域，並且具體地關於半導體裝置的佈圖結構，以用於簡化在具有寬電源電壓範圍的電路中的電路複雜性。
MOSFET被廣泛應用於各種應用領域的不同數位電路和類比電路。它可以實現高擊穿電壓和大電流容量，並且可以被集成到控制電路、邏輯區塊、電力開關以及其它電路中。爲了實現期望的性能，在MOSFET的導通狀態期間降低RDSon是設計考慮的因素之一，以使導通損耗最小化，由此可以降低功耗和延遲。
特別是在多電壓系統中，位準轉換器通常用於將訊號從一個電壓域轉換到另一個電壓域。電路可以被配置爲以較小的電壓操作IC以節省電力，並且驅動較高的輸出電壓以控制外部裝置、諸如另一個IC。例如，IC的核心邏輯電路使用1.2V和0V來代表邏輯1和0，並且I/O電路使用5V和0V來代表邏輯1和邏輯0。位準轉換器可以設置在核心邏輯電路和I/O電路之間，以用於將來自核心邏輯電路的訊號轉換爲用於I/O電路的另一個訊號。在某些應用中，位準轉換器具有寬的電源電壓範圍。然而，高度重複的位準轉換器可能會因爲電壓範圍而在過渡處出現競態（racing）的問題。因此，需要對位準轉換器進行修改，以處理如此寬的電源電壓範圍並且對任何轉導變化進行補償。
參考位準轉換器1A的理想情况，如圖1所示，常規的位準轉換器1A包括輸入級20（HVP1 21和HVP2 22）和具有交叉耦合的NMOS電晶體（HVN1 11和HVN2 12）的鎖存級10。爲了解釋當電源電壓範圍較寬時所遇到的問題，下面將描述常規位準轉換器1A的操作。
當輸入訊號IN處於邏輯低位準狀態、諸如接地時，HVP1(高電壓PMOS) 21導通並導電。同樣的輸入訊號IN被反相器31反相，因此HVP2 22被關斷。這將HVP1 21的汲極處的Qb節點拉到PWR(電源端)（諸如如3.3V）。Qb節點也被連接到HVN2 12的閘極。因此，Qb節點的過渡可以導通HVN2 12，並將Q節點拉到低PWR（諸如-20V或0V）。結果，HVN1 11被Q節點關斷。當輸入訊號IN處於邏輯高位準狀態時，同樣的概念也可以適用。常規的位準轉換器1A可以實現非常低的靜態電流消耗，並且輸出延遲也可以最小化。常規的位準轉換器1A的特徵是具有較寬的電源電壓範圍，如在所示的實施例中所展示的那樣，常規的位準轉換器1A可以將來自低電壓域的輸入電壓轉換爲適合於期望操作的來自高電壓域的輸出電壓（輸入電壓位準的5至20倍）。例如，輸入電壓可以在3.3V的範圍內，而跨越Q節點和Qb節點的輸出電壓在23.3V的範圍內。
儘管如此，圖1的位準轉換器1A是理想狀態，沒有考慮當在矽中實施所述電路時的實際物理特性。在實際情况下，在輸入級20（HVP1 21和HVP2 22）和具有交叉耦合NMOS電晶體（HVN1 11和HVN2 12）的鎖存級10之間的驅動電壓的差異將導致在過渡處的競態狀况。當電晶體的閘極電壓增加時，轉導會增加。需要HVP1 21和HVP2 22的面積增加，以便與NMOS電晶體HVN1 11、HVN2 12相匹配。
存在幾種方法來解決上述強調的問題。參照圖2，其提供了一種常用於防止在過渡處的競態狀况的替代位準轉換器1B。透過附加由HVN3 41和HVN4 42形成的兩個電流源作爲用於降低RDSon的電壓鉗位電路40，使HVN1 11和HVN2 12具有低驅動，其中HVN3 41和HVN4 42分別與HVN1 11和HVN2 12串聯連接。在兩個附加的NMOS電晶體HVN3 41和NMOS電晶體HVN4 42上的這些電壓由它們的導電性來控制。這種替代的位準轉換器1B的缺點是需要額外的電晶體和用於補償輸出電壓變化的VBIAS參考電路，這不期望地且不可避免地需要更大的晶粒尺寸。
因此，本領域需要一種結構，該結構試圖解決至少一些在具有寬電源電壓範圍的電路中發現的上述問題。此外，從隨後的詳細描述和所附的請求項中，結合本揭示內容的圖式和背景，其他期望的特徵和特性將變得顯而易見。
本文提供了一種用於簡化在具有寬電源電壓範圍的電路中的電路複雜性的半導體裝置的佈圖結構。本揭示內容的目的是提供一種結構，該結構可以防止在過渡處的競態，而不需要包括對於位準轉換器的複雜電路。
根據本揭示內容的實施例，揭示了一種用於將第一電壓域的輸入訊號轉換爲第二電壓域的輸出訊號的位準轉換器電路。該位準轉換器包括輸入級和鎖存級。所述輸入級接收輸入訊號。所述鎖存級與輸入級耦合，以用於儲存與輸入訊號相關聯的邏輯狀態並產生輸出訊號。所述鎖存級至少包括電晶體，該電晶體的特徵在於與輸入級基本匹配的轉導，以防止電壓鉗位電路的分立實現或電晶體面積的顯著增加。該電晶體是半導體裝置，該半導體裝置包括：源極區，該源極區具有形成在源極端子的下方的源極摻雜區域；以及汲極區，該汲極區具有第一摻雜區域和第二摻雜區域，所述第一摻雜區域和所述第二摻雜區域均形成在汲極端子的下方。第一摻雜區域摻雜有第一導電性雜質。第二摻雜區域設置在所述第一摻雜區域的周圍以便圍繞所述第一摻雜區域，並且摻雜有第二導電性雜質。所述第二摻雜區域具有比所述第一摻雜區域更高的導通電阻，由此由所述第二摻雜區域產生高電阻串聯路徑，以模仿嵌入式電阻。
根據本揭示內容的另一個態樣，所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在不同於所述第一阱區域的第二導電類型的第二阱區域中。
根據本揭示內容的第一態樣，所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度。所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及所述第一摻雜區域是重度摻雜的N+區域，並且所述第二摻雜區域是輕度摻雜的N+區域。替代地，所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及所述第一摻雜區域是重度摻雜的P+區域，並且所述第二摻雜區域是輕度摻雜的P+區域。
根據本揭示內容的第二態樣，所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜。所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及所述第一摻雜區域是N+區域，並且所述第二摻雜區域是P+區域。替代地，所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及所述第一摻雜區域是P+區域，並且所述第二摻雜區域是N+區域。
根據本揭示內容的另一個態樣，所述第二摻雜區域由摻雜濃度高於所述第一阱區域的第二導電類型的多個縱向條、多個橫向條或棋盤式佈置形成。
根據本揭示內容的另一個態樣，所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在第一導電類型的第二阱區域中，由此所述電晶體具有所述源極區和所述汲極區的對稱結構。
根據本揭示內容的另一個態樣，所述汲極端子、所述源極端子、或者所述汲極和所述源極端子兩者具有減小的主動區，以用於減小有效通道寬度，由此高電阻串聯路徑具有較高的電阻。
根據本揭示內容的另一個態樣，所述半導體裝置進一步包括設置在閘絕緣層上的閘電極，以用於在所述源極區和所述汲極區之間形成導電通道，並且其中所述高電阻串聯路徑形成在所述第一摻雜區域和所述導電通道之間。
根據本揭示內容的另一個態樣，所述半導體裝置進一步包括與所述第二摻雜區域相鄰並至少部分地在所述閘絕緣層之下的淺溝槽隔離區域。
根據本揭示內容的另一個態樣，所述鎖存級包括一對交叉耦合的電晶體。
提供本發明內容部分是爲了以簡化的形式介紹所選擇的概念，這些概念將在下文的具體實施方式部分進一步描述。本發明內容部分不旨在確定請求保護的主題的關鍵特徵或實質特徵，也不旨在將本發明內容部分用來作為用於確定請求保護的主題的範圍的輔助手段。本發明的其他態樣和優點如在下文的實施例中所述而被揭示。
本揭示內容整體上關於一種半導體處理裝置及其配置。更具體地，但不限於此，本揭示內容關於一種半導體裝置的佈圖結構，該半導體裝置用於簡化在具有寬電源電壓範圍的電路中的電路複雜性。該半導體處理裝置可以利用MOSFET來實施，例如，PMOS、NMOS或HVMOS（DMOS和LDMOS）電晶體。本揭示內容的目的是透過修改製程結構和/或佈圖設計來避免在具有寬電源電壓範圍的電路中在過渡處的競態狀况。
下面的詳細描述僅是示例性的，並且不旨在限制本揭示內容或其應用和/或用途。應當理解的是，存在大量的變型。詳細描述將使本發明所屬技術領域中具有通常知識者能夠實施本揭示內容的示例性實施例，而不需要進行不適當的實驗，並且應當理解，在不脫離所附請求項中闡述的本揭示內容的範圍的情况下，可以對示例性實施例中描述的功能和結構進行各種改變或修改。
在描述本發明的上下文中（特別是在所附請求項的上下文中），術語「一」、「一個」、「所述」和「至少一個」以及類似代表的使用將被視爲涵蓋單數和複數，除非本文另有說明或與上下文明顯矛盾。除非另有說明，否則術語「包括」、「具有」和「包含」應被視爲開放式術語（即意味著「包括但不限於」）。除非另有要求，否則使用本文提供的任何和所有的示例或示例性語言（例如，「諸如」）僅旨在是爲了更好地闡明本發明，並不對本發明的範圍構成限制。說明書中的任何語言都不應被視爲表明任何非請求保護的元素對本發明的實施是必不可少的。
優勢、優點、問題的解決方案以及可能導致任何優勢、優點或解決方案發生或變得更明顯的任何要素不應被視爲任何或所有請求項的關鍵、必要或基本特徵或要素。本發明僅由所附的請求項限定，請求項包括在本申請案的未決期間所做的任何修改以及那些已發布的請求項的所有等同物。
如本文在整個說明書中所使用的，符號N+、N、P+和P表示每種導電類型中雜質濃度的相對量。也就是說，N+表示N型雜質濃度高於N的雜質濃度，P+表示P型雜質濃度高於P的雜質濃度。爲了簡單且明瞭，N+型有時被稱爲N型，並且P+型有時被稱爲P型。
本揭示內容中描述的這些示例和其他實施例可以在一個單個晶粒中或在分開的晶粒中實施。替代地，本發明也可以利用一個以上的晶粒堆疊來實施，或嵌入到具有智慧財產區塊（intellectual property block）的積體電路中。根據本揭示內容中描述的示例，可以實施各種模式。本發明所屬技術領域中具有通常知識者在閱讀本揭示內容之後將容易理解，透過各種示例可以實現額外的或其他的優勢。
除非另有定義，否則本發明的實施例中使用的所有術語（包括技術術語和科學術語）都與本發明所屬技術領域中具有通常知識者通常理解的含義相同。
本揭示內容討論了位準轉換器的具體背景，位準轉換器是一種在IC裝置中高度重複的電路。透過最小化位準轉換器的尺寸，IC裝置的晶粒尺寸可以被顯著減小。然而，本發明可以應用於其他類型的電路和系統，例如，在用於包括第一系統區塊和第二系統區塊的多電壓系統的電路中，本揭示內容可以應用於電壓開關模組，以用於將訊號從在第一電壓位準下操作的第一系統區塊傳輸到在第二電壓位準下操作的第二系統區塊。另一個示例是具有資料輸入模組、資料輸出模組和電壓開關模組的分立電子部件，該電壓開關模組包括用於將訊號從資料輸入模組轉換到資料輸出模組的位準轉換器，其中該電壓開關模組包括用於將來自資料輸入模組的第一電壓域的輸入訊號轉換到用於資料輸出模組的第二電壓域的輸出訊號的位準轉換器。
如圖1和圖2所示，特別是用於多電壓系統的常規的位準轉換器1A、位準轉換器1B當以寬電源電壓範圍操作時，在過渡期間具有競態狀况。位準轉換器通常用於將第一電壓域的輸入訊號轉換爲第二電壓域的輸出訊號。例如，輸入電壓具有由3.3V限制的第一電壓域，而輸出電壓具有由23.3V限制的第二電壓域。這要求相對顯著地增加低電壓轉化面積，以避免競態狀况。這可以透過增加在輸入級20處的PMOS電晶體HVP1 21、PMOS電晶體HVP2 22的電晶體尺寸來進行，以便與鎖存級10處的NMOS電晶體相匹配。本發明提供了一種用於增加第一高電壓電晶體HVN1 11和第二高電壓電晶體HVN2 12的RDSon的裝置改進，這基本上等同於附加與汲極串聯的嵌入式電阻。因此，該新穎結構被最佳化，以在不顯著增加晶粒尺寸和成本的情况下避免競態狀况。
圖3示出了位準轉換器1C的電路圖，該位準轉換器1C具有在NMOS電晶體的汲極處的嵌入式電阻，以用於簡化具有寬電源電壓範圍的電路的電路複雜性，由此可以使晶粒面積最小化。位準轉換器1C被配置爲將來自第一電壓域的輸入電壓轉換爲來自第二電壓域的輸出電壓，該輸出電壓適合於所期望的操作。例如，輸入電壓可以在3.3V的範圍內，而跨過Q節點和Qb節點的輸出電壓在23.3V的範圍內。第二電壓域可以比第一電壓域大幾倍或超過20倍。位準轉換器1C包含：由PMOS電晶體21、PMOS電晶體22和反相器31組成的輸入級20；以及鎖存級50。輸入級20在HVP1 21的閘極處接收輸入訊號IN，而HVP2 22的閘極由反相的輸入訊號IN驅動，該反相的輸入訊號IN由反相器31反相。反相器31以高PWR電壓和低GND(接地)電壓爲基準。輸入訊號IN的範圍也在PWR和GND之間，這是第一電壓域。兩個PMOS電晶體（HVP1 21、HVP2 22）的汲極分別被電連接，以驅動在鎖存級50處的一對交叉耦合的NMOS電晶體（HVN1 11和HVN2 12）。當輸出電壓（第二電壓域）的變化如此之大時，由於閘極驅動電壓顯著變化，因此HVN1 11和HVN2 12的轉導將非常大。代替採用常規的最佳化電路的方法，本揭示內容提供了一種替代方法，以透過修改裝置結構來解決這個問題。鎖存級50耦合到輸入級20以用於儲存與從輸入級20接收的輸入訊號相關聯的邏輯狀態，並且在Q節點和Qb節點處產生輸出訊號。這對交叉耦合的NMOS電晶體（HVN1 11和HVN2 12）至少具有一個電晶體，所述電晶體的特徵在於汲極具有較高的RDSon，該RDSon相當於串聯連接了額外的嵌入式電阻51，由此該電晶體具有與輸入級20基本匹配的轉導，以用於防止如圖2的電壓鉗位電路的分立實現，或者用於顯著增加電晶體面積以用於匹配。在實際實施方案中，視乎第二電壓域與第一電壓域之間的比率及輸入級與鎖存級的尺寸比率，RDSon可增加約4至20倍。更佳的是，HVN1 11和HVN2 12兩者都具有較高的RDSon，使得由於晶圓間的變化和晶粒間的變化而產生誤差的機會較少。
類似地，本發明也適用於使用PMOS電晶體的位準轉換器1D，具有相同的益處。如圖4所示，提供了在PMOS電晶體的汲極處具有嵌入式電阻的位準轉換器1D的電路圖。透過顛倒圖3所示的NMOS和PMOS，輸入級20由NMOS電晶體23、NMOS電晶體24組成，以用於接收HVN2 23的閘極處的輸入訊號IN，並且HVN1 24的閘極由反相的輸入訊號IN驅動，該訊號由反相器32反相。反相器32以高PWR電壓和低GND電壓爲基準。輸入訊號IN的範圍也在PWR和GND之間，這是第一電壓域。兩個NMOS電晶體（HVN2 23、HVN1 24）的汲極分別被電連接，以驅動在鎖存級50處的一對交叉耦合的PMOS電晶體（HVP2 13和HVP1 14）。鎖存級50耦接到輸入級20以用於儲存與從輸入級20接收的輸入訊號相關聯的邏輯狀態，並且在Qb節點和Q節點處產生輸出訊號。這對交叉耦合的PMOS電晶體（HVP2 13和HVP1 14）具有至少一個電晶體，該電晶體的特徵在於汲極具有較高的RDSon，該RDSon等同於串聯連接了額外的嵌入式電阻53，由此該電晶體具有與輸入級20基本匹配的轉導，以用於防止如圖2的電壓鉗位電路的分立實現，或者用於顯著增加電晶體面積以用於匹配。更佳的是，HVP2 13和HVP1 14兩者都有較高的RDSon，從而由於晶圓間的變化和晶粒間的變化而產生誤差的機會較少。
用於實現較高的RDSon的半導體裝置結構在圖5中示出，該圖5是在鎖存級50中實施的具有非對稱結構的交叉耦合的NMOS電晶體（HVN1 11或HVN2 12）之一的佈圖結構的截面圖。在較佳的實施例中，這種結構是在圖3的位準轉換器中實施的，其可以用於簡化在具有寬電源電壓範圍的電路中的電路複雜性。儘管爲了展示本發明而示出了NMOS，但是對於本發明所屬技術領域中具有通常知識者人員顯而易見的是，可以利用其他MOSFET、例如PMOS電晶體來實施類似的結構，而不偏離本發明的範圍和精神。
所述半導體裝置包括：閘電極110、源極區130、汲極區120和主體區域140，它們都形成在具有EPI層260的基底200上；以及一個或多個阱區域，諸如HVPW(高電壓P阱) 270和HVNW 280。
圖5中所示的實施例是NMOS電晶體，並且因此EPI層260是P-EPI(外延(epitaxy))或P阱。在基底200上形成的主體區域140被繫接到源極區域130並且設置在HVPW 270中以獲得非對稱結構。因此，主體區域140是P型的，並且在基底內形成ISO區域150，以用於限定主體區域140。ISO區域150可以由HVPW 270形成。
汲極區120被設置在第一導電類型的第一阱區域中，該第一阱區域是用於NMOS電晶體的HVNW 280。源極區域130被設置在與第一阱區域不同的第二導電類型的第二阱區域中，該第二阱區域是佈置在第一阱區域旁邊的HVPW 270。替代地，當電晶體是PMOS電晶體時，主體區域140和EPI層260是N型的。用於汲極的第一阱區域是HVPW 270，而用於源極的第二阱區域是HVNW 280。
閘電極110設置在閘絕緣層111上，以用於在基底200上在源極區130和汲極區120之間形成導電通道112。閘電極110電連接到Qb節點或Q節點以及在交叉耦合配置中的另一電晶體的汲極端子。
源極區130具有縱向地形成在被佈置爲用於連接或佈線的源極端子（未示出）下方的源極摻雜區域131。源極摻雜區域131摻雜有第一導電類型，例如，如圖示的實施例中所示的用於NMOS電晶體的情况的N+導電性雜質，其中NLDD(N型輕度摻雜汲極(N-type lightly doped drain)) 132從源極摻雜區域131橫向延伸。源極區130和主體區域140至少被在基底200的上表面上的STI(淺溝槽隔離)區域163分隔和隔離。
汲極區120具有縱向地形成在被佈置爲用於連接或佈線的汲極端子（未示出）下方的第一摻雜區域121和第二摻雜區域100。第一摻雜區域121摻雜有第一導電性雜質。提供設置在第一摻雜區域121周圍的第二摻雜區域100來增加在汲極端子處的RDSon。特別是，第二摻雜區域100摻雜有不同於第一導電性雜質的第二導電性雜質。存在幾種不同的配置來實現在汲極區120處的高電阻路徑。下面提供的是兩種典型的佈置，並且對於本發明所屬技術領域中具有通常知識者來說顯而易見的是，可以基於相同的發明理念得出其他的替代例。
在第一實施例中，第二摻雜區域100具有比第一摻雜區域121更低的第一導電類型的摻雜濃度。例如，第一摻雜區域121是重度摻雜的N+區域，而第二摻雜區域100是用於NMOS電晶體的輕度摻雜的N+區域。類似地，第一摻雜區域121是重度摻雜的P+區域，而第二摻雜區域100是用於PMOS電晶體的輕度摻雜的P+區域。
在第二實施例中，第一摻雜區域具有第一導電類型的摻雜，而第二摻雜區域100具有第二導電類型的摻雜。例如，對於NMOS電晶體的情况，第一摻雜區域121是N+區域，而第二摻雜區域100是P+區域。類似地，對於PMOS電晶體的情况，第一摻雜區域121是P+區域，而第二摻雜區域100是N+區域。透過這種配置，第二摻雜區域100具有比第一摻雜區域121更高的RDSon，由此由第二摻雜區域100產生高電阻串聯路徑，以模仿用於交叉耦合的電晶體的嵌入式電阻51或嵌入式電阻53。
在汲極區120上並且至少部分地在閘絕緣層111之下，進一步設置STI區域161，以用於在汲極區120附近形成漂移區域。STI區域161包括較佳地鄰近第二摻雜區域100形成的薄溝槽。由第二摻雜區域100產生的高電阻串聯路徑跨過STI區域161在第一摻雜區域121和導電通道112之間形成。
根據第二實施例，用於實現較高RDSon的半導體裝置結構也可以以對稱結構實施，如圖6中的佈圖結構的截面圖所示。對於NMOS電晶體的情况，EPI層260是P-EPI或P阱。主體區域140和源極區130沒有繫接在一起，而是分開地分別設置在HVPW 270和HVNW 280中。汲極區120也被設置在HVNW 280中。因此，汲極區120被設置在第一導電類型的第一阱區域中，而源極區130被設置在第一導電類型的第二阱區域中，其中第一阱區域和第二阱區域被第二導電類型的阱結構所分隔。在某些實施例中，源極區130和主體區域140至少被在基底200的上表面上的STI區域174分隔和隔離，而汲極區120和主體區域140也至少被在基底200的上表面上的另一個STI區域173分隔和隔離。
在對稱結構的情况下，汲極區120還形成有用於增加RDSon的第一摻雜區域121和第二摻雜區域100。第一摻雜區域121被摻雜有第一導電性雜質。設置在第一摻雜區域121周圍的第二摻雜區域100被摻雜有不同於第一導電性雜質的第二導電性雜質。鄰近第二摻雜區域100還設置有第一STI區域171，以用於在汲極區120附近形成漂移區域。類似地，在源極區130上並且至少部分地在閘絕緣層111之下，還設置有第二STI區域172，以用於在源極區130附近形成漂移區域。
提供對於對稱結構和非對稱結構的半導體裝置結構的以上描述是爲了讓讀者全面瞭解使用第二摻雜區域100來增加RDSon，由此可以產生高電阻串聯路徑，以模仿嵌入式電阻51或嵌入式電阻53。各種變化、修改和等同實施方案對於本發明所屬技術領域中具有通常知識者來說是顯而易見的。
現在參考圖7，示出了基於非對稱結構的替代的第二摻雜區域101。汲極區120形成有第一摻雜區域121和替代的第二摻雜區域101，該替代的第二摻雜區域101具有摻雜有第二導電性雜質的多個條帶，以用於產生比HVNW 280高的RDSon。存在許多可行的佈圖結構來實現條帶結構。圖8至圖10示出了所述佈圖結構的三個俯視圖。
圖8概念性地示出了具有多個縱向條形植入物1211的佈圖結構，該縱向條形植入物1211被均勻地佈置以增加與汲極區120的汲極端子串聯的嵌入式電阻。
圖9概念性地示出了具有多個橫向條形植入物1212的佈圖結構，該橫向條形植入物1212被均勻地佈置以增加與汲極區120的汲極端子串聯的嵌入式電阻。
圖10概念性地示出了具有多個棋盤式植入物1213的佈圖結構，該棋盤式植入物1213被佈置爲用於增加與汲極區120的汲極端子串聯的嵌入式電阻。
圖11概念性地示出了透過最小化主動區而具有較高電阻的佈圖結構。在該可選實施例中，汲極端子1214、源極端子1301、或者汲極端子和源極端子兩者具有減小的主動區，以用於減小有效通道寬度，由此高阻串聯路徑可以被增加並具有較高的電阻。主動區減小的範圍可以是從10%到90%，從而可以精確地計算出電阻，以爲特定的應用服務。這與常規的IC設計策略相悖，因爲常規的方法側重於盡可能地減小RDSon。
本文說明了根據本揭示內容的用於具有寬電源電壓範圍的電路的半導體裝置的基本結構。可以理解的是，上述揭示內容的和其他的特徵和功能的變型或其替代物可以組合成許多其他不同的方法或裝置。因此，當前實施例在所有態樣都應被視爲是說明性的，而不是限制性的。本揭示內容的範圍由所附的申請專利範圍而不是由前面的描述來表示，因此，在申請專利範圍的含義和等同範圍內的所有變化都將被包含在其中。
1A:位準轉換器 1B:位準轉換器 1C:位準轉換器 1D:位準轉換器 10:鎖存級 11:HVN1 12:HVN2 13:HVP2 14:HVP1 20:輸入級 21:HVP1 22:HVP2 23:NMOS電晶體/HVN2 24:NMOS電晶體/HVN1 31:反相器 32:反相器 40:電壓鉗位電路 41:HVN3 42:HVN4 50:鎖存級 51:嵌入式電阻 53:嵌入式電阻 100:第二摻雜區域 101:第二摻雜區域 110:閘電極 111:閘絕緣層 112:導電通道 120:汲極區 121:第一摻雜區域 130:源極區 131:源極摻雜區域 132:NLDD 140:主體區域 150:ISO區域 161:STI區域 163:STI區域 171:第一STI區域 172:第二STI區域 174:STI區域 200:基底 260:EPI層 270:HVPW 280:HVNW 1211:縱向條形植入物 1212:橫向條形植入物 1213:棋盤式植入物 1214:汲極端子 1301:源極端子 GND:接地 HVN1:高電壓NMOS HVN2:高電壓NMOS HVN3:高電壓NMOS HVN4:高電壓NMOS HVNW 高電壓N阱 HVP1:高電壓PMOS HVP2:高電壓PMOS HVPW:高電壓P阱 IN:輸入訊號 P-EPI:外延(磊晶) PWR:電源端 Q:節點 Qb:節點 VBIAS:參考電路
圖式包含了用於進一步說明和澄清本揭示內容的上述和其他態樣、優點和特徵的圖。可以理解的是，這些圖式僅示出了本揭示內容的某些實施例，而不旨在限制其範圍。還可以理解的是，這些圖式是爲了簡單和清楚而示出的，但不一定是按比例描繪的。現在將透過使用圖式對本揭示內容進行額外的具體和詳細的描述和解釋，在圖式中： 圖1示出了位準轉換器的理想情况； 圖2示出了常用於防止在過渡處的競態狀况的位準轉換器的實際情况； 圖3示出了根據本揭示內容的某些實施例的在NMOS電晶體的汲極處具有嵌入式電阻的位準轉換器的電路圖； 圖4示出了根據本揭示內容的另一實施例的在PMOS電晶體的汲極處具有嵌入式電阻的位準轉換器的電路圖； 圖5示出了根據本揭示內容的某些實施例的用於圖3的位準轉換器的非對稱結構中的NMOS電晶體的佈圖結構的截面圖； 圖6示出了根據本揭示內容的另一實施例的用於圖3的位準轉換器的對稱結構中的NMOS電晶體的佈圖結構的截面圖。 圖7示出了根據本揭示內容的另一實施例的用於圖3的位準轉換器的非對稱結構中的NMOS電晶體的佈圖結構的截面圖； 圖8示出了根據本揭示內容的另一實施例的具有用於增加嵌入式電阻的縱向條形植入物的第一佈圖結構的俯視圖； 圖9示出了根據本揭示內容的另一實施例的具有用於增加嵌入式電阻的橫向條形植入物的第二佈圖結構的俯視圖； 圖10示出了根據本揭示內容的另一實施例的具有用於增加嵌入式電阻的棋盤式植入物的第三佈圖結構的俯視圖；以及 圖11示出了根據本揭示內容的另一實施例的用於減少主動區的第四佈圖結構的俯視圖。
無
1C:位準轉換器
11:HVN1
12:HVN2
21:HVP1
22:HVP2
20:輸入級
31:反相器
50:鎖存級
51:嵌入式電阻
GND:接地
HVN1:高電壓NMOS
HVN2:高電壓NMOS
HVP1:高電壓PMOS
HVP2:高電壓PMOS
IN:輸入訊號
PWR:電源端
Q:節點
Qb:節點

Claims (24)

  1. 一種位準轉換器電路，用於將第一電壓域的輸入訊號轉換爲第二電壓域的輸出訊號，所述位準轉換器電路包括： 用於接收所述輸入訊號的輸入級；以及 耦合到所述輸入級的鎖存級，該鎖存級用於儲存與所述輸入訊號相關聯的邏輯狀態並產生所述輸出訊號，其中所述鎖存級包括至少一電晶體，該電晶體的特徵在於與所述輸入級基本匹配的轉導，以防止電壓鉗位電路的分立實現或電晶體面積的顯著增加，並且其中所述電晶體是半導體裝置，所述半導體裝置包括： 源極區，所述源極區具有形成在源極端子的下方的源極摻雜區域；以及 汲極區，所述汲極區具有第一摻雜區域和第二摻雜區域，所述第一摻雜區域和所述第二摻雜區域均形成在汲極端子的下方， 其中： 所述第一摻雜區域摻雜有第一導電性雜質； 所述第二摻雜區域設置在所述第一摻雜區域的周圍以便圍繞所述第一摻雜區域，並且摻雜有第二導電性雜質；以及 所述第二摻雜區域具有比所述第一摻雜區域更高的導通電阻，由此由所述第二摻雜區域產生高電阻串聯路徑，以模仿嵌入式電阻。
  2. 如請求項1所述的位準轉換器電路，其中，所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中。
  3. 如請求項2所述的位準轉換器電路，其中，所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度。
  4. 如請求項3所述的位準轉換器電路，其中： 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是重度摻雜的N+區域，並且所述第二摻雜區域是輕度摻雜的N+區域。
  5. 如請求項3所述的位準轉換器電路，其中： 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是重度摻雜的P+區域，並且所述第二摻雜區域是輕度摻雜的P+區域。
  6. 如請求項2所述的位準轉換器電路，其中，所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜。
  7. 如請求項6所述的位準轉換器電路，其中： 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是N+區域，並且所述第二摻雜區域是P+區域。
  8. 如請求項6所述的位準轉換器電路，其中： 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是P+區域，並且所述第二摻雜區域是N+區域。
  9. 如請求項2所述的位準轉換器電路，其中，所述第二摻雜區域由摻雜濃度高於所述第一阱區域的第二導電類型的多個竪直條、多個水平條或棋盤式佈置形成。
  10. 如請求項1所述的位準轉換器電路，其中，所述汲極區設置在第一導電類型的第一阱區域中，並且所述源極區設置在第一導電類型的第二阱區域中，由此所述電晶體具有所述源極區和所述汲極區的對稱結構。
  11. 如請求項1至10中任一項所述的位準轉換器電路，其中，所述汲極端子、所述源極端子或所述汲極和所述源極端子兩者具有減小的主動區，以用於減小有效通道寬度，由此所述高電阻串聯路徑具有較高的電阻。
  12. 如請求項1至10中任一項所述的位準轉換器電路，其中，所述半導體裝置進一步包括設置在閘絕緣層上的閘電極，以用於在所述源極區和所述汲極區之間形成導電通道，並且其中所述高電阻串聯路徑形成在所述第一摻雜區域和所述導電通道之間。
  13. 如請求項12所述的位準轉換器電路，其中，所述半導體裝置進一步包括與所述第二摻雜區域相鄰並至少部分地在所述閘絕緣層之下的淺溝槽隔離區域。
  14. 如請求項1至10中任一項所述的位準轉換器電路，其中，所述鎖存級包括一對交叉耦合的電晶體。
  15. 一種用於多電壓系統的電路，所述用於多電壓系統的電路包括： 在第一電壓位準下操作的第一系統區塊； 在第二電壓位準下操作的第二系統區塊；以及 電壓開關模組，所述電壓開關模組用於將訊號從所述第一系統區塊傳輸到所述第二系統區塊，其中所述電壓開關模組包括位準轉換器以用於將第一電壓域的輸入訊號轉換爲第二電壓域的輸出訊號，並且其中所述位準轉換器包括： 用於接收所述輸入訊號的輸入級；以及 耦合到所述輸入級的鎖存級，所述鎖存級用於儲存與所述輸入訊號相關聯的邏輯狀態並產生所述輸出訊號，其中所述鎖存級包括至少一電晶體，該電晶體的特徵在於與所述輸入級基本匹配的轉導，以防止電壓鉗位電路的分立實現或電晶體面積的顯著增加，並且其中所述電晶體是半導體裝置，所述半導體裝置包括： 源極區，所述源極區具有形成在源極端子的下方的源極摻雜區域；以及 汲極區，所述汲極區具有第一摻雜區域和第二摻雜區域，所述第一摻雜區域和所述第二摻雜區域均形成在汲極端子的下方， 其中： 所述第一摻雜區域摻雜有第一導電性雜質； 所述第二摻雜區域設置在所述第一摻雜區域的周圍以便圍繞所述第一摻雜區域，並且摻雜有第二導電性雜質；以及 所述第二摻雜區域具有比所述第一摻雜區域更高的導通電阻，由此由所述第二摻雜區域產生高電阻串聯路徑，以模仿嵌入式電阻。
  16. 如請求項15所述的用於多電壓系統的電路，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度； 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是重度摻雜的N+區域，並且所述第二摻雜區域是輕度摻雜的N+區域。
  17. 如請求項15所述的用於多電壓系統的電路，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度； 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是重度摻雜的P+區域，並且所述第二摻雜區域是輕度摻雜的P+區域。
  18. 如請求項15所述的用於多電壓系統的電路，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜； 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是N+區域，並且所述第二摻雜區域是P+區域。
  19. 如請求項15所述的用於多電壓系統的電路，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜； 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是P+區域，並且所述第二摻雜區域是N+區域。
  20. 一種分立電子部件，包括： 資料輸入模組； 資料輸出模組；以及 電壓開關模組，所述電壓開關模組用於將訊號從所述資料輸入模組傳輸到所述資料輸出模組，其中所述電壓開關模組包括位準轉換器，以用於將來自所述資料輸入模組的第一電壓域的輸入訊號轉換爲用於所述資料輸出模組的第二電壓域的輸出訊號，並且其中所述位準轉換器包括： 用於接收所述輸入訊號的輸入級；以及 耦合到所述輸入級的鎖存級，所述鎖存級用於儲存與所述輸入訊號相關聯的邏輯狀態並產生所述輸出訊號，其中所述鎖存級包括至少一電晶體，該電晶體的特徵在於與所述輸入級基本匹配的轉導，以防止電壓鉗位電路的分立實現或電晶體面積的顯著增加，並且其中所述電晶體是半導體裝置，所述半導體裝置包括： 源極區，該源極區具有形成在源極端子的下方的源極摻雜區域；以及 汲極區，該汲極區具有第一摻雜區域和第二摻雜區域，所述第一摻雜區域和所述第二摻雜區域均形成在汲極端子的下方, 其中： 所述第一摻雜區域摻雜有第一導電性雜質； 所述第二摻雜區域設置在所述第一摻雜區域的周圍以圍繞所述第一摻雜區域，並且摻雜有第二導電性雜質；以及 所述第二摻雜區域具有比所述第一摻雜區域更高的導通電阻，由此由所述第二摻雜區域產生高電阻串聯路徑，以模仿嵌入式電阻。
  21. 如請求項20所述的分立電子部件，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度； 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是重度摻雜的N+區域，並且所述第二摻雜區域是輕度摻雜的N+區域。
  22. 如請求項20所述的分立電子部件，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第二摻雜區域具有比所述第一摻雜區域更低的第一導電類型的摻雜濃度； 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是重度摻雜的P+區域，並且所述第二摻雜區域是輕度摻雜的P+區域。
  23. 如請求項20所述的分立電子部件，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜； 所述第一阱區域是高電壓N阱，並且所述第二阱區域是高電壓P阱；以及 所述第一摻雜區域是N+區域，並且所述第二摻雜區域是P+區域。
  24. 如請求項20所述的分立電子部件，其中： 所述汲極區被設置在第一導電類型的第一阱區域中，並且所述源極區被設置在與所述第一阱區域不同的第二導電類型的第二阱區域中； 所述第一摻雜區域具有第一導電類型的摻雜；並且所述第二摻雜區域具有第二導電類型的摻雜； 所述第一阱區域是高電壓P阱，並且所述第二阱區域是高電壓N阱；以及 所述第一摻雜區域是P+區域，並且所述第二摻雜區域是N+區域。
TW111101440A 2021-11-02 2022-01-13 用於寬電源電壓範圍的半導體裝置結構 TWI814209B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202111291049.3 2021-11-02
CN202111291049 2021-11-02
CN202111649295.1 2021-12-30
CN202111649295.1A CN116072667A (zh) 2021-11-02 2021-12-30 用于宽电源电压范围的半导体器件结构

Publications (2)

Publication Number Publication Date
TW202320343A true TW202320343A (zh) 2023-05-16
TWI814209B TWI814209B (zh) 2023-09-01

Family

ID=84324850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101440A TWI814209B (zh) 2021-11-02 2022-01-13 用於寬電源電壓範圍的半導體裝置結構

Country Status (2)

Country Link
US (1) US11522545B1 (zh)
TW (1) TWI814209B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257973B1 (en) * 2014-11-04 2016-02-09 Texas Instruments Incorporated Supply-state-enabled level shifter interface circuit and method
JP6656898B2 (ja) * 2015-11-26 2020-03-04 ラピスセミコンダクタ株式会社 レベルシフト回路及び表示ドライバ
US10296075B2 (en) * 2016-05-11 2019-05-21 Apple Inc. Wide voltage range level shifting circuit with isolation function

Also Published As

Publication number Publication date
US11522545B1 (en) 2022-12-06
TWI814209B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US7220629B2 (en) Method of manufacturing an integrated circuit with multilength power transistor elements
US6507080B2 (en) MOS transistor and fabrication method thereof
KR102287060B1 (ko) 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로
CN108447913B (zh) 一种集成肖特基二极管的ldmos器件
WO2013039135A1 (ja) 高耐圧半導体装置
KR101925668B1 (ko) 개선된 게이트 전하를 갖는 전력 반도체 트랜지스터
TW201404025A (zh) 半導體裝置及使用其之系統
US20130241520A1 (en) Power management chips and power management devices including the same
US6600206B2 (en) High voltage semiconductor device having high breakdown voltage isolation region
US9608072B2 (en) Semiconductor device
KR100774112B1 (ko) 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법
EP2248181B1 (en) High breakdown voltage double-gate semiconductor device
TWI814209B (zh) 用於寬電源電壓範圍的半導體裝置結構
US10985245B2 (en) Semiconductor device with planar field effect transistor cell
US10312913B2 (en) Level shifter
EP4187536A1 (en) Semiconductor device structure for wide supply voltage range
CN116072667A (zh) 用于宽电源电压范围的半导体器件结构
CN102931192A (zh) 半导体装置
CN113644069B (zh) 一种具有同质栅极金属的新型cmos反相器及其制备方法
JPH02201964A (ja) Ｍｏｓ型トランジスタ
JP3191285B2 (ja) 半導体装置及びその製造方法
JP2004031903A (ja) 高耐圧ｉｃ
JP2005150617A (ja) 半導体装置
US20120032271A1 (en) High density semiconductor inverter
JP2004006674A (ja) 高耐圧ｉｃ