TW202301499A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202301499A
TW202301499A TW111121001A TW111121001A TW202301499A TW 202301499 A TW202301499 A TW 202301499A TW 111121001 A TW111121001 A TW 111121001A TW 111121001 A TW111121001 A TW 111121001A TW 202301499 A TW202301499 A TW 202301499A
Authority
TW
Taiwan
Prior art keywords
interposer
semiconductor device
die
device die
substrate
Prior art date
Application number
TW111121001A
Other languages
English (en)
Inventor
陳憲偉
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202301499A publication Critical patent/TW202301499A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

各種所揭露的實施例包括：基底、耦合到基底和第一半導體裝置晶粒的第一中介層、以及耦合到基底和第二半導體裝置晶粒的第二中介層。第一半導體裝置晶粒可以是串聯器/解串聯器晶粒，且耦合到第一中介層的第一半導體裝置晶粒可以鄰接於基底的側壁。在一些實施例中，第二半導體裝置晶粒可以是晶片上系統晶粒。在進一步的實施例中，第二中介層也可以耦合到高頻寬記憶體晶粒。將串聯器/解串聯器晶粒鄰近於基底的側壁放置可以減少電路徑的長度，進而減少阻抗和電阻電容延遲。使用較小且分離的中介層亦降低了中介層製造的複雜性，且類似地降低了與中介層相關的重分佈內連線結構相關的阻抗。

Description

半導體裝置
本揭露實施例是關於一種半導體裝置，特別是關於一種將半導體裝置晶粒放置在單獨的中介層上的半導體裝置。
由於各種電子元件(例如電晶體、二極體、電阻器、電容器等)的積體密度的不斷提高，半導體產業已經成長。在多數情況下，積體密度的這些改良來自於最小特徵尺寸的不斷縮小，這允許將更多元件整合到給定區域中。
除了更小的電子元件之外，已經發展了對元件封裝的改良，以盡可能提供比以前的封裝體佔用更少面積的更小的封裝體。範例方法包括四邊扁平封裝(quad flat pack；QFP)、針柵陣列(pin grid array；PGA)、球柵陣列(ball grid array；BGA)、覆晶(flip chip；FC)、三維積體電路(three-dimensional integrated circuit；3DIC)、晶圓級封裝(wafer level package；WLP)、封裝上封裝(package on package；PoP)、晶片上系統(system on chip；SoC)或積體電路上系統(system on integrated circuit；SoIC)裝置。一些三維裝置(例如三維積體電路、晶片上系統、積體電路上系統)是透過將晶片放置在半導體晶圓級的晶片上來製備的。由於堆疊晶片之間的內連線長度縮短，這些三維裝置提供了更高的積體密度和其他優勢，例如更快的速度和更高的頻寬。然而，有許多與三維裝置相關的挑戰。
本揭露實施例提供一種半導體裝置，包括：基底、第一中介層、第一半導體裝置晶粒、第二中介層以及第二半導體裝置晶粒。第一中介層設置於基底上且耦合至基底。第一半導體裝置晶粒設置於第一中介層上且耦合至第一中介層。第二中介層設置於基底上且耦合至基底。第二半導體裝置晶粒設置於第二中介層上且耦合至第二中介層。第一半導體裝置晶粒是串聯器/解串聯器晶粒，且第一半導體裝置晶粒鄰近於基底的側壁。
本揭露實施例提供一種半導體裝置，包括：基底、第一中介層、第一半導體裝置晶粒、第二中介層、第二半導體裝置晶粒和第三半導體裝置晶粒；第一中介層，設置於基底上且耦接至基底；第一半導體裝置晶粒，設置在第一中介層上且耦合到第一中介層；第二中介層設置於基底上且耦接至基底；以及第二半導體裝置晶粒和第三半導體裝置晶粒，各自設置在第二中介層上且耦合到第二中介層。
本揭露實施例提供一種半導體裝置的製造方法，包括：在載體基底上形成中介層；將複數個半導體裝置晶粒附接到中介層；將中介層與載體基底脫離以形成包括中介層和附接到中介層的複數個半導體裝置晶粒的組件；切割組件以產生第一小晶片和第二小晶片；以及將第一小晶片和第二小晶片附接到封裝基底。
以下的揭露內容提供許多不同的實施例或範例以實施本揭露實施例的不同特徵。在本揭露所述的各種範例中可重複使用參考標號及/或字母。這些重複是為了簡潔及清楚的目的，本身並不表示所揭露的各種實施例及/或配置之間有任何關係。此外，以下敘述構件及配置的特定範例，以簡化本揭露實施例的說明。當然，這些特定的範例僅為示範並非用以限定本揭露實施例。舉例而言，在以下的敘述中提及第一特徵形成於第二特徵上或上方，即表示其可包括第一特徵與第二特徵是直接接觸的實施例，亦可包括有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可能未直接接觸的實施例。此外，本揭露可以在各種範例中重複標號及/或字母。這種重複是為了簡單和清楚的目的，且其本身並不限定所述的各種實施例及/或配置之間的關係。
此外，在此可使用與空間相關用詞。例如「底下」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，以便於描述圖式中繪示的一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此做同樣的解釋。除非另有明確說明，否則假定具有相同標號的每個元件具有相同的材料組成且具有相同厚度範圍內的厚度。
一種封裝整合策略包括形成基底上晶圓上晶片(chip on wafer on substrate；CoWoS)結構，此結構包括與高頻寬記憶體(high bandwidth memory；HBM)晶粒整合的晶片上系統(SoC)晶粒。基底上晶圓上晶片結構還可以包括串聯器/解串聯器設備晶粒，其被配置為與其他基底上晶圓上晶片結構或其他系統組件通信。為了最小化歐姆損耗和電阻電容延遲(RC delay)，晶片上系統晶粒和高頻寬記憶體晶粒可以設置在中介層上且耦合至中介層。一些實施例亦可包括串聯器/解串聯器裝置晶粒，其設置在與晶片上系統晶粒和高頻寬記憶體晶粒相同的中介層上且耦合到相同的中介層。然而，為了最小化與串聯器/解串聯器裝置晶粒相關的歐姆損耗和電阻電容延遲，可能需要將串聯器/解串聯器裝置晶粒放置在鄰近於上方形成基底上晶圓上晶片結構的封裝基底的側壁，以減少將串聯器/解串聯器裝置晶粒連接到相鄰裝置的電路徑長度。然而，這樣的放置可能需要更大的中介層，這可能導致中介層內與重分佈內連線結構相關的複雜性增加和歐姆損耗。
所揭露的實施例通過使用兩個單獨的中介層來解決上述問題，一個中介層用於晶片上系統晶粒和高頻寬記憶體晶粒，一個中介層用於串聯器/解串聯器裝置晶粒。與配置為容納晶片上系統晶粒、高頻寬記憶體晶粒和串聯器/解串聯器裝置晶粒的相應單一個中介層相比，每個中介層更小且更簡單。因此，可以減少與中介層相關的歐姆損耗和電阻電容延遲。此外，使用兩個中介層允許串聯器/解串聯器裝置晶粒鄰近於封裝基底的側壁放置，進而減少將串聯器/解串聯器裝置晶粒連接到相鄰裝置的電通路的長度，藉此減少與串聯器/解串聯器裝置晶粒相關的歐姆損耗和電阻電容延遲。
第1A圖是範例性半導體裝置結構100a的垂直剖視圖。傳統的半導體裝置結構100a包括積體裝置晶粒102，此積體裝置晶粒102包括與裝置晶粒106整合的半導體裝置晶粒104。積體裝置晶粒102可以耦合到中介層108，中介層108可以耦合到封裝基底110。封裝基底110可以進一步耦合到印刷電路板(printed circuit board；PCB)112。中介層108可以透過第一焊接材料部分114a接合到封裝基底110，第一焊接材料部分114a接合在中介層108和封裝基底110上的相應凸塊結構(未圖示)。類似地，封裝基底110可以透過接合在封裝基底110和印刷電路板112上的相應凸塊結構(未圖示)的第二焊接材料部分114b接合到印刷電路板112。
半導體裝置結構100a更可以包括封裝蓋116，其附接到封裝基底110且覆蓋積體裝置晶粒102和中介層108。封裝基底110包括重分佈內連線結構，其包括各種電路徑118。電路徑118可以被配置為將積體裝置晶粒102電性連接到相鄰的半導體裝置結構(未圖示)，此半導體裝置結構可以位於附接到封裝基底110的相鄰中介層(未圖示)上。各種電路徑118中的每一者都包括相關的阻抗。因此，傳統電路徑118的長的長度會導致歐姆損耗和電阻電容延遲。
第1B圖是另一範例性半導體裝置結構100b的垂直剖視圖。與第1A圖的積體裝置結構102相比，在此範例中，傳統的半導體裝置晶粒104和串聯器/解串聯器裝置晶粒106可以形成為單獨的結構。如此一來，可以縮短將串聯器/解串聯器裝置晶粒106連接到封裝基底110和印刷電路板112的電路徑118的長度，進而減少歐姆損耗和電阻電容延遲。半導體裝置結構100b包括較大的中介層108，其允許串聯器/解串聯器裝置晶粒106鄰近於封裝基底110的側壁放置。然而，使用傳統的較大中介層108增加了中介層108內的重分佈內連線結構(未圖示)的複雜性和長度。此外，應用更大的封裝蓋116以覆蓋更大的中介層108，因此包括額外的結構支撐結構 120(即一或多個「虛設晶粒」120)以確保較大的封裝蓋116是機械上固定的。支撐結構120是選擇性的且可以允許增加晶粒到晶粒內連線佈線密度。佈線密度也可以透過其他方式增加，例如透過增加重分佈層的數量和透過縮小重分佈層細線的間距。
第1C圖是根據各種實施例的另一範例性半導體裝置結構100c的垂直剖視圖。半導體裝置結構100c包括分別形成在單獨的中介層108a、108b和108c上的半導體裝置晶粒104和串聯器/解串聯器裝置晶粒106。如上述參照第1B圖的實施例中，半導體裝置結構100c可以透過將串聯器/解串聯器裝置晶粒106放置得更鄰近封裝基底110的側壁而表現出降低的阻抗。以此方式，可以縮小串聯器/解串聯器裝置晶粒106和印刷電路板112之間的電路徑118的長度。然而，在第1C圖的範例中，透過使用單獨的更小的中介層108a、108b和108c，與第1B圖的半導體裝置結構100b相比避免了使用較大的中介層108。使用單獨的較小中介層108a、108b和108c亦可以增加晶粒放置的設計靈活性，且可以避免與較大中介層108(例如上述參照第1B圖的較大中介層108)相關的複雜性以及增加的阻抗。
第1D圖到第1G圖根據各種實施例繪示在單一個中介層上具有兩個半導體裝置晶粒的範例性半導體裝置結構的細節(例如第1D圖和第1E圖)，與在兩個相應中介層上具有兩個半導體裝置晶粒的範例性半導體裝置結構(例如第1F圖和第1G圖)對比。
第1D圖是根據各種實施例之在單一個中介層108上具有兩個半導體裝置晶粒的範例性半導體裝置結構100d的垂直剖視圖。在此方面，第1D圖的半導體裝置結構100d包括第一半導體裝置晶粒104a和第二半導體裝置晶粒104b。第一半導體裝置晶粒104a和第二半導體裝置晶粒104b都可以耦合到單一個中介層108。中介層108可以耦合到封裝基底110。然而，相對於以下參照第1F圖和第1G圖所述的例如第一中介層108a和第二中介層108b的較小中介層，大到足以容納第一半導體裝置晶粒104a和第二半導體裝置晶粒104b的中介層108可能具有增加的阻抗和相應的歐姆損耗和電阻電容延遲。
第1E圖是根據各種實施例之第1D圖的範例性半導體裝置結構100d的平面圖。如第1E圖所示，舉例而言，半導體裝置結構100d的中介層108覆蓋封裝基底110上方的一定區域。第一半導體裝置晶粒104a和第二半導體裝置晶粒104b可以被限定在由中介層108所橫跨的區域內。此外，如上所述，使用大的中介層108來容納第一半導體裝置晶粒104a和第二半導體裝置晶粒104b可能具有更長的電路徑118(例如參見第1A圖)而增加阻抗的缺點。
第1F圖是根據各種實施例之在兩個相應的中介層108a、108b上具有兩個半導體裝置晶粒的範例性半導體裝置結構100f的垂直剖視圖。在此方面，第一半導體裝置晶粒104a可以耦合到第一中介層108a，第一中介層108a可以耦合到封裝基底110。相似地，第二半導體裝置晶粒104b可以耦合到第二中介層108b，第二中介層108b可以耦合到封裝基底110。第一半導體裝置晶粒104a可以是晶片上系統晶粒、高頻寬記憶體晶粒、積體被動裝置(integrated passive device；IPD)晶粒等。相似地，第二半導體裝置晶粒104b可以是晶片上系統晶粒、高頻寬記憶體晶粒、積體被動裝置晶粒等。在進一步的實施例中，第一半導體裝置晶粒104a和第二半導體裝置晶粒104b的其中一者可以是串聯器/解串聯器裝置晶粒106(例如參見第1A圖至第1C圖和上方的相關說明)。
第一中介層108a可以具有第一厚度124a，且第二中介層108b可具有第二厚度124b。第一中介層108a可以是有機中介層、矽中介層，或者可以是混合有機/矽中介層。相似地，第二中介層108b可以是有機中介層、矽中介層，或者可以是混合有機/矽中介層。第一中介層108a和第二中介層108b可以分隔開第一距離126。在一些實施例中，將第一中介層108a和第二中介層108b分隔開的第一距離126可以大於或等於約2mm。
第1G圖是根據各種實施例之第1F圖的範例性半導體裝置結構100f的平面圖。如第1G圖所示，舉例而言，第一中介層108a可以具有第一區域，且第二中介層108b可以具有第二區域。此外，使用單獨的、較小的中介層為第一半導體裝置晶粒104a和第二半導體裝置晶粒104b的設置提供了更大的靈活性。舉例而言，在一些實施例中，第一半導體裝置晶粒104a可以是串聯器/解串聯器裝置晶粒106。可放置在封裝基底110的外圍區域(鄰近於側壁128)。如參照第1C圖所述，串聯器/解串聯器裝置晶粒106的放置(例如參見上方的第1C圖和相關說明)可以允許電路徑118具有縮小的長度。這種長度縮小的電路徑118可以具有降低的阻抗和電阻電容延遲。因此，具有耦合到分離的、較小的中介層108(例如參見第1C圖、第1F圖和第1G圖)的半導體裝置晶粒104的實施例可能比在單一個較大中介層上具有多個半導體裝置晶粒104的實施例(例如參見第1B圖)更適用。通常來說，半導體晶粒(104a、104b)可被放置在距相應中介層(108a、108b)的邊緣小於1000微米的距離內。舉例而言，在一些實施例中，半導體晶粒(104a、104b)可以放置在距相應中介層(108a、108b)的邊緣小於500微米的距離內。
第2圖是根據各種實施例之用於形成複數個小晶片的中間結構200的垂直剖視圖。在此方面，結構200可以包括形成在載體基底202上方的中介層108a。中介層108a可以是有機中介層或矽中介層。
載體基底202可以包括半導體基底、絕緣基底或導電基底。載體基底202可以是透明的或不透明的。載體基底202可以具有足以為隨後將在上方形成的中介層108a的陣列提供機械支撐的厚度。舉例而言，載體基底202可以具有介於約60微米到約1毫米(mm)範圍內的厚度。替代實施例可以包括具有更大或更小的厚度的載體基底。
第2圖的中間結構200可以包括施加到載體基底202的頂面的黏著層201。在各種實施例中，載體基底202可以包括光學透明材料，例如玻璃或藍寶石。在此範例中，黏著層201可以包括光熱轉換(light-to-heat conversion；LTHC)層。光熱轉換層可以是使用旋塗法施加的基於溶劑的塗層。光熱轉換層可以形成將紫外光轉化為熱的層，使得光熱轉換層失去黏著性。替代地，黏著層201可以包括被配置為熱分解的黏著材料。舉例而言，黏著層201可以包括在升高的溫度下分解的丙烯酸類壓敏黏著劑。熱分解黏著材料可具有在約150°F至約400°F範圍內的脫膠溫度。在其他溫度下分解的其他適合的熱分解黏著材料在本揭露所考量的範圍內。
中介層108可以包括各種重分佈內連線結構204，其包括可形成在介電材料內的多層重分佈內連線結構204。在中介層108a是有機中介層的實施例中，介電材料可以包括複數個介電層(未明確圖示)，包括介電聚合物材料，例如聚醯亞胺、苯並環丁烯(benzocyclobutene)或聚苯並二噁唑(polybenzobisoxazole)。其他適合的材料亦在本揭露所考量的範圍內。每個內連線級聚合物基質層的厚度可介於約4微米到約20微米的範圍內，但替代實施例可以包括更小或更大的厚度。在各種實施例中，矽中介層108a可以包括支撐重分佈內連線結構204的矽基底。
重分佈內連線結構204可以包括金屬通孔結構、金屬線結構及/或整合線和通孔結構。每個整合線和通孔結構包括含金屬線結構和至少一個金屬通孔結構的單一結構。單一結構是指單一個連續結構，其中結構內的每個點都可透過僅在結構內延伸的連續線(可能是直的也可能不是直的)來連接。
重分佈內連線結構204可以包括至少一種金屬材料，例如Cu、Mo、Co、Ru、W、TiN、TaN、WN或前述的組合或堆疊。其他適合的材料亦在本揭露所考量的範圍內。舉例而言，每個重分佈內連線結構204可以包括TiN層和Cu層的層堆疊。在重分佈內連線結構204包括金屬線結構的實施例中，金屬線結構的厚度可介於約2微米到約20微米的範圍內，但替代實施例可以包括更小或更大的厚度。
第3圖是根據各種實施例之用於形成複數個小晶片的另一中間結構300的垂直剖視圖。在此方面，複數個半導體裝置晶粒104a可以耦合到中介層108。每個半導體裝置晶粒104a可以是晶片上系統晶粒、高頻寬記憶體晶粒、積體被動裝置晶粒等。在進一步的實施例中，半導體裝置晶粒104a的每一者可以是串聯器/解串聯器裝置晶粒106(例如參見第1A圖至第1C圖和上方的相關說明)。每個半導體裝置晶粒104a可以透過第一焊接材料部分304的至少一陣列附接到中介層108a的晶粒側凸塊結構(未圖示)。
至少一個底部填充材料部分306可以形成在第一焊料材料部分304的每個接合陣列周圍。每個底部填充材料部分306可以透過在回流第一焊料材料部分304之後，圍繞第一焊料材料部分304的陣列注入底部填充材料來形成。可以使用各種底部填充材料施加方法，其可包括例如毛細管底部填充方法、模製底部填充方法或印刷底部填充方法。
第4圖是根據各種實施例之用於形成複數個小晶片的另一中間結構400的垂直剖視圖。結構400可包括環氧樹脂模製化合物(epoxy molding compound；EMC)402，其可以施加到形成於中介層108a和半導體裝置晶粒104a之間的間隙。環氧樹脂模製化合物402可以包括含環氧樹脂的化合物，此化合物可以被硬化(即固化)以提供具有足夠剛性和機械強度的介電材料部分。環氧樹脂模製化合物402可以包括環氧樹脂、硬化劑、二氧化矽(作為填充材料)和其他添加劑。環氧樹脂模製化合物402可以根據黏度和流動性以液體形式或固體形式來提供。
液體環氧樹脂模製化合物402可以提供較好的處理、良好的流動性、較少的空隙、較好的填充度和較少的流痕。固體環氧樹脂模製化合物402提供較少的固化收縮、較好的隔離性和較少的晶粒偏移。環氧樹脂模製化合物402中的高填料含量(例如 85%重量百分比)可以縮短在模具中的時間、降低模具收縮率且減少模具翹曲。環氧樹脂模製化合物402中的均勻填料尺寸分佈可以減少流痕，且可以增強流動性。環氧樹脂模製化合物402的固化溫度可以低於黏著層201的釋放(脫膠)溫度。舉例而言，環氧樹脂模製化合物402的固化溫度可以介於約125℃到約150℃的範圍內。
環氧樹脂模製化合物402可以在固化溫度下固化以形成橫向包圍每個半導體裝置晶粒104a的環氧樹脂模製化合物矩陣。環氧樹脂模製化合物矩陣可以包括複數個環氧樹脂模製化合物(EMC)框架，這些框架可以橫向地彼此鄰接。每個環氧樹脂模製化合物晶粒框架橫向圍繞並嵌入半導體裝置晶粒104a中的相應一者。 環氧樹脂模製化合物402的多餘部分可以透過例如化學機械平坦化(chemical mechanical planarization；CMP)的平坦化製程從包括半導體裝置晶粒104a的頂面的水平面上方移除。
第5圖是根據各種實施例之用於形成複數個小晶片的另一中間結構500的垂直剖視圖。載體基底202(例如參見第2圖至第4圖)可以從中介層108a、半導體裝置晶粒104a和環氧樹脂模製化合物402晶粒框架的組件分離。在此方面，黏著層201可以例如透過在高溫下的熱退火去活化。實施例可以包括黏著層201，黏著層201包括熱去活化的黏著材料。在載體基底202可為透明的其他實施例中，黏著層201可以包括紫外線去活化的黏著材料。第二焊接材料部分502可以形成在中介層108a的封裝側上的凸塊結構(未圖示)上。隨後可以透過沿切割線504切割中介層108a、半導體裝置晶粒104a和環氧樹脂模製化合物402晶粒框架的組件來形成單獨的第一小晶片506。接著，可將單獨的第一小晶片506附接到封裝基底110，以下將參照第10圖至第12圖更詳細地說明。
第6圖是根據各種實施例之用於形成複數個小晶片的中間結構600的垂直剖視圖。在此方面，結構600可以包括形成在載體基底202上方的中介層108b。中介層108b可以是有機中介層或矽中介層。
載體基底202可以包括半導體基底、絕緣基底或導電基底。載體基底202可以是透明的或不透明的。載體基底202可以具有足以為隨後將在上方形成的中介層108b的陣列提供機械支撐的厚度。舉例而言，載體基底202可以具有介於約60微米到約1毫米(mm)範圍內的厚度。替代實施例可以包括具有更大或更小的厚度的載體基底。
第6圖的中間結構600可以包括施加到載體基底202的頂面的黏著層201。在各種實施例中，載體基底202可以包括光學透明材料，例如玻璃或藍寶石。在此範例中，黏著層201可以包括光熱轉換(LTHC)層。光熱轉換層可以是使用旋塗法施加的基於溶劑的塗層。光熱轉換層可以形成將紫外光轉化為熱的層，使得光熱轉換層失去黏著性。替代地，黏著層201可以包括被配置為熱分解的黏著材料。舉例而言，黏著層201可以包括在升高的溫度下分解的丙烯酸類壓敏黏著劑。熱分解黏著材料可具有在約150°F至約400°F範圍內的脫膠溫度。在其他溫度下分解的其他適合的熱分解黏著材料亦在本揭露所考量的範圍內。
中介層108b可以包括各種重分佈內連線結構204，其包括形成在介電材料內的多層重分佈內連線結構204。在中介層108b是有機中介層的實施例中，介電材料可以包括多個介電層(未明確圖示)，其包括介電聚合物材料，例如聚醯亞胺、苯並環丁烯或聚苯並二噁唑。其他適合的材料亦在本揭露所考量的範圍內。每個內連線級聚合物基質層的厚度可以介於約4微米到約20微米的範圍內，但替代實施例可以包括更小或更大的厚度。在各種實施例中，矽中介層108b可以包括支撐重分佈內連線結構204的矽基底。
重分佈內連線結構204可以包括金屬通孔結構、金屬線結構及/或整合線和通孔結構。每個整合線和通孔結構包括包含金屬線結構和至少一個金屬通孔結構的單一結構。單一結構是指單一個連續結構，其中結構內的每個點都可以透過僅在結構內延伸的連續線(可能是直的也可能不是直的)來連接。
重分佈內連線結構204可以包括至少一種金屬材料，例如Cu、Mo、Co、Ru、W、TiN、TaN、WN或前述的組合或堆疊。其他適合的材料亦在本揭露所考量的範圍內。舉例而言，每個重分佈內連線結構204可以包括TiN層和Cu層的層堆疊。在重分佈內連線結構204包括金屬線結構的實施例中，金屬線結構的厚度可以介於約2微米到約20微米的範圍內，但替代實施例可以包括更小或更大的厚度。
第7圖是根據各種實施例之用於形成複數個小晶片的另一中間結構700的垂直剖視圖。在此方面，複數個第二半導體裝置晶粒104b和第三半導體裝置晶粒104c可以耦合到中介層108b。第二半導體裝置晶粒104b和第三半導體裝置晶粒104c中的每一者可以是晶片上系統晶粒、高頻寬記憶體晶粒、積體被動裝置晶粒等。在進一步的實施例中，每個第二半導體裝置晶粒104b可以是晶片上系統晶粒，且每個第三半導體裝置晶粒104c可以是高頻寬記憶體晶粒。第二半導體裝置晶粒104b和第三半導體裝置晶粒104c中的每一者可以透過第一焊接材料部分304的至少一個陣列附接到中介層108b的晶粒側凸塊結構(未圖示)。
至少一個底部填充材料部分306可以形成在第一焊料材料部分304的每個接合陣列周圍。每個底部填充材料部分306可以透過在回流第一焊料材料部分304之後圍繞第一焊料材料部分304的陣列注入底部填充材料來形成。可以使用各種底部填充材料施加方法，其可以包括例如毛細管底部填充方法、模製底部填充方法或印刷底部填充方法。
第8圖是根據各種實施例之用於形成複數個小晶片的另一中間結構800的垂直剖視圖。結構800可以包括環氧樹脂模製化合物402，環氧樹脂模製化合物402可以應用於形成在中介層108b與第二半導體裝置晶粒104b、第三半導體裝置晶粒104c之間的間隙。環氧樹脂模製化合物402可以包括含環氧樹脂的化合物，此化合物可以被硬化(即固化)以提供具有足夠剛性和機械強度的介電材料部分。環氧樹脂模製化合物402可以包括環氧樹脂、硬化劑、二氧化矽(作為填充材料)和其他添加劑。環氧樹脂模製化合物402可取決於黏度和流動性以液體形式或固體形式提供。
液體環氧樹脂模製化合物402可以提供較好的處理、良好的流動性、較少的空隙、較好的填充和較少的流痕。固體環氧樹脂模製化合物402提供較少的固化收縮、較好的隔離和較少的晶粒偏移。環氧樹脂模製化合物402中的高填料含量(例如85%重量百分比)可以縮短在模具中的時間、降低模具收縮率且減少模具翹曲。環氧樹脂模製化合物402中均勻的填料尺寸分佈可減少流痕，且可增加流動性。環氧樹脂模製化合物402的固化溫度可以低於黏著層201的釋放(脫膠)溫度。舉例而言，環氧樹脂模製化合物402的固化溫度可以介於約125℃到約150℃的範圍內。
環氧樹脂模製化合物402可以在固化溫度下固化以形成橫向包圍第二半導體裝置晶粒104b和第三半導體裝置晶粒104c中的每一者的環氧樹脂模製化合物矩陣。環氧樹脂模製化合物矩陣可以包括彼此橫向鄰接的多個環氧樹脂模製化合物框架。每個環氧樹脂模製化合物晶粒框架橫向圍繞且嵌入第二半導體裝置晶粒104b和第三半導體裝置晶粒104c中的相應一者。可透過使用化學機械平坦化的平坦化製程從包括第二半導體裝置晶粒104b和第三半導體裝置晶粒104c的頂面的水平面上方移除環氧樹脂模製化合物402的多餘部分。
第9圖是根據各種實施例之用於形成複數個小晶片的另一中間結構900的垂直剖視圖。載體基底202(例如參見第6圖至第8圖)可以從中介層108、第二半導體裝置晶粒104b、第三半導體裝置晶粒104c以及環氧樹脂模製化合物402晶粒框架的組件分離。在此方面，黏著層201可以例如透過在高溫下的熱退火去活化。實施例可以包括黏著層201，黏著層201包括熱去活化的黏著材料。在載體基底202可以是透明的其他實施例中，黏著層201可以包括紫外線去活化的黏著材料。第二焊接材料部分502可以形成在中介層108b的封裝側上的凸塊結構(未圖示)上。接著，可以透過沿切割線504切割第二中介層108b、第二半導體裝置晶粒104b、第三半導體裝置晶粒104c以及環氧樹脂模製化合物402晶粒框架的組件來形成單獨的第二小晶片906。接下來可以將單獨的第二小晶片906附接封裝基底110，以下將參照第10圖至第12圖更詳細地說明。
第10圖是根據各種實施例之具有附接到封裝基底110的第一小晶片506和第二小晶片906的系統1000的垂直剖視圖。第一小晶片506可以包括附接到第一中介層108a的第一半導體裝置晶粒104a。第一小晶片506可以根據上方參照第2圖至第5圖所述的方法來製造。第二小晶片906可以包括第二半導體裝置晶粒104b和第三半導體裝置晶粒104c。第二半導體裝置晶粒104b和第三半導體裝置晶粒104c可以各自附接到第二中介層108b。第二小晶片906可以根據上方參照第6圖至第9圖所述的方法來製造。
第一小晶片506和第二小晶片906中的每一者可以透過第二焊料部分502附接到封裝基底110上的凸塊結構(未圖示)。可在第二焊接材料部分502的每個接合陣列周圍形成至少一個底部填充材料部分306。每個底部填充材料部分306可以透過在將第二焊接材料部分502回流之後，圍繞第二焊接材料部分502的陣列注入底部填充材料來形成。可以使用各種底部填充材料施加方法，其可以包括例如毛細管底部填充方法、模製底部填充方法或印刷底部填充方法。
在此實施例中，位於第一小晶片506上的第一半導體裝置晶粒104a可以是串聯器/解串聯器裝置晶粒106(例如參見上方的第1A圖至第1C圖和相關說明)。此外，第一半導體裝置晶粒104a可鄰接於封裝基底110的側壁128，如上方參照第1G圖所述。位於第二小晶片906上的第二半導體裝置晶粒104b可以是晶片上系統晶粒，而位於第二小晶片906上的第三半導體裝置晶粒104c可以是高頻寬記憶體晶粒。
第一中介層108a和第二中介層108b可以分隔開第一距離126，如上方參照第1F圖和第1G圖所述。在一些實施例中，將第一中介層108a和第二中介層108b分開的第一距離126可以大於或等於約2mm。第一中介層108a和第二中介層108b可以各自是有機中介層、矽中介層或混合有機/矽中介層。在此範例實施例中，第一中介層108a和第二中介層108b都是有機中介層，但兩者可能不具有相同的尺寸。在此方面，如第10圖所示，第一中介層108a和第二中介層108b之間可能存在高度差。在此範例中，第二中介層108b的頂面可以比第一中介層108a的頂面高出第二距離130。在其他實施例中，第一中介層108a和第二中介層108b的頂面可以是對齊的。在其他一些實施例中，第一中介層108a的頂面可以高於第二中介層108b的頂面。
第11圖是根據各種實施例之具有附接到封裝基底110的第一小晶片和第二小晶片的另一系統1100的垂直剖視圖。第一小晶片506可以包括附接到第一中介層108a的第一半導體裝置晶粒104a。如同第10圖的系統1000，第一小晶片506可以根據上方參照第2圖至第5圖所述的方法來製造。第二小晶片906可以包括第二半導體裝置晶粒104b和第三半導體裝置晶粒104c。第二半導體裝置晶粒104b和第三半導體裝置晶粒104c可以各自附接到第二中介層108b。第二小晶片906可以根據上方參照第6圖至第9圖所述的方法來製造。
第一小晶片506和第二小晶片906中的每一者可以透過第二焊料部分502附接到封裝基底110上的凸塊結構(未圖示)。可以在第二焊接材料部分502的每個接合陣列周圍形成至少一個底部填充材料部分306。每個底部填充材料部分306可以透過在將第二焊接材料部分502回流之後，圍繞第二焊接材料部分502的陣列注入底部填充材料來形成。可以使用各種底部填充材料施加方法，其可以包括例如毛細管底部填充方法、模製底部填充方法或印刷底部填充方法。
在此實施例中，位於第一小晶片506上的第一半導體裝置晶粒104a可以是串聯器/解串聯器裝置晶粒106(例如參見上方的第1A圖至第1C圖和相關說明)。此外，第一半導體裝置晶粒104a可以鄰接於封裝基底110的側壁128，如以上參照第1G圖和第10圖所述。位於第二小晶片906上的第二半導體裝置晶粒104b可以是晶片上系統晶粒，而位於第二小晶片906上的第三半導體裝置晶粒104c可以是高頻寬記憶體晶粒。
第一中介層108a和第二中介層108b可以分隔開第一距離126，如以上參照第1F圖、第1G圖和第10圖所述。在一些實施例中，將第一中介層108a和第二中介層108b分隔開的第一距離126可以大於或等於約2mm。此外，如第10圖所示，第一中介層108a和第二中介層108b之間可能存在高度差。在此範例中，第二中介層108b的頂面比第一中介層108a的頂面高出第二距離130。在其他實施例中，第一中介層108a和第二中介層108b可以具有對齊的頂面。在其他一些實施例中，第一中介層108a的頂面可以高於第二中介層108b的頂面。
在此範例實施例中，第一小晶片506和第二小晶片906可以具有不相等的高度。如第11圖所示，第二小晶片906的頂面可以比第一小晶片506的頂面高出第三距離132。在其他實施例中，第一小晶片506和第二小晶片906可以具有相同的高度，如以上參照第10圖所述的範例係統1000。在更進一步的實施例中，第一小晶片506的頂面可以高於第二小晶片906的頂面。
在此範例實施例中，第一中介層108a可以是有機中介層，且第二中介層108b可以是矽中介層。矽中介層可以包括矽基底1102、基底通孔(through-substrate via；TSV)結構1104和嵌入介電材料層1108中的金屬內連線結構1106。矽中介層可以提供包括基底通孔結構的垂直訊號路徑和包括嵌入介電材料層1108中的金屬內連線結構1106的水平內連線路徑。基底通孔結構可具有高密度陣列的配置，以提供半導體晶粒和封裝基底110之間寬的頻寬連接。金屬內連線結構1106可以配置為提供往來於多個半導體晶片(例如在第二半導體裝置晶粒104b和第三半導體裝置晶粒104c之間)的高頻寬晶片到晶片訊號路徑。中介層結構可用於提供往來於半導體晶粒(例如第二半導體裝置晶粒104b和第三半導體裝置晶粒104c)以及半導體晶粒和封裝基底110之間的高速高頻寬內連線。
第12圖是根據各種實施例之具有附接到封裝基底110的第一小晶片506和第二小晶片906的另一系統1200的垂直剖視圖。如同第10圖的系統1000和第11圖的系統1100，第一小晶片506可以根據上方參照第2圖至第5圖所述的方法來製造，且第二小晶片906可以根據上方參照第6圖至第9圖所述的方法來製造。在此實施例中，位於第一小晶片506上的第一半導體裝置晶粒104a可以是串聯器/解串聯器裝置晶粒106(例如參見上方的第1A圖至第1C圖和相關說明)。此外，第一半導體裝置晶粒104a可以鄰接於封裝基底110的側壁128，如以上參照第1G圖、第10圖和第11圖所述。位於第二小晶片906上的第二半導體裝置晶粒104b可以是晶片上系統晶粒，而位於第二小晶片906上的第三半導體裝置晶粒104c可以是高頻寬記憶體晶粒。
第一中介層108a和第二中介層108b可以分隔開第一距離126，如以上參照第1F圖、第1G圖、第10圖和第11圖所述。如第10圖和第11圖所示，第一中介層108a和第二中介層108b之間可能存在高度差。在此範例中，第二中介層108b的頂面比第一中介層108a的頂面高出第二距離130。在其他實施例中，第一中介層108a和第二中介層108b可以具有對齊的頂面。在其他一些實施例中，第一中介層108a的頂面可以高於第二中介層108b的頂面。
在此範例實施例中，第一中介層108a可以是有機中介層，且第二中介層108b可以是矽中介層。矽中介層可以包括矽基底1102、基底通孔結構1104和嵌入介電材料層1108中的金屬內連線結構1106。此外，第二中介層108b更可以包括一或多個被動裝置結構。舉例而言，第二中介層108b可以包括具有電容值C的深溝槽電容器1202。在其他實施例中，第二中介層108b可以包括各種其他被動元件，包括至少一個電感器、至少一個電阻器、至少一個二極體、至少一個天線或任何其他被動電子元件。深溝槽電容器1202可以電性連接到金屬內連線結構1106和基底通孔結構1104。各種被動元件(例如深溝槽電容器1202)的存在可以增加電路設計的靈活性。
第13圖是繪示根據各種實施例之製造半導體裝置的方法1300的各種操作的流程圖。在操作1302中，方法1300可以包括在基底202上形成中介層108(例如參見第2圖和第6圖)。在操作1304中，方法1300可以進一步包括將複數個半導體裝置晶粒(例如第3圖中的半導體裝置晶粒104或第7圖中的第一半導體裝置晶粒104a和第二半導體裝置晶粒104b)附接到中介層108。在操作1306中，方法1300可以包括使中介層108從基底202上脫離(例如參見第5圖和第9圖)，以形成包括中介層108和附接到中介層108的複數個半導體裝置晶粒(例如第5圖和第9圖的104、104a和104b)的組件。
在操作1308中，方法1300可以包括切割組件以產生第一小晶片506(例如參見第5圖)和第二小晶片906(例如參見第9圖)。在操作1310中，方法1300更可包括將第一小晶片506和第二小晶片906附接到封裝基底110(例如參見第10圖至第12圖)。在各種實施例中，方法1300更可以包括形成第一小晶片506，包括串聯器/解串聯器裝置晶粒106(例如參見第1A圖至第1C圖)和被切割的中介層108的一部分(例如參見第5圖)。方法1300更可包括附接第一小晶片506，使得串聯器/解串聯器裝置晶粒106鄰近於封裝基底110的側壁128(例如參見第1G圖和第10圖至第12圖)。
方法1300可以進一步包括形成第二小晶片906，包括附接到被切割的中介層108b的第二部分的晶片上系統晶粒104b和高頻寬記憶體晶粒104c。方法1300亦可以包括將第二小晶片906附接到封裝基底110(例如參見第1G圖和第10圖至第12圖)，使得在串聯器/解串聯器晶粒104a、晶片上系統晶粒104b、晶片上系統晶粒104b和高頻寬記憶體晶粒104c之間形成電性連接。方法1300可以進一步包括形成第二小晶片906，以在被切割的中介層108b的第二部分內包括深溝槽電容器1202，使得深溝槽電容器1202電性連接到晶片上系統晶粒104b和高頻寬記憶體晶粒104c。
參照所有圖式且根據本揭露的各種實施例，提供一種半導體裝置。此半導體裝置可以包括封裝基底110；第一中介層108a，設置於封裝基底110上且耦合至封裝基底110；第一半導體裝置晶粒104a，設置在第一中介層108a上且耦合到第一中介層108a；第二中介層108b，設置於封裝基底110上且耦合至封裝基底110；第二半導體裝置晶粒104b，設置在第二中介層108b上且耦合到第二中介層108b(例如參見第10圖至第12圖)。第一半導體裝置晶粒104a可以是串聯器/解串聯器晶粒，且第一半導體裝置晶粒104a鄰接於基底110的側壁。在進一步的實施例中，第二中介層108b可以進一步耦合到第三半導體裝置晶粒104c。根據一實施例，第一半導體裝置晶粒104a可以是串聯器/解串聯器裝置晶粒106(例如參見第1A圖到第1C圖)，且耦合到第一中介層108a的第一半導體裝置晶粒140a可以鄰接於封裝基底110的側壁128(例如參見第1G圖和第10圖至第12圖)。
在一實施例中，第二半導體裝置晶粒104b可以是晶片上系統晶粒。在一實施例中，第二中介層108b亦可以耦合到高頻寬記憶體晶粒104c。在一實施例中，第一中介層108a可以是有機中介層，且第二中介層108b可以是矽中介層。在一實施例中，第二中介層108亦可以包括深溝槽電容器1202。在一實施例中，第一中介層108a和第二中介層108b可以各自是有機中介層。在一實施例中，第一中介層108a和第二中介層108b之間的最小距離可以大於或等於約2mm。在一實施例中，第一中介層108a和第二中介層108b中的至少一者可以是混合有機/矽中介層。
在進一步的實施例中，在第一中介層108a的頂面和第二中介層108b的頂面之間可能存在高度差130(例如參見第10圖至第12圖)，或者可能存在第一半導體裝置晶粒104a的頂面與第二半導體裝置晶粒104b、第三半導體裝置晶粒104c的頂面之間的高度差132(例如參見第11圖)。在另一實施例中，第二中介層108b可包括配置以提供垂直訊號路徑的基底通孔結構1104。第二中介層108b更可包括水平內連線路徑，其包括嵌入介電材料層1108中的金屬內連線結構1106，配置以提供高頻寬晶片到晶片訊號路徑。
在一些實施例中，一種半導體裝置包括：基底；第一中介層，設置於基底上且耦接至基底；第一半導體裝置晶粒，設置在第一中介層上且耦合到第一中介層；第二中介層，設置於基底上且耦接至基底；以及第二半導體裝置晶粒和第三半導體裝置晶粒，各自設置在第二中介層上且耦合到第二中介層。
在一些實施例中，第一半導體裝置晶粒是串聯器/解串聯器晶粒且第一半導體裝置晶粒鄰接於基底的側壁。在一些實施例中，第二半導體裝置晶粒是晶片上系統(SoC)晶粒。在一些實施例中，第三半導體裝置晶粒是高頻寬記憶體晶粒。在一些實施例中，第一中介層的頂面與所述第二中介層的頂面之間存在高度差。在一些實施例中，在第一半導體裝置晶粒的頂面與第二半導體裝置晶粒、第三半導體裝置晶粒的頂面之間存在高度差。在一些實施例中，第一中介層是有機中介層，且第二中介層是矽中介層。在一些實施例中，第二中介層更包括：基底通孔結構，配置為提供垂直訊號路徑；以及水平內連線路徑，包括嵌入介電材料層中的金屬互連結構，其被配置為提供高頻寬晶片到晶片訊號路徑。
在一些實施例中，一種製造半導體裝置的方法包括：在載體基底上形成中介層；將複數個半導體裝置晶粒附接到中介層；將中介層與載體基底脫離以形成包括中介層和附接到中介層的複數個半導體裝置晶粒的組件；切割組件以產生第一小晶片和第二小晶片；以及將第一小晶片和第二小晶片附接到封裝基底。
在一些實施例中，此方法更包括：形成第一小晶片以包括串聯器/解串聯器晶粒，串聯器/解串聯器晶粒附接到被切割的中介層的第一部分；以及將第一小晶片附接到封裝基底，使得串聯器/解串聯器晶粒鄰接於封裝基底的側壁。在一些實施例中，此方法更包括：形成第二小晶片以包括附接到被切割的中介層的第二部分的晶片上系統晶粒和高頻寬記憶體晶粒；以及將第二個小晶片附接到封裝基底，進而在串聯器/解串聯器晶粒、晶片上系統晶粒和高頻寬記憶體晶粒之間形成電性連接。在一些實施例中，此方法更包括：形成第二小晶片以包括在被切割的中介層的第二部分內的深溝槽電容器，深溝槽電容器與晶片上系統晶粒和高頻寬記憶體晶粒電性連接。
上述實施例提供了優於傳統系統的許多優點。舉例而言，將各種半導體裝置晶粒放置在單獨的、較小的中介層上允許在相對於下方封裝基底放置各種半導體裝置晶粒方面具有更大的靈活性。在此方面，將串聯器/解串聯器裝置晶粒106(例如參見第1A圖到第1C圖)鄰接於封裝基底110(例如參見第1G圖和第10圖至第12圖)的側壁128放置可以允許電路徑118的長度縮短。接著，縮短的電路徑118的長度可以表現出降低的阻抗，進而產生更低的歐姆損耗和降低的電阻電容延遲。使用更小的中介層亦降低了中介層製造的複雜性，且可類似地降低與中介層相關的重分佈內連線結構相關的阻抗。
以上參照第2圖至第9圖所述的製造小晶片(例如第10圖至第12圖的第一小晶片506和第二小晶片906)的方法允許大規模生產具有一或多個半導體裝置晶粒附接到中介層的小晶片。這些小晶片(例如第10圖至第12圖的第一小晶片506和第二小晶片906)可以各種方式組合，因為減少了位於單獨的、較小的中介層上的半導體裝置晶粒之間的內連線長度，可製造具有改良的積體密度和其他優點(例如更快的速度和更高的頻寬)的三維裝置。
以上概述了許多實施例的特徵，使本揭露所屬技術領域中具有通常知識者可以更加理解本揭露的各實施例。本揭露所屬技術領域中具有通常知識者應可理解，可以本揭露實施例為基礎輕易地設計或改變其他製程及結構，以實現與在此介紹的實施例相同的目的及/或達到與在此介紹的實施例相同的優點。本揭露所屬技術領域中具有通常知識者也應了解，這些相等的結構並未背離本揭露的精神與範圍。在不背離後附申請專利範圍的精神與範圍之前提下，可對本揭露實施例進行各種改變、置換及變動。
100a, 100b, 100c, 100d, 100f:半導體裝置結構 102:積體裝置晶粒 104:半導體裝置晶粒 104a:第一半導體裝置晶粒 104b:第二半導體裝置晶粒 104c:第三半導體裝置晶粒 106:裝置晶粒 108:中介層 108a:第一中介層 108b:第二中介層 108c:中介層 110:封裝基底 112:印刷電路板 114a:第一焊接材料部分 114b:第二焊接材料部分 116:封裝蓋 118:電路徑 120:支撐結構 124a:第一厚度 124b:第二厚度 126:第一距離 128:側壁 130:第二距離 132:第三距離 200, 300, 400, 500, 600, 700, 800, 900:中間結構 201:黏著層 202:載體基底 204:重分佈內連線結構 304:第一焊料材料部分 306:底部填充材料部分 402:環氧樹脂模製化合物 502:第二焊接材料部分 504:切割線 506:第一小晶片 906:第二小晶片 1000,1100,1200:系統 1102:矽基底 1104:基底通孔結構 1106:金屬內連線結構 1108:介電材料層 1202:深溝槽電容器 1300:方法 1302,1304,1306,1308,1310:操作
根據以下的詳細說明並配合所附圖式以更好地了解本揭露實施例的概念。應注意的是，根據本產業的標準慣例，圖式中的各種特徵未必按照比例繪製。事實上，可能任意地放大或縮小各種特徵的尺寸，以做清楚的說明。在通篇說明書及圖式中以相似的標號標示相似的特徵。 第1A圖是範例性半導體裝置結構的垂直剖視圖。 第1B圖是另一範例性半導體裝置結構的垂直剖視圖。 第1C圖是根據各種實施例之另一範例性半導體裝置結構的垂直剖視圖。 第1D圖是根據各種實施例之具有耦合到單一個中介層的兩個半導體裝置晶粒的範例性半導體裝置結構的垂直剖視圖。 第1E圖是根據各種實施例之第1D圖的範例性半導體裝置結構的平面圖。 第1F圖是根據各種實施例之在兩個相應的中介層上具有兩個半導體裝置晶粒的範例性半導體裝置結構的垂直剖視圖。 第1G圖是根據各種實施例之第1F圖的範例性半導體裝置結構的俯視圖。 第2圖是根據各種實施例之用於形成複數個小晶片的中間結構的垂直剖視圖。 第3圖是根據各種實施例之用於形成複數個小晶片的另一中間結構的垂直剖視圖。 第4圖是根據各種實施例之用於形成複數個小晶片的另一中間結構的垂直剖視圖。 第5圖是根據各種實施例之用於形成複數個小晶片的又一中間結構的垂直剖視圖。 第6圖是根據各種實施例之用於形成複數個小晶片的中間結構的垂直剖視圖。 第7圖是根據各種實施例之用於形成複數個小晶片的另一中間結構的垂直剖視圖。 第8圖是根據各種實施例之用於形成複數個小晶片的另一中間結構的垂直剖視圖。 第9圖是根據各種實施例之用於形成複數個小晶片的又一中間結構的垂直剖視圖。 第10圖是根據各種實施例之具有附接到封裝基底的第一小晶片和第二小晶片的系統的垂直剖視圖。 第11圖是根據各種實施例之具有附接到封裝基底的第一小晶片和第二小晶片的另一系統的垂直剖視圖。 第12圖是根據各種實施例的具有附接到封裝基底的第一小晶片和第二小晶片的另一系統的垂直剖視圖。 第13圖是繪示根據各種實施例之製造半導體裝置的方法的各種操作的流程圖。
100f:半導體裝置結構
104a:第一半導體裝置晶粒
104b:第二半導體裝置晶粒
108a:第一中介層
108b:第二中介層
110:封裝基底
124a:第一厚度
124b:第二厚度
126:第一距離

Claims (1)

  1. 一種半導體裝置，包括： 一基底； 一第一中介層，設置於該基底上且耦合至該基底； 一第一半導體裝置晶粒，設置於該第一中介層上且耦合至該第一中介層； 一第二中介層，設置於該基底上且耦合至該基底；以及 一第二半導體裝置晶粒，設置於該第二中介層上且耦合至該第二中介層， 其中該第一半導體裝置晶粒是串聯器/解串聯器晶粒，且該第一半導體裝置晶粒鄰近於該基底的一側壁。
TW111121001A 2021-06-23 2022-06-07 半導體裝置 TW202301499A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163214066P 2021-06-23 2021-06-23
US63/214,066 2021-06-23
US17/735,536 2022-05-03
US17/735,536 US20220415867A1 (en) 2021-06-23 2022-05-03 Multi-interposer structures and methods of making the same

Publications (1)

Publication Number Publication Date
TW202301499A true TW202301499A (zh) 2023-01-01

Family

ID=84541264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121001A TW202301499A (zh) 2021-06-23 2022-06-07 半導體裝置

Country Status (2)

Country Link
US (1) US20220415867A1 (zh)
TW (1) TW202301499A (zh)

Also Published As

Publication number Publication date
US20220415867A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US11756928B2 (en) Multi-chip packages
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
TWI719202B (zh) 半導體封裝結構及其製造方法
US10157852B2 (en) Multi-stacked package-on-package structures
US9991231B2 (en) Stacked die integrated circuit
US10340259B2 (en) Method for fabricating a semiconductor package
US8664772B2 (en) Interface substrate with interposer
US9805997B2 (en) Packaging methods for semiconductor devices with encapsulant ring
US11955442B2 (en) Semiconductor package and method
US20160005726A1 (en) System-in-package
US9269693B2 (en) Fabrication method of semiconductor package
US11217552B2 (en) Multi-chip integrated fan-out package
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
TW202301499A (zh) 半導體裝置
US9147668B2 (en) Method for fabricating semiconductor structure
US20230066752A1 (en) Semiconductor die package with ring structure and method for forming the same
US20240055311A1 (en) Semiconductor structure and manufacturing method thereof