TW202242974A - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TW202242974A
TW202242974A TW110125193A TW110125193A TW202242974A TW 202242974 A TW202242974 A TW 202242974A TW 110125193 A TW110125193 A TW 110125193A TW 110125193 A TW110125193 A TW 110125193A TW 202242974 A TW202242974 A TW 202242974A
Authority
TW
Taiwan
Prior art keywords
precursor
silicon
dummy gate
fins
layer
Prior art date
Application number
TW110125193A
Other languages
English (en)
Inventor
張家敖
鄭培仁
李啟弘
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202242974A publication Critical patent/TW202242974A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文描述製造半導體裝置的系統和方法。該方法包括在基板中的鰭片之間形成凹槽，且在鰭片上方且在凹槽中形成介電層。一旦介電層已形成，則在凹槽內的介電層上方形成底部種晶結構，且介電層沿著凹槽的側壁經暴露。在由下而上的沉積製程中自底部種晶結構生長虛設閘極材料，而不自沿著凹槽的側壁經暴露的介電層生長虛設閘極材料。

Description

製造半導體裝置的系統和方法
無
半導體裝置用於各種電子應用，諸如個人電腦、手機、數位相機、及其他電子設備。通常藉由以下方式製造半導體裝置：在半導體基板上方順序沉積材料的絕緣或介電層、導電層、及半導體層，且使用微影術將各種材料層進行圖案化以在其上形成電路組件及元件。
半導體行業藉由不斷減小最小特徵尺寸來不斷提高各種電子組件（例如，電晶體、二極體、電阻器、電容器、等）的積體密度，從而允許更多組件整合至給定面積。然而，隨著最小特徵尺寸的減小，出現了需要解決的其他問題。
無
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。組件及配置的具體實例將在下文描述以簡化本揭露。當然，這些僅為實例且不欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚的目的，且本身並不指明所論述的各種實施例及/或組態之間的關係。
此外，為了方便用於描述如諸圖中圖示的一個元件或特徵與另一(多個)元件或(多個)特徵的關係的描述，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似者。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向（舉例而言，旋轉90度或處於其他定向），且本文中所使用的空間相對描述符可類似地加以相應解釋。
第1圖根據一些實施例以三維視圖圖示了FinFET的實例。FinFET包含基板50（例如，半導體基板、晶圓、或類似者）上的鰭片52。隔離區56佈置在基板50中，且鰭片52突出於相鄰隔離區56之上及之間。儘管隔離區56經描述及圖示為與基板50分開，但如本文所使用的，術語「基板」可用於僅指半導體基板或包括隔離區的半導體基板。另外，儘管鰭片52經圖示為與基板50相同的單一連續材料，但鰭片52及/或基板50可包含單一材料或複數種材料。在此情境下，鰭片52指在相鄰隔離區56之間延伸的部分。
閘極介電層92係沿著側壁且在鰭片52的頂表面上方，且閘電極94在閘極介電層92上方。源極/汲極區82相對於閘極介電層92及閘電極94佈置在鰭片52的相對側。第1圖進一步圖示了在後面的圖中使用的參考橫截面。橫截面A-A沿著閘電極94的縱軸且在例如垂直於FinFET的源極/汲極區82之間的電流流向的方向。橫截面B-B垂直於橫截面A-A且沿著鰭片52的縱軸且在例如FinFET的源極/汲極區82之間的電流流向的方向。橫截面C-C平行於橫截面A-A，且延伸穿過FinFET的源極/汲極區。為了清楚起見，後續附圖參考這些參考橫截面。
本文討論的一些實施例在使用後置閘極製程形成FinFET的情境下討論。在其他實施例中，可使用前置閘極製程。而且，一些實施例考慮了平面裝置中使用的態樣，諸如平面FET、奈米結構（例如，奈米片、奈米線、全環繞閘極、或類似者）場效電晶體(nanostructure field effect transistor，NSFET)、或類似者。
第2圖至第6圖係根據一些實施例FinFET製造中的中間階段的橫截面圖。除了多個鰭片/FinFET之外，第2圖至第6圖係參考第1圖中圖示的橫截面A-A來圖示。
在第2圖中，提供了基板50。基板50可係半導體基板，諸如塊半導體、絕緣層上半導體(semiconductor-on-insulator，SOI)基板、或類似者，其可係摻雜的（例如，利用p型或n型摻雜物）或未摻雜的。基板50可係晶圓，諸如矽晶圓。通常，SOI基板係在絕緣體層上形成的半導體材料層。絕緣體層可係例如埋入式氧化物(buried oxide，BOX)層、氧化矽層、或類似者。絕緣體層設置在基板上，通常係矽或玻璃基板。亦可使用其他基板，諸如多層或梯度基板。在一些實施例中，基板50的半導體材料可包括矽；鍺；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦的化合物半導體；包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦(gallium indium arsenide phosphide)的合金半導體；或其組合。
基板50具有n型區50N及p型區50P。n型區50N可用於形成n型裝置，諸如NMOS電晶體，例如，n型FinFET。p型區50P可用於形成p型裝置，諸如PMOS電晶體，例如，p型FinFET。n型區50N可與p型區50P實體地分開（如所圖示，藉由分隔器51），且可在n型區50N與p型區50P之間佈置任何數目的裝置特徵（例如，其他主動裝置、摻雜區、隔離結構、等）。
在第3圖中，鰭片52在基板50中形成。鰭片52係半導體條。在一些實施例中，可藉由在基板50中蝕刻溝槽而在基板50中形成鰭片52。蝕刻可係任何可接受的蝕刻製程，諸如活性離子蝕刻(reactive ion etch，RIE)、中性束刻蝕(neutral beam etch，NBE)、類似者、或其組合。蝕刻可係各向異性的。
鰭片52可藉由任何適合的方法進行圖案化。舉例而言，可使用一或多個光學微影術製程（包括雙重圖案化製程或多重圖案化製程）來圖案化鰭片52。通常，雙重圖案化或多重圖案化製程將光學微影術與自對準製程相結合，從而允許創建具有例如小於使用單一直接光學微影術製程獲得的間距的間距的圖案。舉例而言，在一個實施例中，在基板上方形成犧牲層且使用光學微影術製程進行圖案化。使用自對準製程在經圖案化犧牲層旁邊形成間隔物。犧牲層接著經移除，且剩餘的間隔物可接著用於圖案化鰭片。在一些實施例中，罩幕（或其他層）可保留在鰭片52上。
鰭片52可經圖案化為具有垂直側壁、有角側壁、組合、或類似者。此外，儘管在p型區50P中形成的鰭片52與在n型區50N中形成的鰭片52可具有不同的間隔，n型區50N中及p型區50P中的鰭片52可形成為第一寬度W1。根據一些實施例，第一寬度W1在約5 nm與約30 nm之間。此外，n型區50N的鰭片52與p型區50P的鰭片52之間的空間可係在約5 nm與約100 nm之間的第二寬度W2。但是，可使用任何適合的距離。
在第4圖中，絕緣材料54在基板50上方且在相鄰鰭片52之間形成。絕緣材料54可係諸如氧化矽的氧化物、氮化物、類似者、或其組合，且可藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDP-CVD)、可流動CVD(flowable CVD，FCVD)（例如，在遠程電漿系統中的基於CVD的材料沉積及後固化以使其轉換為另一材料，諸如氧化物）、類似者、或其組合。可使用藉由任何可接受製程形成的其他絕緣材料。在所示實施例中，絕緣材料54係藉由FCVD製程形成的氧化矽。一旦絕緣材料形成，則可執行退火製程。在一個實施例中，絕緣材料54經形成使得絕緣材料54的多餘材料覆蓋鰭片52。儘管絕緣材料54經圖示為單層，但一些實施例可利用多層。舉例而言，在一些實施例中，可首先沿著基板50及鰭片52的表面形成襯裡（未示出）。此後，可在襯裡上方形成填充材料，諸如以上所討論的填充材料。
在第5圖中，對絕緣材料54應用移除製程以移除鰭片52上方的絕緣材料54的多餘材料。在一些實施例中，可利用平坦化製程，諸如化學機械研磨(chemical mechanical polish，CMP)、回蝕製程、其組合、或類似者。平坦化製程暴露鰭片52，使得在平坦化製程完成之後鰭片52及絕緣材料54的頂表面係水平的。
在第6圖中，絕緣材料54經凹陷以形成隔離區56（例如，淺溝槽隔離(Shallow Trench Isolation，STI)區）。絕緣材料54經凹陷使得n型區50N中及p型區50P中的鰭片52的上部部分突出於隔離區56的相鄰者之間。根據一些實施例，隔離區56可經凹陷成約25 nm與約100 nm之間的第一深度D1，使得隔離區56具有約5 nm與約100 nm之間的第一高度H1。然而，任何適合的高度均可用於隔離區56。因此，隔離區56之上的溝槽61的部分可具有第一深度D1與第一寬度W1或第三寬度W3的深寬比，其範圍在約3:1至約9:1之間。
此外，隔離區56的頂表面可具有如所圖示的平面、凸面、凹面（諸如碟形）、或其組合。隔離區56的頂表面可藉由適當的蝕刻形成為平的、凸的、及/或凹的。隔離區56可使用可接受的蝕刻製程經凹陷，諸如對絕緣材料54的材料具有選擇性的一者（例如，以比鰭片52的材料更快的速率蝕刻絕緣材料54的材料）。舉例而言，利用例如稀氫氟(dilute hydrofluoric，dHF)酸的適合的蝕刻製程的化學氧化物移除可經使用。
關於第2圖至第6圖所描述的製程僅係如何形成鰭片52的一個實例。在一些其它實施例中，可藉由磊晶生長製程形成鰭片。舉例而言，介電層可在基板50的頂表面上方形成，且溝槽可經蝕刻穿過介電層以暴露下伏基板50。同質磊晶結構可在溝槽中經磊晶生長，且介電層可經凹陷使得同質磊晶結構突出於介電層以形成鰭片。另外，在一些實施例中，異質磊晶結構可用於鰭片52。舉例而言，第5圖中的鰭片52可經凹陷，且不同於鰭片52的材料可在經凹陷鰭片52上方經磊晶生長。在這些實施例中，鰭片52包括經凹陷材料以及佈置在經凹陷材料上方的經磊晶生長材料。在更進一步的實施例中，介電層可在基板50的頂表面上方形成，且溝槽可經蝕刻穿過介電層。接著可使用不同於基板50的材料在溝槽中磊晶生長異質磊晶結構，且介電層可經凹陷使得異質磊晶結構突出於介電層以形成鰭片52。在同質磊晶或異質磊晶結構經磊晶生長的一些實施例中，經磊晶生長材料在生長期間可經原位摻雜，這可消除先前及隨後的植入，儘管可一起使用原位及植入摻雜。
更進一步，在n型區50N（例如，NMOS區）中磊晶生長不同於p型區50P（例如，PMOS區）中的材料的材料可係有利的。在各種實施例中，鰭片52的上部部分可由矽鍺（Si xGe 1-x，其中x可在0至1範圍內）、碳化矽、純鍺或基本純鍺、III-V化合物半導體、II-VI化合物半導體、或類似者來形成。舉例而言，用於形成III-V化合物半導體的可用材料包括、但不限於：InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP、及類似者。
此外，在第6圖中，可在鰭片52及/或基板50中形成適當的井（未示出）。在一些實施例中，可在n型區50N中形成P井，且可在p型區50P中形成N井。在一些實施例中，P井或N井在n型區50N及p型區50P兩者中形成。
在具有不同井類型的實施例中，用於n型區50N及p型區50P的不同植入步驟可使用光阻劑或其他罩幕（未示出）來達成。舉例而言，可在n型區50N中的鰭片52及隔離區56上方形成光阻劑。圖案化光阻劑以暴露基板50的p型區50P，諸如PMOS區。光阻劑可藉由使用旋轉塗佈技術來形成，且可使用可接受的光學微影術技術來圖案化。一旦光阻劑經圖案化，則在p型區50P中執行n型雜質植入，且光阻劑可用作罩幕以基本上防止n型雜質被植入至n型區50N中，諸如NMOS區。n型雜質可係植入該區中的磷、砷、銻、或類似者，濃度達至等於或小於10 18cm -3，諸如在約10 17cm -3與約10 18cm -3之間。植入之後，可諸如藉由可接受的灰化製程來移除光阻劑。
在p型區50P的植入之後，在p型區50P中的鰭片52及隔離區56上方形成光阻劑。光阻劑經圖案化以暴露基板50的n型區50N，諸如NMOS區。光阻劑可使用旋轉塗佈技術來形成，且可使用可接受的光學微影術技術來圖案化。一旦光阻劑經圖案化，則可在n型區50N中執行p型雜質植入，且光阻劑可用作罩幕以基本上防止p型雜質被植入至p型區50P中，諸如PMOS區。p型雜質可係植入該區中的硼、BF 2、銦、或類似者，濃度達至等於或小於10 18cm -3，諸如在約10 17cm -3與約10 18cm -3之間。植入之後，可諸如藉由可接受的灰化製程來移除光阻劑。
在n型區50N及p型區50P的植入之後，可執行退火製程來啟動經植入的p型及/或n型雜質。在一些實施例中，磊晶鰭片的經生長材料可在生長期間經原位摻雜，這可消除植入，儘管原位及植入摻雜可一起使用。
第7A圖至第10B圖圖示根據一些實施例的間隙充填製程的中間階段的工件100的橫截面圖。此外，第7A圖圖示用虛線強調的工件100的第一部分71。第7B圖至第10A圖在第一部分71的放大視圖中圖示間隙充填製程中的步驟。第10B圖在工件100的非放大視圖中圖示第10A圖中所示的中間階段。
特別地，第7A圖及第7B圖圖示根據一些實施例的在鰭片52上方的虛設閘極介電層73的形成及使用可流動膜在虛設閘極介電層73上方形成底部層75的種晶層沉積製程700。虛設閘極介電層73可係，舉例而言，諸如氧化矽（例如，SiO 2）、氮化矽(silicon nitride，SiN)、氧氮化矽(silicon oxynitride，SiON)、其組合、或類似者的介電質，且可根據可接受的技術（諸如電漿增強原子層沉積(plasma-enhanced atomic layer deposition，PEALD)、電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)、氣相磊晶(vapor phase epitaxy，VPE)、分子束磊晶(molecular beam epitaxy，MBE)、組合、或類似者）經沉積或熱生長。根據一些實施例，虛設閘極介電層73可在上方且沿著鰭片52的側壁形成為約1 nm至約10 nm之間的第一厚度Th1（見第7B圖）。然而，任何適合的厚度均可用於第一厚度Th1。
根據一些實施例，虛設閘極介電層73亦可在溝槽61的底部處的隔離區56上方形成，達至約5nm與約100nm之間的第二厚度Th2。但是，可使用任何適合的厚度。在一些實施例中，溝槽61的底部處的虛設閘極介電層73的第二厚度Th2可取決於鰭片52的形狀及鰭片52之間的溝槽的寬度。因此，虛設閘極介電層73在溝槽61中的一者的底部處可具有一個厚度（例如，Th2a），諸如在約5 nm與約100 nm之間，且在溝槽61中的另一者的底部處可具有不同的厚度（例如，Th2b），諸如在約5 nm與約100 nm之間。
一旦虛設閘極介電層73已形成，則執行種晶層沉積製程700以沉積底部層75。在一些實施例中，底部層75可係導電材料或非導電材料，諸如可流動矽(silicon，Si)膜，其可在沉積期間或之後「流動」以填充間隙中的空隙。但是，可利用任何適合的材料。
第7C圖圖示可用於沉積底部層75的材料的沉積系統731。沉積系統731可用於自複數個前驅物遞送系統（諸如第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705）接收用於可流動沉積製程的前驅物材料，且在沉積室733內在基板100上形成材料層。
在一個實施例中，第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705可彼此協同工作，以將一或多種不同的前驅物材料供應至沉積室733，其中基板100中的一或多者經置放。然而，第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705可具有彼此相似的實體組件。舉例而言，第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705可各包括氣體供應709及流量控制器711。在第一前驅物以氣態儲存的實施例中，氣體供應709可將第一前驅物供應至沉積室733。氣體供應709可係諸如儲氣罐的容器，該容器可定位於沉積室733的本地或遠離沉積室733而定位。替代地，氣體供應709可係獨立地製備第一前驅物且將其遞送至流量控制器711的設施。可將用於第一前驅物的任何適合的源用作氣體供應709，且完全旨在將所有這些源包括在實施例的範圍內。
氣體供應709可將所需前驅物供應至流量控制器711。流量控制器711可用於控制前驅物流向前驅物氣體控制器713且最終流向沉積室733，從而亦有助於控制沉積室733內的應力。流量控制器711可係例如比例閥、調變閥、針閥、應力調節器、質流控制器、這些的組合、或類似者。然而，可利用用於控制及調節第一前驅物的流動的任何適合的方法，且完全旨在將所有這些組件及方法包括在實施例的範圍內。
此外，在第一前驅物以固態或液態儲存的實施例中，氣體供應709可儲存載氣，且載氣可引入前驅物罐中，該前驅物罐以固態或液態儲存第一前驅物。載氣接著用於推動及攜帶第一前驅物，因為第一前驅物在被發送至前驅物氣體控制器713之前，蒸發或昇華成前驅物罐的氣體部分。可利用任何適合的方法及單元組合來提供第一前驅物，且完全旨在將所有所有這些單元組合包括在實施例的範圍內。
第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705可將其各自的前驅物材料供應至前驅物氣體控制器713中。前驅物氣體控制器713將第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統705與沉積室733連接且隔離開，以便將所需的前驅物材料遞送至沉積室733。前驅物氣體控制器713可包括諸如閥、流量計、感測器、及類似者的裝置以控制前驅物的各者的遞送速率，且可由自控制單元715接收的指令來控制。
前驅物氣體控制器713在接收到來自控制單元715的指令時，可打開及關閉閥，以便將第一前驅物遞送系統701、第二前驅物遞送系統703、及第三前驅物遞送系統703中的一或多者連接至沉積室733中，且經由歧管717將所需前驅物材料引導至沉積室733中，且引導至注入單元719。注入單元719可用於將所選擇的前驅物材料（多種）分散至沉積室733中，且可設計成均勻地分散前驅物材料，以便最小化由於不均勻分散而可能產生的不需要的製程條件。在特定實施例中，注入單元719可例如由盤管形成，盤管包括分佈在整個管中的複數個孔，以允許前驅物材料在沉積室733中的均勻分散。然而，可利用任何適合的形狀。
然而，如本領域普通技術人員將認識到的，經由如上所述的單個單元將前驅物材料引入沉積室733的意圖僅係示例性的，而不意欲限制實施例。替代地，亦可使用任意數目的單獨及獨立的注入器或其他開口將前驅物材料引入沉積室733。完全旨在將所有這些組合及其他引入點包括在實施例的範圍內。
沉積室733可接收所需的前驅物材料且將前驅物材料暴露於基板100，且沉積室733可係適合於分散前驅物材料且使前驅物材料與基板100接觸的任何所需形狀。在第7C圖中圖示的實施例中，沉積室733具有圓柱形側壁及底部。然而，沉積室733不限於圓柱形，且可利用任何其他適合的形狀，諸如空心方管、八角形、或類似者。此外，沉積室733可由殼體723包圍，殼體723由對各種製程材料呈惰性的材料製成。因此，儘管殼體723可係能夠承受沉積製程中涉及的化學及應力的任何適合的材料，但在一個實施例中，外殼723可係鋼、不銹鋼、鎳、鋁、這些的合金、這些的組合、及類似者。
在沉積室733內，可將複數個基板100置放在安裝架725上的支架內，以便在沉積製程期間定位及控制基板100。安裝架725可包括加熱機制，以便在沉積製程期間加熱基板100。此外，儘管第7C圖中圖示了安裝架725，但是用於支撐單個晶圓的單個安裝平台可包括在沉積室733內。
另外，沉積室733可包括加熱元件735及/或加熱燈，加熱元件735及/或加熱燈用以控制進入沉積室733的前驅物氣體（例如，第一前驅物）及離開沉積室733的排氣的溫度。根據實施例，當前驅物進入歧管717時，加熱元件735將前驅物的溫度維持或升高至高於前驅物沸點的製程溫度，以確保前驅物保持在氣相，且在注入單元719處維持前驅物的適當流速。此外，當排氣自沉積室733抽空時，加熱元件735將排氣出口727處的排氣的溫度維持或升高至高於排氣的沸點的溫度，以維持真空泵729處排氣的適合的排空率。
根據一些實施例，沉積室733進一步包含冷卻元件737及冷卻劑源707。冷卻元件737定位於鄰近注入單元719及安裝架725的殼體723內。控制單元715控制冷卻劑源707處的閥，以將冷卻劑釋放至冷卻元件737中。因此，當前驅物氣體在沉積製程期間離開注入單元719且在基板100的位置處時，前驅物氣體的溫度被控制至所需製程溫度。根據一些實施例，在注入單元719及基板100處釋放的前驅物氣體的製程溫度被控制至低於前驅物沸點的溫度，以將自注入單元719釋放的前驅物氣體轉變為前驅物的液相（例如，前驅物的冷凝）。因此，將前驅物材料的可流動沉積沉積在基板100上。
真空泵729可連接至沉積室733的排氣出口727，以幫助抽空排氣。在控制單元715的控制下，排氣出口727亦可用於將沉積室733內的應力降低及控制至所需應力，且亦可用於自沉積室733中抽空前驅物材料，以準備引入下一前驅物材料。
控制單元715可用於控制前驅物氣體控制器713、真空泵729、加熱元件735、冷卻劑源707、及/或冷卻元件737。控制單元715可係可在工業環境中用於控制製程機器的任何形式的電腦處理器。在實施例中，控制單元715可包含處理單元，諸如桌上計算機、工作站、膝上型電腦、或為特定應用定製的專用單元。控制單元715可配備顯示器及一或多個輸入/輸出組件，諸如指令輸出、感測器輸入、滑鼠、鍵盤、列印機、這些的組合、或類似者。處理單元可包括中央處理單元(central processing unit，CPU)、記憶體、大量儲存裝置、視訊配接器、I/O介面、及/或連接至匯流排的網路介面。
匯流排可係包括記憶體匯流排或記憶體控制器、周邊匯流排、或視訊匯流排的任何類型的幾種總線結構中的一或多者。CPU可包含任何類型的電子資料處理器，且記憶體可包括任何類型的系統記憶體，諸如靜態隨機存取記憶體(static random access memory，SRAM)、動態隨機存取記憶體(dynamic random access memory，DRAM)、或唯讀記憶體(read-only memory，ROM)。大量儲存裝置可包含用以儲存資料、程式、及其他資訊且使資料、程式、及其他資訊可經由匯流排存取的任何類型的儲存裝置。大量儲存裝置可包含，舉例而言，硬式磁碟機、磁碟驅動器、或光碟驅動器中的一或多者。
視訊配接器及I/O介面提供介面，以將外部輸入及輸出裝置耦合至處理單元。輸入及輸出裝置的實例包括、但不限於耦合至視訊配接器的顯示器及耦合至I/O介面的I/O組件（諸如滑鼠、鍵盤、列印機、及類似者）。其他裝置可耦合至處理單元且可利用附加或更少的介面卡。舉例而言，串列介面卡（未示出）可用於為列印機提供串列介面。
網路介面將處理單元耦合至外部網路，以促進網路通信，且經由一或多個有線及/或無線鏈路（例如，區域網路(local area network，LAN)及/或廣域網路(wide area network，WAN)）提供對外部資源的網路存取。網路存取及網路通信可使用一或多個電路交換網路及/或分封交換網路。在一個實施例中，控制單元715可係經由一或多個有線及/或無線連接局部連接至前驅物氣體控制器713、真空泵729、冷卻劑源707、冷卻元件737、及加熱元件735的系統。在另一實施例中，控制單元715可係遠離前驅物氣體控制器713、真空泵729、冷卻劑源707、冷卻元件737、及/或加熱元件735的系統，且可經由遠程有線及/或無線連接來連接及控制前驅物氣體控制器713及真空泵729。在一個實施例中，控制單元715可係包含一或多個網路伺服器的一或多個處理單元的分散系統，及/或可使用一或多個網路服務來控制前驅物氣體控制器713、真空泵729、冷卻劑源707、冷卻元件737、及/或加熱元件735。
應注意，控制單元715可包括其他組件。舉例而言，控制單元715可包括電源、電纜、母板、可移動儲存媒體、外殼、及類似者。這些其他組件儘管未在第7C圖中示出，但被視為控制單元715的部分。
為了開始沉積製程，用於底部層75的第一前驅物可置放在第一前驅物遞送系統701、第二前驅物遞送系統703、及/或第三前驅物遞送系統705中的一或多者中。在底部層75期望係矽的實施例中，第一前驅物可係高階矽烷（對於n＞3為Si nH 2n+2），諸如丁矽烷(tetrasilane，Si 4H 10)（包括正Si 4H 10及異S 4H 10）、戊矽烷(pentasilane，Si 5H 12)（包括正Si 5H 12、異Si 5H 12)、及neo-Si 5H 12）、環戊矽烷(cyclopentasilane，Si 5H 10)，己矽烷(hexasilane，Si 6H 14)（包括正Si 6H 14及異Si 6H 14）、cyclo-Si 6H 12、庚矽烷(heptasilane，Si 7H 16)（包括正Si 7H 16）、組合、或類似者。然而，可使用任何適合材料的任何適合前驅物。
在沉積製程中，第一前驅物作為蒸汽（例如，由加熱元件735維持）引入沉積室733。然而，當第一前驅物在基板100上方流動時，冷卻元件737移除熱量且使第一前驅物冷卻至轉變溫度之下，使第一前驅物冷凝至基板100的經暴露表面上。此外，冷凝為液體導致第一前驅物進一步流入且填充溝槽61而沒有空隙。另外，一旦在表面上就位，第一前驅物（例如，高階矽烷）將與虛設閘極介電層73（例如，SiO 2）反應以形成期望沉積的底部層75的材料（例如，矽），而不形成任何空隙且不形成任何接縫。
可藉由在沉積期間調整製程條件（例如，溫度、應力、流速、組合或類似者）來控制種晶層沉積製程700，以在溝槽61中形成可流動膜。因此，底部層75形成為在溝槽61中的虛設閘極介電層73上方且沿著虛設閘極介電層73的側壁的非共形層。根據一些實施例，底部層75可形成在溝槽61底部處虛設閘極介電層73上方，達至約0.5 nm與約50 nm之間的第四厚度Th4。但是，可使用任何適合的厚度。在一些實施例中，如第7A圖及第7B圖中所圖示，底部層75的第四厚度Th4可取決於鰭片52的形狀及鰭片52之間的溝槽61的寬度。因此，底部層75在溝槽61的一者的底部處可具有一厚度（例如，Th4a），諸如在約0.5 nm與約50 nm之間，且在溝槽61的另一者的底部處可具有不同的厚度（例如，Th4b），諸如在約0.5 nm與約50 nm之間。但是，可使用任何適合的厚度。
第8圖圖示根據一些實施例的底部種晶結構77的形成。一旦底部層75已沉積，可執行種晶層蝕刻製程800以移除底部層75的多餘材料。因此，底部層75的多餘材料自溝槽61之外且沿著溝槽61的側壁在底部層75的期望水平之上經移除。種晶層蝕刻製程800可用於降低底部層75的高度且使底部層75成形以在溝槽61的底部處形成底部種晶結構77。
種晶層蝕刻製程800可使用諸如氯化氫(hydrogen chloride，HCl)、氯(chlorine，Cl 2)、組合、或類似者的前驅物及諸如氫(hydrogen，H 2)、氮(nitrogen，N 2)、組合、或類似者的載氣來執行。根據一些實施例，使用約0 slm與約20 slm之間的載氣流速來執行種晶層蝕刻製程800。在使用氯化氫(hydrogen chloride，HCl)作為前驅物的實施例中，使用約500℃與約650℃之間的製程溫度。對於使用氯(chlorine，Cl 2)作為前驅物的實施例，使用約300℃與約450℃之間的製程溫度。此外，可使用約0.1托與約200托之間的製程應力來執行種晶層蝕刻製程。然而，可利用任何適合的參數。
在一些實施例中，種晶層蝕刻製程800可在沉積室733內原位執行。在這樣的實施例中，前驅物（例如，HCl）可置放於第一前驅物遞送系統701、第二前驅物遞送系統703、及/或第三前驅物遞送系統705中的一或多者中。然而，在其它實施例中，種晶層蝕刻製程800可在單獨的腔室中執行。
根據一些實施例，蝕刻之後的底部種晶結構77在開口81中的一者內形成為約0.5 nm與約50 nm之間的第二高度H2a，在開口81的另一者內形成為約0.5 nm與約50 nm之間的第二高度H2b。此外，底部層75可經成形為用於底部種晶結構77的所需剖面（例如，凹的、凸的、小平面受限的、平的、或類似者）。在一些實施例中，底部種晶結構77經成形為具有凹形的第一剖面。然而，任何適合的高度及/或任何適合的剖面均可用於底部種晶結構77。一旦底部種晶結構77已形成，與溝槽61一起保留的空間定義了開口81。
一旦底部種晶結構77已形成，可執行種晶層處理900以自底部種晶結構77的材料移除雜質（例如，氫(hydrogen，H)）。如第9圖中所示，根據一些實施例，種晶層處理900在含有諸如氮(nitrogen，N 2)、氫(hydrogen，H 2)、這些的組合、或類似者的環境的腔室中執行。可使用爐內退火程序或快速熱退火技術中的環境來執行種晶層處理900。根據一些實施例，使用約400℃與約1000℃之間的製程溫度來執行種晶層處理900。然而，可使用任何適合的溫度。使用約0.01托與約760托之間的製程應力來執行種晶層處理900。然而，可利用任何適合的製程應力。在一些實施例中，種晶層處理900執行約1毫秒與約10小時之間的製程時間。這樣，將底部種晶結構77中的雜質的濃度降低至按體積計約0%與約2%之間的濃度。然而，可利用任何適合的濃度。因此，經處理底部種晶結構91自底部種晶結構77而形成。
第10A圖及第10B圖圖示根據一些實施例的由下而上沉積製程1000，以在經處理底部種晶結構91上方及虛設閘極介電層73上方形成虛設閘極材料層1001。在由下而上沉積製程1000係化學氣相沉積製程的實施例中，含氯矽基前驅物可用於自經處理底部種晶結構91的矽材料的介面1003來生長虛設閘極材料層1001，而不自沿著開口81的側壁佈置的虛設閘極介電層73的氧化矽（例如，SiO 2）材料來生長虛設閘極材料層1001。因此，在溝槽61具有約3:1與約9:1之間範圍的深寬比的實施例中，使用由下而上沉積製程1000形成虛設閘極材料層1001，使得開口81由虛設閘極材料層1001填充及過度填充而無任何空隙或接縫。
根據一些實施例，使用含氯矽前驅物（諸如三氯矽烷(trichlorosilane，TCS)、二氯矽烷(dichlorosilane，DCS)、一氯矽烷(monochlorosilane，MCS)、組合、或類似者）執行由下而上沉積製程1000。由於氯對氧化矽(silicon oxide，SiO 2)的鈍化作用，與在氧化矽(silicon oxide，SiO 2)上的生長行為相比，含氯矽前驅物在矽上具有選擇性生長行為。因此，矽膜僅自底部種晶結構77生長，而非自閘極介電質的經暴露表面沿著溝槽61的側壁生長，這有助於由下而上沉積製程1000。此外，可使用諸如氫(hydrogen，H 2)、氮(nitrogen，N 2)、組合或類似者的載氣來移動及攜帶用於該製程的前驅物。在使用氫(hydrogen，H 2)作為載氣的實施例中，使用約0 slm與約20 slm之間的流速。在一些實施例中，使用約500℃與約750℃之間的製程溫度及約1托與約300托之間的製程應力來執行由下而上沉積製程。然而，可利用任何適合的製程溫度及應力。一旦形成，虛設閘極材料層1001可經平坦化，諸如藉由化學機械平坦化。
根據一些實施例，可執行種晶層處理900以將經處理底部種晶結構91中的雜質濃度降低至基本上匹配預期在沉積後存在於虛設閘極材料層1001中的雜質濃度的期望水平。舉例而言，經處理底部種晶結構內的雜質濃度可在虛設閘極材料層1001內的雜質濃度的約0%至約2%內。因此，根據一些實施例，經處理底部種晶結構91與虛設閘極材料層1001之間的介面1003可形成為虛設閘極層1005的無縫介面。儘管用虛線繪製了介面1003，但是在其中介面1003形成為無縫介面的虛設閘極層1005的這些實施例中，在經處理底部種晶結構91與虛設閘極材料層1001之間可能沒有介面的指示。因此，虛設閘極層1005形成為無縫及無空隙的結構。
第11圖係根據一些實施例的間隙充填製程1150的流程圖。間隙充填製程1150可藉由最初執行種晶層沉積製程700以將底部層75沉積在虛設閘極介電層73上方及溝槽61中來執行。一旦底部層75已沉積，則執行種晶層蝕刻製程800以移除沉積在溝槽61之內及之外的多餘矽材料、形成底部種晶結構77的底部層75的剩餘材料及形成開口81的溝槽的剩餘區域。根據一些實施例，執行種晶層處理900以自底部種晶結構77移除雜質且形成經處理底部種晶結構91。一旦經處理底部種晶結構91已形成，則在由下而上沉積製程1000中自經處理底部種晶結構91生長虛設閘極材料層1001以填充及過度填充開口81。根據一些實施例，含氯矽前驅物（諸如MCS、DCS、及TCS）可用作用於虛設閘極資料層1001的沉積的前驅物。這些含氯矽前驅物在矽上提供優異的選擇性生長行為，在二氧化矽上提供非選擇性生長行為。因此，虛設閘極層1005藉由自經處理底部種晶結構91（例如，Si）的選擇性生長行為及藉由沿著開口81（例如，SiO 2）的側壁的非選擇性生長行為以由下而上的方式來形成，而不在虛設閘極材料層1001內形成任何空隙。
第12圖係根據一些實施例的FinFET的製造的中間階段的橫截面圖。除了多個鰭片/FinFET之外，第12圖係參考第1圖中圖示的橫截面A-A來圖示。特別地，第12圖圖示根據一些實施例的罩幕層64的形成。一旦虛設閘極材料層1001已形成，則在虛設閘極材料層1001上方形成罩幕層64。罩幕層64可包括，舉例而言，SiN、SiON、或類似者，且可使用物理氣相沉積(physical vapor deposition，PVD)、CVD、濺射沉積、或用於沉積所選材料的其他技術來沉積。在這個實例中，虛設閘極材料層1001、經處理底部種晶結構91、虛設閘極介電層73、及單個罩幕層64係跨n型區50N及p型區50P而形成的。注意，虛設閘極介電層73被示為覆蓋鰭片52及隔離區56的上表面僅係出於說明的目的。在一些實施例中，虛設閘極介電層73可經沉積，使得虛設閘極介電層73僅覆蓋鰭片52的通道區58。
第13A圖至第14B圖圖示根據一些實施例的形成FinFET的進一步中間步驟的橫截面圖。除了多個鰭片/FinFET之外，第13A圖及第14A圖係沿著第1圖中圖示的參考橫截面A-A來圖示。除了多個鰭片/FinFET之外，第13B圖及第14B圖係沿著第1圖中圖示的類似橫截面B-B來圖示。
在第13A圖及第13B圖中，可使用可接受的光學微影術及蝕刻技術將罩幕層64（如第11圖所示）進行圖案化，以形成一或多個罩幕1301。罩幕1301的圖案接著可經轉移至虛設閘極層1005。在一些實施例（未圖示）中，罩幕1301的圖案亦可藉由可接受的蝕刻技術經轉移至虛設閘極介電層73以形成虛設閘極結構1303。虛設閘極結構1303覆蓋鰭片52的通道區58的相應者。罩幕1301的圖案可用於將虛設閘極結構1303的各者與虛設閘極結構1303的相鄰者實體地分開。虛設閘極結構1303亦可具有基本垂直於鰭片52中的相應一者的縱向方向的縱向方向。
進一步在第13A圖及第13B圖中，可在虛設閘極結構1303、罩幕1301、及/或鰭片52的經暴露表面上形成閘極密封間隔物80。熱氧化或沉積後進行各向異性蝕刻可形成閘極密封間隔物80。
在形成閘極密封間隔物80之後，可執行用於淡摻雜源極/汲極(lightly doped source/drain，LDD)區（未明確圖示）的植入。在具有不同裝置類型的實施例中，類似於上面在第6圖中討論的植入，可在n型區50N上方形成諸如光阻劑的罩幕，同時暴露p型區50P，且可將適當類型（例如，p型）的雜質植入至p型區50P中的經暴露鰭片52中。罩幕可接著經移除。隨後，在暴露n型區50N的同時，可在p型區50P上方形成諸如光阻劑的罩幕，且可將適當類型的雜質（例如，n型）植入至n型區50N中的經暴露鰭片52中。罩幕可接著經移除。n型雜質可係先前討論的任何n型雜質，且p型雜質可係先前討論的任何p型雜質。淡摻雜源極/汲極區可具有自約10 15cm -3至約10 16cm -3的雜質濃度。退火可用於啟動經植入雜質。
在第14A圖及第14B圖中，沿著虛設閘極結構1303及罩幕1301的側壁在閘極密封間隔物80上形成閘極間隔物86。閘極間隔物86可藉由共形地沉積絕緣材料且隨後各向異性蝕刻絕緣材料而形成。閘極間隔物86的絕緣材料可係氮化矽、SiCN、其組合、或類似者。
第15A圖及第15B圖圖示根據一些實施例的在形成FinFET的更進一步中間步驟的橫截面圖。除了多個鰭片/FinFET之外，第15A圖係沿著第1圖中圖示的參考橫截面A-A來圖示，且第15B圖係沿著第1圖中圖示的參考橫截面B-B來圖示。在第15A圖及第15B圖中，在鰭片52中形成源極/汲極區82以在通道區58的相應者中施加應力，從而改善效能。源極/汲極區82形成於鰭片52中，使得虛設閘極結構1303的各者佈置在源極/汲極區82的相應相鄰對之間。在一些實施例中，源極/汲極區82可延伸至鰭片52，且亦可穿透鰭片52。在一些實施例中，閘極間隔物86用於以適當的橫向距離將源極/汲極區82與虛設閘極結構1303分開，使得源極/汲極區82不會將隨後形成的FinFET的閘極短路。
n型區50N中的源極/汲極區82（例如，NMOS區）可藉由遮蔽p型區50P（例如，PMOS區）來形成，且蝕刻n型區50N中的鰭52的源極/汲極區以在鰭片52中形成凹槽。接著，n型區50N中的源極/汲極區82在凹槽中經磊晶生長。源極/汲極區82可包括任何可接受的材料，諸如適合於n型FinFET的材料。舉例而言，若鰭片52係矽，則n型區50N中的源極/汲極區82可包括在通道區58中施加拉伸應變的材料，諸如矽、SiC、SiCP、SiP、或類似者。n型區50N中的源極/汲極區82可具有自鰭片52的相應表面升高的表面且可具有小平面。
p型區50P中的源極/汲極區82（例如，PMOS區）可藉由遮蔽n型區50N（例如，NMOS區）來形成，且蝕刻p型區50P中的鰭片52的源極/汲極區以在鰭片52中形成凹槽。接著，p型區50P中的源極/汲極區82在凹槽中經磊晶生長。源極/汲極區82可包括任何可接受的材料，諸如適合於p型FinFET的材料。舉例而言，若鰭片52係矽，則p型區50P中的源極/汲極區82可包含在通道區58中施加壓縮應變的材料，SiGe、SiGeB、Ge、GeSn、或類似者。p型區50P中的源極/汲極區82亦可具有自鰭片52的相應表面升高的表面且可具有小平面。
源極/汲極區82及/或鰭片52可植入摻雜劑以形成源極/汲極區，類似於先前討論的形成淡摻雜源極/汲極區的製程，隨後進行退火。源極/汲極區可具有約10 19cm -3與約10 21cm -3之間的雜質濃度。用於源極/汲極區的n型及/或p型雜質可係先前討論的任何雜質。在一些實施例中，源極/汲極區82可在生長期間經原位摻雜。
除了多個鰭片/FinFET之外，第15C圖及第15D圖係沿著第1圖中圖示的參考橫截面C-C來圖示。特別地，第15C圖及第15D圖圖示，由於用於在n型區50N及p型區50P中形成源極/汲極區82的磊晶製程，磊晶源極/汲極區的上表面具有橫向向外延伸超出鰭片52的側壁的小平面。在一些實施例中，這些小平面使得同一FinFET的源極/汲極區82的相鄰者合併，如第15C圖所圖示。在其他實施例中，在磊晶製程完成之後，源極/汲極區82的相鄰者保持分開，如第15D圖所圖示。
第16A圖至第21B圖圖示根據一些實施例的形成FinFET的又進一步中間步驟的橫截面圖。除了多個鰭片/FinFET之外，第16A圖、第17A圖、第18A圖、第19A圖、第20A圖、及第21A圖沿著第1圖中圖示的參考橫截面A-A來圖示。除了多個鰭片/FinFET之外，第16B圖、第17B圖、第18B圖、第19B圖、第20B圖、及第21B圖沿著第1圖中圖示的類似橫截面B-B來圖示。
在第16A圖及第16B圖中，第一ILD(層間介電質層) 88在第15A圖及第15B圖中圖示的結構上方沉積。第一ILD 88可由介電材料形成，且可藉由任何適合的方法來沉積，諸如CVD、電漿增強CVD(plasma-enhanced CVD，PECVD)、或FCVD。介電材料可包括磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、摻硼磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、未摻雜矽酸鹽玻璃(undoped Silicate Glass，USG)、或類似者。可使用由任何可接受製程形成的其他絕緣材料。在一些實施例中，接觸蝕刻停止層87佈置在第一ILD 88與源極/汲極區82、罩幕1301、及閘極間隔物86之間。接觸蝕刻停止層87可包含具有不同於第一ILD 88的材料的蝕刻速率的介電材料，諸如氮化矽、氧化矽、氧氮化矽、及類似者。
在第17A圖及第17B圖中，可執行諸如化學機械平坦化的平坦化製程，以使第一ILD 88的頂表面與虛設閘極結構1303或罩幕1301的頂表面齊平。平坦化製程亦可自虛設閘極結構1303上方移除罩幕1301、及沿著罩幕1301的側壁的閘極密封間隔物80及閘極間隔物86的部分。在平坦化製程之後，虛設閘極結構1303、閘極密封間隔物80、閘極間隔物86、及第一ILD 88的頂表面係水平的。因此，虛設閘極結構1303的頂表面經由第一ILD 88暴露。在一些實施例中，可保留罩幕1301，在這種情況下，平坦化製程使第一ILD 88的頂表面與罩幕1301的頂表面的頂表面齊平。
在第18A圖及第18B圖中，虛設閘極結構1303及罩幕1301（若存在）在蝕刻步驟（多個）中經移除，使得凹槽90形成。凹槽90中的虛設閘極介電層73的部分亦可經移除。在一些實施例中，僅移除虛設閘極結構1303，且虛設閘極介電層73保留且由凹槽90暴露。在一些實施例中，虛設閘極介電層73自管芯的第一區域（例如，核心邏輯區域）中的凹槽90移除，且在管芯的第二區域（例如，輸入/輸出區域）中的凹槽90中保留。在一些實施例中，虛設閘極結構1303藉由各向異性乾式蝕刻製程來移除。舉例而言，蝕刻製程可包括使用反應氣體（多種）的乾式蝕刻製程，該些反應氣體選擇性地蝕刻虛設閘極結構1303而不蝕刻第一ILD 88或閘極間隔物86。各凹槽90暴露鰭片52的相應一者的通道區58。各通道區58佈置在源極/汲極區82的相鄰對之間。在移除期間，當虛設閘極結構1303經蝕刻時，虛設閘極介電層73可用作蝕刻停止層。在移除虛設閘極結構1303之後，可視情況移除虛設閘極介電層73。
在第19A圖及第19B圖中，形成閘極介電層92及閘電極94以替換閘極。第19C圖圖示第19B圖的第二部分89的詳細視圖。閘極介電層92共形地沉積在凹槽90中，諸如在鰭片52的頂表面及側壁上及閘極密封間隔物80/閘極間隔物86的側壁上。閘極介電層92亦可形成在第一ILD 88的頂表面上。根據一些實施例，閘極介電層92包含氧化矽、氮化矽、或其多層。在一些實施例中，閘極介電層92包括高k介電材料，且在這些實施例中，閘極介電層92可具有大於約7.0的k值，且可包括金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb、及其組合的矽酸鹽。閘極介電層92的形成方法可包括分子束沉積(Molecular-Beam Deposition，MBD)、ALD、PECVD、及類似者。在虛設閘極介電層73的部分保留在凹槽90中的實施例中，閘極介電層92包括虛設閘極介電層73的材料（例如，SiO 2）。
閘電極94分別沉積在閘極介電層92上方且填充凹槽90的剩餘部分。閘電極94可包括含金屬材料，諸如TiN、TiO、TaN、TaC、Co、Ru、Al、W、其組合、或其多層。在填充閘電極94之後，可執行諸如CMP的平坦化製程，以移除閘極介電層92的多餘部分及閘電極94的材料，這些多餘部分在第一ILD 88的頂表面上方。閘電極94及閘極介電層92的材料的剩餘部分由此形成所得FinFET的替換閘極。閘電極94及閘極介電層92可統稱為「閘極堆疊」。閘極及閘極堆疊可沿著鰭片52的通道區58的側壁延伸。第19B圖進一步圖示了由虛線強調的第二部分89。
根據一些實施例，第19C圖圖示第19B圖中強調的第二部分89的放大視圖。儘管在第19B圖中圖示了閘電極94的單層，但是閘電極94可包含任何數目的襯裡層94A、任何數目的功函數調整層94B、及填充材料94C，如第19C圖所圖示。
n型區50N及p型區50P中的閘極介電層92的形成可同時發生，使得各區域中的閘極介電層92由相同的材料形成，且閘電極94的形成可同時發生，使得各區域中的閘電極94由相同的材料形成。在一些實施例中，各區域中的閘極介電層92可藉由不同的製程形成，使得閘極介電層92可係不同的材料，及/或各區域中的閘電極94可藉由不同的製程形成，使得閘電極94可係不同的材料。當使用不同的製程時，可使用各種遮蔽步驟來遮蔽及暴露適當的區域。
在第20A圖及第20B圖中，第二ILD 108在第一ILD 88上方沉積。在一些實施例中，第二ILD 108係藉由可流動CVD方法形成的可流動膜。在一些實施例中，第二ILD 108由諸如PSG、BSG、BPSG、USG、或類似者的介電材料形成，且可藉由諸如CVD及PECVD的任何適合的方法來沉積。根據一些實施例，在形成第二ILD 108之前，閘極堆疊（包括閘極介電層92及閘電極94的對應者）經凹陷，使得在閘極堆疊上方及閘極間隔物86的相對部分之間直接形成凹陷，如第20A圖及第20B圖所圖示。將包含一或多層介電材料（諸如氮化矽、氧氮化矽、或類似者）的閘極罩幕96填充在凹槽中，隨後藉由平坦化製程以移除在第一ILD 88上方延伸的介電材料的多餘部分。隨後形成的閘極觸點110（第21A圖及第21B圖）穿透閘極罩幕96以接觸經凹陷閘電極94的頂表面。
在第21A圖及第21B圖中，根據一些實施例，閘極觸點110及源極/汲極觸點112經由第二ILD 108及第一ILD 88來形成。用於源極/汲極觸點112的開口經由第一ILD 88及第二ILD 108形成，且用於閘極觸點110的開口經由第二ILD 108及閘極罩幕96形成。可使用可接受的光學微影術及蝕刻技術形成開口。在開口中形成諸如擴散阻擋層、附著層、或類似者的襯裡及導電材料。襯裡可包括鈦、氮化鈦、鉭、氮化鉭、或類似者。導電材料可係銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似者。可執行諸如CMP的平坦化製程以自第二ILD 108的表面移除多餘材料。剩餘的襯裡及導電材料在開口中形成源極/汲極觸點112及閘極觸點110。可執行退火製程以在源極/汲極區82的磊晶生長與源極/汲極觸點112之間的介面處形成矽化物。源極/汲極觸點112實體及電耦合至源極/汲極區82，且閘極觸點110實體及電耦合至閘電極94。源極/汲極觸點112及閘極觸點110可在不同的製程中形成，或可在相同的製程中形成。儘管示出為形成在相同的橫截面中，但應理解，源極/汲極觸點112及閘極觸點110中的各者可形成在不同的橫截面中，這可避免觸點短路。
前述內容概述幾個實施例的特徵，使得熟悉此項技術者可更佳地理解本揭露的態樣。熟悉此項技術者應瞭解，該些技術者可容易將本揭露用作作為設計或修改用於實現本文中介紹的實施例的相同目的及/或達成與本文中介紹的實施例的相同優點的其他製程及結構的基礎。熟悉此項技術者亦應認識到，此等等效構造不背離本揭露的精神及範疇，且該些技術者可在不背離本揭露的精神及範疇的情況下作出本文中的各種改變、取代及改動。
諸如本文討論的實施例包括形成矽材料（諸如基於矽烷的材料層）的方法及所得結構。通常，實施例包括以下製程：在基板中形成溝槽及鰭片、在溝槽中形成氧化物層、在溝槽中沉積第一可流動矽材料、蝕刻第一可流動矽材料以在溝槽中形成底部結構、處理底部結構、及使用第二可流動矽材料在溝槽中且在底部結構上方執行由下而上沉積。在一些實施例中，處理允許在溝槽內形成無縫結構，且由下而上沉積允許在凹槽內形成無空隙結構。在一些實施例中，如本文討論的製程可表現出較少的問題，諸如由於鰭片彎曲及/或高深寬比的溝槽而在溝槽間隙充填期間的接縫及空隙的形成。
根據一些實施例，一種製造半導體裝置的方法包括：在基板中的複數鰭片之間形成凹槽；在鰭片上方且在凹槽中形成介電層；在凹槽中形成底部種晶結構；且自底部種晶結構生長虛設閘極材料，其中虛設閘極材料在凹槽中由下而上完全生長，而不自介電層生長虛設閘極材料。在該方法的實施例中，形成底部種晶結構包括使用高階矽烷作為前驅物；將高階矽烷冷凝成可流動矽膜；且將可流動矽膜沉積在凹槽中。在實施例中，形成底部種晶結構進一步包括自凹槽的側壁移除種晶層。在實施例中，生長虛設閘極材料以虛設閘極材料填充凹槽，而不在虛設閘極材料中形成空隙。在實施例中，方法進一步包括在生長虛設閘極材料之前，藉由處理底部種晶結構來移除底部種晶結構中的雜質。在該方法的實施例中，生長虛設閘極材料包括使用含氯矽前驅物。在該方法的實施例中，含氯矽前驅物係三氯矽烷。
根據一些實施例，一種製造半導體裝置的方法包括：在基板中的複數鰭片之間形成溝槽；在溝槽底部處且沿著溝槽的側壁形成閘極介電材料；在閘極介電材料上方沉積第一矽材料；藉由蝕刻第一矽材料，沿著溝槽的側壁暴露閘極介電材料；且在第一矽材料上方執行第二矽材料的由下而上沉積。在實施例中，沉積第一矽材料包括至少部分地使用第一可流動材料。在實施例中，執行由下而上沉積包括使用第二可流動材料，第二可流動材料不同於第一可流動材料。在實施例中，使用第一可流動材料包括使用環戊矽烷且其中使用第二可流動材料包括使用二氯矽烷。在實施例中，方法進一步包括在執行由下而上沉積之前，對第一矽材料執行修改第一矽材料的第一材料組成的處理。在實施例中，執行處理可降低第一矽材料中的氫濃度。在該方法的實施例中，使用400℃至1000℃範圍內的製程溫度來執行處理。
根據另一實施例，一種製造半導體裝置的系統包括：容納基板的腔室；第一前驅物遞送系統；連接在第一前驅物遞送系統與腔室之間的前驅物控制器；鄰近腔室入口的加熱元件；及鄰近腔室的冷卻元件，其中冷卻元件經定位以冷卻來自第一前驅物遞送系統的第一前驅物，以將第一前驅物冷凝至基板上的鰭片之間的溝槽中。在實施例中，加熱元件亦鄰近腔室的出口。在實施例中，系統進一步包括注入單元，注入單元包括第一末端，其耦合至腔室入口以接收氣相的第一前驅物；及第二末端，其定位為鄰近冷卻元件以釋放鄰近冷卻元件的第一前驅物。在實施例中，注入單元的第一末端亦定位為鄰近加熱元件。在實施例中，第一前驅物包括高階矽烷前驅物。在實施例中，系統進一步包括藉由前驅物控制器連接至腔室的第二前驅物遞送系統，其中注入單元耦合至腔室入口，亦以接收來自第二前驅物遞送系統的氣相的第二前驅物且釋放鄰近冷卻元件的第二前驅物，冷卻元件經定位以將第二前驅物冷卻且冷凝至溝槽中，其中第二前驅物包括含氯矽前驅物。
前述內容概述幾個實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，該些技術者可容易將本揭露用作作為設計或修改用於實現本文中介紹的實施例的相同目的及/或達成與本文中介紹的實施例的相同優優點的其他製程及結構的基礎。熟習此項技術者亦應認識至，此等等效構造不背離本揭露的精神及範疇，且該些技術者可在不背離本揭露的精神及範疇的情況下作出本文中的各種改變、取代及改動。
A-A:橫截面 B-B:橫截面 C-C:橫截面 D1:第一深度 H1:第一高度 H2a:第二高度 H2b:第二高度 Th1:第一厚度 Th2a:厚度 Th2b:厚度 Th4a:厚度 Th4b:厚度 W1:第一寬度 W2:第二寬度 W3:第三寬度 50:基板 50N:n型區 50P:p型區 51:分隔器 52:鰭片 54:絕緣材料 56:隔離區 58:通道區 61:溝槽 64:罩幕層 71:第一部分 73:虛設閘極介電層 75:底部層 77:底部種晶結構 80:閘極密封間隔物 81:開口 82:源極/汲極區 86:閘極間隔物 87:接觸蝕刻停止層 88:第一ILD 90:凹槽 91:經處理底部種晶結構 92:閘極介電層 94:閘電極 94A:襯裡層 94B:功函數調整層 94C:填充材料 96:閘極罩幕 100:工件 108:第二ILD 110:閘極觸點 112:源極/汲極觸點 700:種晶層沉積製程 701:第一前驅物遞送系統 703:第二前驅物遞送系統 705:第三前驅物遞送系統 707:冷卻劑源 709:氣體供應 711:流量控制器 713:氣體控制器 715:控制單元 717:歧管 719:注入單元 723:殼體 725:安裝架 727:排氣出口 729:真空泵 731:沉積系統 733:沉積室 735:加熱元件 737:冷卻元件 800:種晶層蝕刻製程 900:種晶層處理 1000:由下而上沉積製程 1001:虛設閘極材料層 1003:介面 1005:虛設閘極層 1150:間隙充填製程 1301:罩幕 1303:虛設閘極結構
本揭露的態樣將在結合附圖閱讀時自以下詳細描述最佳地瞭解。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。 第1圖係根據一些實施例的以三維視圖圖示的FinFET的實例。 第2圖至第10A圖至第10B圖係根據一些實施例的在FinFET的製造中的中間階段的橫截面圖。 第11圖係根據一些實施例的間隙充填製程的流程圖。 第12圖至第21B圖係根據一些實施例的FinFET的製造的中間階段的橫截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
A-A:橫截面
B-B:橫截面
C-C:橫截面
50:基板
52:鰭片
56:隔離區
82:源極/汲極區
92:閘極介電層
94:閘電極

Claims (20)

  1. 一種方法，包含以下步驟： 在一基板中的複數鰭片之間形成一凹槽； 在該些鰭片上且在該凹槽中形成一介電層； 在該凹槽中形成一底部種晶結構；及 自該底部種晶結構生長一虛設閘極材料，其中該虛設閘極材料在該凹槽中由下而上完全生長。
  2. 如請求項1所述的方法，其中形成該底部種晶結構之步驟包含以下步驟： 使用一高階矽烷作為一前驅物； 將該高階矽烷冷凝成一可流動矽膜；及 在該凹槽中沉積該可流動矽膜。
  3. 如請求項1所述的方法，其中形成該底部種晶結構之步驟進一步包含自該凹槽的側壁移除一種晶層之步驟。
  4. 如請求項3所述的方法，其中生長該虛設閘極材料之步驟使用該虛設閘極材料填充該凹槽，而不在該虛設閘極材料中形成一空隙。
  5. 如請求項1所述的方法，進一步包含以下步驟：在該生長該虛設閘極材料之前，藉由處理該底部種晶結構來移除該底部種晶結構的雜質。
  6. 如請求項5所述的方法，其中生長該虛設閘極材料之步驟包含使用一含氯矽前驅物之步驟。
  7. 如請求項6所述的方法，其中該含氯矽前驅物係三氯矽烷。
  8. 一種方法，包含以下步驟： 在一基板中的複數鰭片之間形成一溝槽； 在該溝槽的一底部處且沿著該溝槽的複數側壁形成一閘極介電材料； 在該閘極介電材料上方沉積一第一矽材料； 藉由蝕刻該第一矽材料來沿著該溝槽的該些側壁暴露該閘極介電材料；及 在該第一矽材料上方執行一第二矽材料由下而上的沉積。
  9. 如請求項8所述的方法，其中該沉積該第一矽材料之步驟包含至少部分地使用一第一可流動材料之步驟。
  10. 如請求項9所述的方法，其中該執行該由下而上沉積之步驟包含使用一第二可流動材料之步驟，該第二可流動材料不同於該第一可流動材料。
  11. 如請求項10所述的方法，其中使用該第一可流動材料之步驟包含使用環戊矽烷之步驟且使用該第二可流動材料之步驟包含使用二氯矽烷之步驟。
  12. 如請求項8所述的方法，進一步包含以下步驟：在執行該由下而上沉積之前，在該第一矽材料上執行修改該第一矽材料的一第一材料組成的處理。
  13. 如請求項12所述的方法，其中該執行該處理之步驟降低了該第一矽材料中的一氫濃度。
  14. 如請求項12所述的方法，其中使用400℃至1000℃範圍內的製程溫度來執行該處理。
  15. 一種系統，包含： 容納一基板的一腔室； 一第一前驅物遞送系統； 連接在該第一前驅物遞送系統與該腔室之間的一前驅物控制器； 鄰近於該腔室的一入口的一加熱元件；以及 鄰近於該腔室的一冷卻元件，其中該冷卻元件經定位以冷卻來自該第一前驅物遞送系統的一第一前驅物，以將該第一前驅物冷凝至該基板上的鰭片之間的一溝槽中。
  16. 如請求項15所述的系統，其中該加熱元件亦鄰近於該腔室的一出口。
  17. 如請求項16所述的系統，進一步包含一注入單元，該注入單元包含一第一末端，該第一末端耦合至該腔室的該入口以接收一氣相的該第一前驅物；及一第二末端，該第二末端定位為鄰近於該冷卻元件以釋放鄰近於該冷卻元件的該第一前驅物。
  18. 如請求項17所述的系統，其中該注入單元的該第一末端亦定位為鄰近於該加熱元件。
  19. 如請求項18所述的系統，其中該第一前驅物包含一高階矽烷前驅物。
  20. 如請求項19所述的系統，進一步包含： 藉由該前驅物控制器連接至該腔室的一第二前驅物遞送系統，其中該注入單元亦耦合至該腔室的該入口，以接收來自該第二前驅物遞送系統的一氣相的第二前驅物，且釋放鄰近於該冷卻元件的該第二前驅物，該冷卻元件經定位以將該第二前驅物冷卻且冷凝至該溝槽中，其中該第二前驅物包含一含氯矽前驅物。
TW110125193A 2021-04-21 2021-07-08 製造半導體裝置的方法 TW202242974A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/236,535 2021-04-21
US17/236,535 US12087845B2 (en) 2021-04-21 2021-04-21 System and methods of manufacturing semiconductor devices

Publications (1)

Publication Number Publication Date
TW202242974A true TW202242974A (zh) 2022-11-01

Family

ID=82863313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125193A TW202242974A (zh) 2021-04-21 2021-07-08 製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US12087845B2 (zh)
CN (1) CN114937635A (zh)
TW (1) TW202242974A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10868137B2 (en) * 2018-07-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US20200144397A1 (en) * 2018-11-05 2020-05-07 Applied Materials, Inc. Methods and apparatus for silicon-germanium pre-clean
US10943820B2 (en) * 2019-05-16 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gap-fill method having improved gap-fill capability
US11037818B2 (en) * 2019-05-30 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having epitaxial structure and method for forming the same
US11211470B2 (en) * 2019-10-18 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11276651B2 (en) * 2020-05-18 2022-03-15 Globalfoundries U.S. Inc. IC product comprising a single active fin FinFET device and an electrically inactive fin stress reduction structure
US12087614B2 (en) * 2020-12-18 2024-09-10 Intel Corporation Gap fill dielectrics for electrical isolation of transistor structures in the manufacture of integrated circuits

Also Published As

Publication number Publication date
US20230387273A1 (en) 2023-11-30
US20220344490A1 (en) 2022-10-27
US12087845B2 (en) 2024-09-10
CN114937635A (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US12119392B2 (en) Semiconductor device and method
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
KR102445600B1 (ko) 반도체 디바이스 및 제조 방법
KR102591917B1 (ko) 반도체 디바이스 및 제조 방법
US11916132B2 (en) Semiconductor device and method of manufacture
TW202008597A (zh) 半導體裝置及其製造方法
US11532731B2 (en) Semiconductor devices and methods of manufacture
US10522387B2 (en) Semiconductor device and multi-wafer deposition apparatus
US20230326927A1 (en) Semiconductor Device and Method of Manufacture
US20230163197A1 (en) Semiconductor Device and Method of Manufacture
TWI766438B (zh) 半導體元件的製造方法
US12087845B2 (en) System and methods of manufacturing semiconductor devices
US12002875B2 (en) Semiconductor devices and methods of manufacture
US11955370B2 (en) Semiconductor devices and methods of manufacture
US20240079265A1 (en) Deposition Method for Semiconductor Device