TW202238897A - 電子裝置 - Google Patents

Abstract

本揭露的各種實施例是針對一種電子裝置，包括具有與第二表面相對的第一表面的半導體基底。半導體基底至少部分地限定空腔。第一微機電系統（MEMS）裝置沿半導體基底的第一表面安置。第一微機電系統裝置包括第一背板和與第一背板豎直分離的隔板。第二微機電系統裝置沿半導體基底的第一表面安置。第二微機電系統裝置包括彈簧結構和可移動元件。彈簧結構配置成將可移動元件懸掛在空腔中。半導體基底的區段從第一微機電系統裝置的側壁下方連續地橫向延伸到第二微機電系統裝置的側壁下方。

Description

電子裝置

本揭露實施例是有關於一種微機電系統及其製造方法。

在現代電子裝置中已有許多廣泛應用如加速度計、壓力感測器以及麥克風的微機電系統（Microelectromechanical systems，MEMS）裝置。MEMS裝置可具有可移動部件，所述可移動部件用於檢測運動，且將運動轉換為電訊號。舉例來說，通常在汽車（例如在安全氣囊展開系統中）、平板電腦或在智慧手機中發現MEMS加速度計和MEMS麥克風。MEMS加速度計包括將加速移動轉換為電訊號的可移動部件。MEMS麥克風包括將聲音轉換為電訊號的可移動膜片。

根據本揭露的一些實施例，一種電子裝置，包括：半導體基底，具有與第二表面相對的第一表面，其中所述半導體基底至少部分地限定空腔；第一微機電系統裝置，沿所述半導體基底的所述第一表面安置，其中所述第一微機電系統裝置包括第一背板和與所述第一背板豎直分離的隔板；第二微機電系統裝置，沿所述半導體基底的所述第一表面安置，其中所述第二微機電系統裝置包括彈簧結構和可移動元件，其中所述彈簧結構配置成將所述可移動元件懸掛在所述空腔中；且其中所述半導體基底的區段從所述第一微機電系統裝置的側壁下方連續地橫向延伸到所述第二微機電系統裝置的側壁下方。

根據本揭露的一些實施例，一種電子裝置，包括：第一微機電系統裝置，沿半導體基底的第一表面安置，其中所述第一微機電系統裝置包括第一背板和與所述第一背板豎直分離的隔板；以及第二微機電系統裝置，沿所述半導體基底的所述第一表面安置，其中所述第二微機電系統裝置包括彈簧結構、可移動元件以及第二背板，其中所述第二背板與所述可移動元件和所述彈簧結構豎直地分離，其中所述第一背板的頂部表面與所述第二背板的頂部表面豎直對準。

根據本揭露的一些實施例，一種用於製造電子裝置的方法，其特徵在於所述方法包括：提供具有與第二表面相對的第一表面的半導體基底；沿所述半導體基底的所述第一表面形成第一微機電系統裝置，其中所述第一微機電系統裝置包括第一背板和與所述第一背板豎直分離的隔板；以及沿所述半導體基底的所述第一表面形成第二微機電系統裝置，其中所述第二微機電系統裝置包括彈簧結構和可移動元件，其中所述第二微機電系統裝置從所述第一微機電系統裝置橫向偏移非零距離，其中所述第一微機電系統裝置和所述第二微機電系統裝置同時形成。

本揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例來簡化本揭露。當然，這些只是實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號和/或字母。這種重複是出於簡化和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。

此外，為了易於描述，可在本文中使用例如“在…之下”、“下方”、“下部”、“在…上方”、“上部”等空間相對術語來描述如圖式中所示出的一個元件或特徵與另外一個或多個元件或特徵的關係。除圖式中所描繪的定向以外，空間相關術語意圖涵蓋裝置在使用或操作中的不同定向。裝置可以其它方式定向（旋轉90度或處於其它定向），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

此外，為了易於描述，本文中可使用“第一”、“第二”、“第三”等來區分圖式或一系列圖式的不同元件。“第一”、“第二”、“第三”等並不意圖描述對應元件。因此，結合第一圖式描述的“第一介電層”可能並不一定對應於結合另一圖式描述的“第一介電層”。

電子裝置可包括容納在封裝結構內的多個微機電系統（MEMS）裝置。舉例來說，第一MEMS裝置可配置為麥克風和/或揚聲器，且第二MEMS裝置可配置為加速度計（例如，語音加速度計）。封裝結構具有開口（即，入口）且配置成提供對第一MEMS裝置和第二MEMS裝置的保護，同時開口允許聲波到達固持第一MEMS裝置和第二MEMS裝置的封裝結構的空腔。第一MEMS裝置具有直接上覆於封裝結構的開口的可移動部件。第二MEMS裝置包括一或多個彈簧和可移動元件，所述可移動元件安置在空腔內且上覆於從開口橫向偏移的封裝結構的表面。此外，在封裝結構內，第一MEMS裝置可電耦合到安置在空腔內的第一專用積體電路（application-specific integrated circuit；ASIC），且第二MEMS裝置可電耦合到安置在空腔內的第二ASIC。第一ASIC配置成控制和/或接收來自第一MEMS裝置的電訊號，且第二ASIC配置成控制和/或接收來自第二MEMS裝置的電訊號。

製造具有第一MEMS裝置和第二MEMS裝置的電子裝置的一種方式是與形成第二MEMS裝置分離地形成第一MEMS裝置。舉例來說，可在第一基底上用可移動元件製造第一MEMS裝置，且可在與第一基底分離的第二基底上用一或多個彈簧和可移動元件製造第二MEMS裝置。此外，可用第一半導體裝置（例如電晶體）製造第一ASIC，且可用第二半導體裝置（例如電晶體）製造第二ASIC。可提供封裝基底以整合第一MEMS裝置和第二MEMS裝置以及第一ASIC和第二ASIC。然而，通過形成與第二MEMS裝置分離的第一MEMS裝置，與形成電子裝置相關聯的時間和成本顯著地增加。此外，沿第二基底單獨地形成第二MEMS裝置增加執行製造電子裝置的接合製程的數目。這增加製造製程的難度且導致第二MEMS裝置的損壞。

本揭露在一些實施例中涉及一種簡化包括第一MEMS裝置和第二MEMS裝置的電子裝置的製造的方法。方法包括沿單個基底形成第一MEMS裝置和第二MEMS裝置,舉例來說，第一MEMS裝置可與第二MEMS裝置沿基底同時形成。隨後，可將基底附接（例如接合）到支撐結構（例如載體基底），使得第一MEMS裝置上覆於支撐結構中的開口，且第二MEMS裝置從開口橫向偏移。這種方法減少用於單獨地形成第一MEMS裝置和第二MEMS裝置的處理步驟的數目（例如減少所執行的接合製程的數目），從而減少與製造電子裝置相關聯的時間、困難度以及成本。此外，在單個基底上形成第一MEMS裝置和第二MEMS裝置可提高第一MEMS裝置和第二MEMS裝置的結構完整性，從而減少MEMS裝置的損壞。

圖1示出具有安置在半導體基底104上的第一微機電系統（MEMS）裝置106和第二MEMS裝置108的電子裝置100的一些實施例的橫截面圖。

半導體基底104上覆於支撐結構102（例如可稱作載體基底或封裝基底）。第一MEMS裝置106安置在半導體基底104的第一裝置區101a內，且第二MEMS裝置108安置在與第一裝置區101a橫向相鄰的第二裝置區101b內。介電結構120上覆於半導體基底104。多個導電線124和多個導通孔122安置在介電結構120內且配置成將裝置（例如第一MEMS裝置106和第二MEMS裝置108）彼此電耦合和/或電耦合到其它半導體裝置（未繪示）。在各種實施例中，第一MEMS裝置106配置為MEMS麥克風和/或MEMS揚聲器，且第二MEMS裝置108配置為加速度計或語音加速度計，使得第一MEMS裝置106與第二MEMS裝置108不同。在各種實施例中，半導體基底104的中間區段104m從第一裝置區101a連續地橫向延伸到第二裝置區101b。

在一些實施例中，第一MEMS裝置106具有第一MEMS結構，所述第一MEMS結構包括第一上部背板112和安置在第一上部背板112與半導體基底104之間的隔板110。隔板110與第一上部背板112間隔開非零距離。此外，隔板110和第一上部背板112可以是導電的，這形成電容性元件。在一些實施例中，多個電接觸窗118a到電接觸窗118d上覆於半導體基底104且電耦合到第一MEMS裝置106和第二MEMS裝置108。在各種實施例中，第一電接觸窗118a電耦合到第一上部背板112且形成電容性元件的第一端子，且第二電接觸窗118b電耦合到隔板110且形成電容性元件的第二端子。在一些實施例中，經由導電線124和導通孔122來實現電耦合。

隔板110包括一或多個隔板開口109且可由介電結構120錨定在多個點處。將隔板110錨定在多個點處允許隔板110的邊界相對於第一上部背板112而固定。當聲波經由半導體基底104中的基底開口103和/或支撐結構102對第一上部背板112施加壓力時，隔板110可通過聲波的能量變形以使隔板110朝向或遠離第一上部背板112彎曲。半導體基底104和支撐結構102各自具有限定基底開口103的側壁。第一上部背板112包括空氣可穿過的多個開口。第一上部背板112與隔板110之間存在空氣體積空間113。空氣可以經由通過第一上部背板112中的多個開口形成的空氣通道和/或經由一或多個隔板開口109流出或進入空氣體積空間113。當隔板110朝向或遠離第一上部背板112彎曲時，空氣行進出或進入空氣體積空間113。通過聲波使隔板110相對於第一上部背板112的彎曲移動改變隔板110與第一上部背板112之間的電容性元件的電容。電容的這種改變可以提供到配置成借助於第一電接觸窗118a和第二電接觸窗118b來測量電容的外部電路（未繪示）。所測量的電容可以轉換成對應於引起空氣移動的聲波的聲音訊號。

在其它實施例中，第二MEMS裝置108具有包括可移動元件128、彈簧結構126以及第二上部背板134的第二MEMS結構。彈簧結構126各自從錨定結構132延伸到可移動元件128且配置成將可移動元件128懸掛在空腔127內和支撐結構102上方。在一些實施例中，空腔127限定在支撐結構102與第二上部背板134之間。另外，檢驗質量塊130借助於介電結構120的區段120s連接到可移動元件128。檢驗質量塊130懸掛在空腔127內。在操作期間，檢驗質量塊130和/或可移動元件128與施加到可移動元件128和/或檢驗質量塊130的外部刺激（例如運動或聲波）成比例地偏轉，由此可以通過測量偏轉來量化外部刺激。在一些實施例中，使用可移動元件128與鄰近檢驗質量塊130的固定感測電極（未繪示）（例如，其中固定感測電極安置在支撐結構102的表面且鄰接空腔127）之間的電容耦合來測量偏轉。在又其它實施例中，可移動元件128和第二上部背板134是導電的且可借助於多個導電線124和多個導通孔122電耦合到第三電接觸窗118c和/或第四電接觸窗118d因此，可使用第二上部背板134與可移動元件128之間的電容耦合來測量偏轉在這類實施例中，可移動元件128可配置為可移動感測電極，且第二上部背板134可配置為固定感測電極。第三電接觸窗118c和第四電接觸窗118d可配置成促進測量第二上部背板134與可移動元件128之間的電容的改變。

另外，藉由檢驗質量塊130借助於介電結構120的區段120s連接到可移動元件128，可提高第二MEMS裝置108的靈敏度。舉例來說，當將外部刺激（例如運動或聲波）施加到第二MEMS裝置108時，檢驗質量塊130與外部刺激成比例地偏轉且繼而使得可移動元件128偏轉，使得使用可移動元件128與第二上部背板134之間的電容耦合來測量偏轉。在又其它實施例中，如果省略檢驗質量塊130（未繪示），那麼可移動元件128將不偏轉到相對較小的外部刺激和/或可花費更長時間來回應於外部刺激開始偏轉。因此，檢驗質量塊130增加第二MEMS裝置108的一或多個可移動結構（即，感測結構）的大小和重量，從而提高第二MEMS裝置108的靈敏度和效能。在一些實施例中，第二上部背板134配置成剛性或靜止，使得第二上部背板134回應於外部刺激而偏轉最小或第二上部背板134回應於外部刺激而不偏轉。

在各種實施例中，第一上部背板112和第二上部背板134分別包括上覆於抗靜摩擦層114的導電層116抗靜摩擦層114可例如配置成防止第一上部背板112和第二上部背板134與下伏層和/或結構（例如隔板110或可移動元件128）之間的靜摩擦，從而提高第一MEMS裝置106和第二MEMS裝置108的效能和耐久性。

在一些實施例中，在製造電子裝置100期間,第一MEMS裝置106與第二MEMS裝置108同時形成在半導體基底104上方。舉例來說，隔板110、彈簧結構126以及可移動元件128可彼此同時形成，且第一上部背板112和第二上部背板134可彼此同時形成。隨後，半導體基底104可附接（例如接合）到支撐結構102，使得第一MEMS裝置106直接上覆於支撐結構102中的基底開口103。這部分地減少用於形成第一MEMS裝置106和第二MEMS裝置108的處理步驟的數目，從而減少與製造電子裝置100相關聯的時間和成本。此外，在半導體基底104上形成第一MEMS裝置106和第二MEMS裝置108可提高第一MEMS裝置106和第二MEMS裝置108的結構完整性，從而提高電子裝置100的耐久性。

圖2示出具有打線接合到第一互補型金屬氧化物半導體（CMOS）積體電路（IC）晶粒202a的第一MEMS裝置106和打線接合到第二CMOS IC晶粒202b的第二MEMS裝置108的集成晶片200的一些實施例的橫截面圖。

集成晶片200包括與第二MEMS裝置108橫向相鄰的第一MEMS裝置106，且所述第一MEMS裝置106和所述第二MEMS裝置108均安置在半導體基底104上。第一MEMS裝置106和第二MEMS裝置108安置在包括支撐結構102（例如載體基底）和外殼結構201的封裝結構內。封裝結構限定封裝空腔203，其中第一MEMS裝置106和第二MEMS裝置108安置在封裝空腔203內且鄰接封裝空腔203。第一CMOS IC晶粒202a和第二CMOS IC晶粒202b可各自配置為專用積體電路（ASIC），所述專用積體電路配置成分別控制和/或接收來自第一MEMS裝置106和第二MEMS裝置108的電訊號。第一MEMS裝置106和第二MEMS裝置108以及第一CMOS IC晶粒202a和第二CMOS IC晶粒202b安置在支撐結構102上。在一些實施例中，到封裝結構的封裝開口（即，入口）可以是第一MEMS裝置106的基底開口103，使得進入或離開封裝空腔203的任何空氣穿過第一MEMS裝置106。

第一CMOS IC晶粒202a和第二CMOS IC晶粒202b分別包括CMOS基底210、上覆於CMOS基底210的後段製程（back-end-of-line，BEOL）金屬化堆疊212、上覆於BEOL金屬化堆疊212的多個接合墊218以及安置在CMOS基底210上/上方的多個半導體裝置208。在一些實施例中，BEOL金屬化堆疊212包括BEOL介電結構213、多個內連線216以及多個內連線通孔214。內連線216和內連線通孔214安置在BEOL介電結構213內且配置成提供到多個半導體裝置208的電連接。在各種實施例中，CMOS基底210和BEOL金屬化堆疊212包括例如半導體裝置208（例如電晶體）的電子元件和/或其它電子元件（未繪示），例如一或多個電容器、電阻器、電感器、二極體、記憶體裝置、其它電子元件或前述的任何組合。BEOL介電結構213可包括一或多個介電層，所述介電層可分別包括低k介電質（例如具有介電常數小於約3.9的介電材料）、氧化物（例如二氧化矽）、另一介電材料或前述的任何組合。在其它實施例中，內連線通孔214和內連線216可例如分別是或包括鋁、銅、鎢、釕、鈦、氮化鉭、氮化鈦、另一導電材料或前述的任何組合。

在各種實施例中，焊球204安置在多個電接觸窗118a到電接觸窗118d中的每一電接觸窗上方。焊球204提供用於多個接合線206的接觸點。多個接合墊218上覆於BEOL金屬化堆疊212中的內連線216的頂部層，且提供用於接合線206的線接合位置。在其它實施例中，半導體裝置208借助於BEOL金屬化堆疊212、接合線206以及接合墊218電耦合到多個電接觸窗118a到電接觸窗118d。在又其它實施例中，第一CMOS IC晶粒202a配置成將電訊號（例如控制訊號）提供到第一MEMS裝置106和/或從第一MEMS裝置106接收電訊號，且第二CMOS IC晶粒202b配置成將電訊號（例如控制訊號）提供到第二MEMS裝置108和/或從第二MEMS裝置108接收電訊號。第一CMOS IC晶粒202a配置成在接通狀態與斷開狀態之間切換第一MEMS裝置106，且第二CMOS IC晶粒202b配置成在接通狀態與斷開狀態之間切換第二MEMS裝置108。

在一些實施例中，當第二MEMS裝置108（例如語音加速度計）響應於外部刺激（例如運動、振動、聲波等）而檢測可移動元件128和/或檢驗質量塊130的移動時，那麼第一CMOS IC晶粒202a和/或第二CMOS IC晶粒202b配置成將第一MEMS裝置106（例如MEMS麥克風）切換到接通狀態。此外，當第二MEMS裝置108（例如語音加速度計）在設置的持續時間內沒有檢測到可移動元件128和/或檢驗質量塊130的移動時，那麼第一CMOS IC晶粒202a和/或第二CMOS IC晶粒202b配置成將第一MEMS裝置106（例如MEMS麥克風）切換到斷開狀態。因此，當第二MEMS裝置108沒有檢測到運動、振動以及/或聲波時，可斷開第一MEMS裝置106（例如MEMS麥克風），從而減少集成晶片200的功率消耗。此外，集成晶片200可如上文所描述基於第二MEMS裝置108對移動的檢測而在接通狀態與斷開狀態之間切換，從而進一步減少集成晶片200的功率消耗。另外，藉由檢驗質量塊130提高第二MEMS裝置108的靈敏度，可更快速地且更準確地設置第一MEMS裝置106的功率狀態，從而提高集成晶片200的效能。

在各種實施例中，半導體基底104包括矽、單晶矽、塊狀矽、另一半導體材料等等。在其它實施例中，檢驗質量塊130是半導體基底104的部分且包括與半導體基底104相同的材料（例如單晶矽）。此外，隔板110、導通孔122、導電線124、錨定結構132、彈簧結構126以及可移動元件128可例如是或包括多晶矽、氮化鋁、鋯鈦酸鉛（PZT）、另一合適的材料或前述的任何組合。抗靜摩擦層114可包括第一材料（例如氮化矽），且導電層116可包括不同於第一材料的第二材料（例如多晶矽、氮化鋁、PZT等）。介電結構120可例如是或包括一或多個介電層，所述介電層可分別包括低k介電材料、氧化物（例如二氧化矽）、另一介電材料或前述的任何組合。此外，多個電接觸窗118a到電接觸窗118d可例如是或包括鋁、銅、氮化鈦、鎢、金、另一合適的導電材料或前述的任何組合。

在一些實施例中，第一上部背板112和第二上部背板134分別具有在約0.1微米到約1微米、小於約1微米或另一合適的值的範圍內的第一厚度t1。在其它實施例中，隔板110、彈簧結構126以及/或可移動元件128分別具有約0.3微米到約4微米、小於約4微米或另一合適的值的第二厚度t2。此外，限定在隔板110與第一上部背板112之間和限定在可移動元件128與第二上部背板134之間的感測間隙205在約1微米到約10微米、小於約10微米或另一合適的值的範圍內。在又其它實施例中，檢驗質量塊130的第一寬度w1在約10微米到約900微米或另一合適的值的範圍內。在各種實施例中，如果檢驗質量塊130的第一寬度w1相對較小（例如小於約10微米），那麼檢驗質量塊130的大小相對較小且第二MEMS裝置108的靈敏度減小，由此降低集成晶片200的總體效能。在又其它實施例中，如果檢驗質量塊的第一寬度w1相對較大（例如大於約900微米），那麼檢驗質量塊130的大小增加且可能更容易變得粘附到半導體基底104的側壁和/或支撐結構102的表面。這部分地可防止第二MEMS裝置108檢測外部刺激，由此降低集成晶片200的效能。

在一些實施例中，彈簧結構126的每一區段的第二寬度w2可在約0.1微米到約3微米、小於約3微米或另一合適的值的範圍內。在各種實施例中，彈簧結構126的相鄰區段之間的距離d1可在約2微米到約6微米、大於約2微米或另一合適的值的範圍內。在又其它實施例中，儘管第一MEMS裝置106可配置為包括安置在隔板110上方的單個背板（例如第一上部背板112）的MEMS麥克風，但應瞭解，第一MEMS裝置106可配置為包括兩個背板的MEMS麥克風，使得第一MEMS裝置106更包括安置在隔板110與半導體基底104之間的第一下部背板（未繪示）。

圖3到圖11示出根據本揭露的形成具有安置在半導體基底上第一微機電系統（MEMS）裝置和第二MEMS裝置的電子裝置的方法的一些實施例的橫截面圖300到橫截面圖1100。雖然參看方法描述圖3到圖11中所繪示的橫截面圖300到橫截面圖1100，但應瞭解，圖3到圖11中所繪示的結構不限於所述方法而實際上可單獨獨立於所述方法。此外，儘管將圖3至圖11描述為一系列動作，但應瞭解，這些動作不具有限制性，因為動作的次序可在其它實施例中更改，且所揭露的方法還適用於其它結構。在其它實施例中，可完全或部分地省略所示出和/或描述的一些動作。

如圖3的橫截面圖300中所繪示，第一介電層302形成在半導體基底104上方且多個導通孔122的第一層形成在第一介電層302內。第一介電層302可通過化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或另一合適的沉積或生長製程沉積在半導體基底104上方。在各種實施例中，用於形成多個導通孔122的第一層的製程包括：在第一介電層302上方形成罩幕層（未繪示）；根據罩幕層圖案化第一介電層302以在第一介電層302內限定多個通孔開口；在通孔開口內沉積導電材料（例如多晶矽）；以及對導電材料執行平坦化製程（例如化學機械平坦化（CMP）製程）。在各種實施例中，導電材料通過CVD、PVD、濺鍍、電鍍覆、無電鍍覆、或另一合適的沉積或生長製程進行沉積。在又其它實施例中，可執行平坦化製程以使得第一介電層302的頂部表面和導通孔122的頂部表面共面。

如圖4的橫截面圖400中所繪示，第二介電層402形成在第一介電層302上方。此外，多個導電線124的第一層、隔板110、錨定結構132、彈簧結構126以及可移動元件128形成在第一介電層302上方。隔板110安置在半導體基底104的第一裝置區101a內，且錨定結構132、彈簧結構126以及可移動元件128橫向安置在半導體基底104的第二裝置區101b內。

在各種實施例中，用於形成多個導電線124的第一層、隔板110、錨定結構132、彈簧結構126以及可移動元件128的製程包括：在第一介電層302上方沉積（例如通過CVD、PVD、濺鍍、電鍍覆、無電鍍覆等）導電材料（例如氮化鋁、PZT、多晶矽等）；在導電材料上方形成罩幕層（未繪示）；以及根據罩幕層圖案化導電材料以限定多個導電線124的第一層、隔板110、錨定結構132、彈簧結構126以及可移動元件128。此外，第二介電層402可通過CVD、PVD、ALD、或另一合適的生長或沉積製程沉積在導電線124、隔板110、錨定結構132、彈簧結構126以及可移動元件128上方。在其它實施例中，隔板110、錨定結構132、彈簧結構126以及可移動元件128可分別形成有約0.3微米到約4微米、小於約4微米或另一合適的值的第二厚度t2。在一些實施例中，多個導電線124的第一層、隔板110、錨定結構132、彈簧結構126以及可移動元件128彼此同時形成。

如圖5的橫截面圖500中所繪示，第三介電層502形成在第二介電層402上方且多個導通孔122的第二層形成在第三介電層502內。第三介電層502可通過CVD、PVD、ALD、或另一合適的沉積或生長製程沉積在第二介電層402上方。在一些實施例中，用於形成多個導通孔122的第二層的製程包括：在第三介電層502上方形成罩幕層（未繪示）；根據罩幕層圖案化第三介電層502以在第三介電層502內限定多個通孔開口；在通孔開口內沉積導電材料（例如多晶矽）；以及對導電材料執行平坦化製程（例如CMP製程）。在各種實施例中，導電材料通過CVD、PVD、濺鍍、電鍍覆、無電鍍覆、或另一合適的沉積或生長製程進行沉積。在又其它實施例中，可執行平坦化製程以使得第三介電層502的頂部表面和第二層中的導通孔122的頂部表面共面。

如圖6的橫截面圖600中所繪示，第四介電層602、多個導電線124的第二層、第一上部背板112以及第二上部背板134形成在第三介電層502上方，從而在第一裝置區101a內限定第一MEMS裝置106且在第二裝置區101b內限定第二MEMS裝置108。第一上部背板112安置在第一裝置區101a內且上覆於隔板110，且第二上部背板134安置在第二裝置區101b內且上覆於可移動元件128。

在各種實施例中，用於形成多個導電線124的第二層、第一上部背板112以及第二上部背板134的製程包括：在第三介電層502上方沉積（例如通過CVD、PVD、濺鍍、電鍍覆、無電鍍覆等）抗靜摩擦層114；在抗靜摩擦層114上方沉積導電層116；在導電層116上方形成罩幕層（未繪示）；以及根據罩幕層圖案化抗靜摩擦層114和導電層116以限定多個導電線124的第二層、第一上部背板112以及第二上部背板134。此外，第四介電層602可通過CVD、PVD、ALD、或另一合適的生長或沉積製程沉積在第一上部背板112和第二上部背板134上方。在其它實施例中，第一上部背板112和第二上部背板134可分別形成有在約0.1微米（um）到約1微米、小於約1微米或另一合適的值的範圍內的第一厚度t1。在一些實施例中，多個導電線124的第二層、第一上部背板112以及第二上部背板134彼此同時形成。

抗靜摩擦層114可例如是或包括氮化矽或另一合適的材料。導電層116可例如是或包括多晶矽、壓電材料（例如氮化鋁、PZT等）等等。在一些實施例中，用於形成第一MEMS裝置106和第二MEMS裝置108的製程包括圖3到圖6中所示出的和/或所描述的處理步驟。在各種實施例中，第一MEMS裝置106可與第二MEMS裝置108同時形成，由此減少用於形成第一MEMS裝置106和第二MEMS裝置108的處理步驟的數目。在又其它實施例中，第一介電層302、第二介電層402、第三介電層502以及第四介電層602為介電結構120的部分。

如圖7的橫截面圖700中所繪示，多個電接觸窗118a到電接觸窗118d形成在多個導電線124上方的介電結構120內。在各種實施例中，電接觸窗118a到電接觸窗118d可通過一或多個沉積製程、一或多個圖案化製程、一或多個平坦化製程或其它合適的處理步驟形成。在各種實施例中，電接觸窗118a到電接觸窗118d可例如是或包括鋁、銅、氮化鈦、鎢、金、另一合適的導電材料或前述的任何組合。

如圖8的橫截面圖800中所繪示，下部罩幕層802形成在半導體基底104的底部表面上，且上部罩幕層804形成在電接觸窗118a到電接觸窗118d上方。另外，根據下部罩幕層802對半導體基底104執行第一圖案化製程以在半導體基底104內形成開口806。在各種實施例中，第一圖案化製程包括執行乾蝕刻製程，例如電漿蝕刻製程和/或反應離子深蝕刻（deep reactive-ion etching，DRIE）製程。第一圖案化製程限定第一裝置區101a內的隔板110正下方的第一開口，以及第二裝置區101b內的可移動元件128和彈簧結構126正下方的第二開口。

如圖9的橫截面圖900中所繪示，第二下部罩幕層902沿半導體基底104的下部表面形成，且根據下部罩幕層802和第二下部罩幕層902對半導體基底104執行第二圖案化製程。第二圖案化製程在第一裝置區101a內的半導體基底104內形成基底開口103，且在第二裝置區101b內形成檢驗質量塊130和開口。在各種實施例中，基底開口103和檢驗質量塊130同時形成。在其它實施例中，第二圖案化製程包括執行乾蝕刻製程，例如電漿蝕刻製程和/或DRIE製程。此外，形成檢驗質量塊130以使得其具有在約10微米到約900微米或另一合適的值的範圍內的第一寬度w1。在一些實施例中，用於形成基底開口103和檢驗質量塊130的製程包括圖8和圖9中所示出和/或所描述的處理步驟。

如圖10的橫截面圖1000中所繪示，根據下部罩幕層（圖9的802）、上部罩幕層（圖9的804）以及第二下部罩幕層（圖9的902）對圖9的結構執行第三圖案化製程。在一些實施例中，第三圖案化製程包括執行濕式蝕刻製程且將圖9的結構暴露於一種或多種濕式蝕刻劑。在各種實施例中，第三圖案化製程移除介電結構120的部分，從而限定隔板110與第一上部背板112之間的空氣體積空間113。在執行第三圖案化製程之後，執行移除製程以移除下部罩幕層（圖9的802）、上部罩幕層（圖9的804）以及第二下部罩幕層（圖9的902）。

如圖11的橫截面圖1100中所繪示，半導體基底104接合到支撐結構102。在一些實施例中，將半導體基底104接合到支撐結構102包括執行熔融接合製程或另一接合製程。此外，在執行接合製程之後，電接觸窗118a到電接觸窗118d打線接合到第一CMOS IC晶粒202a和第二CMOS IC晶粒202b。隨後，外殼結構201形成在支撐結構102上方，從而限定封裝空腔203。外殼結構201和支撐結構102是封裝結構的部分。在一些實施例中，到封裝結構的開口（即，入口）可以是基底開口103，使得進入或離開封裝空腔203的任何空氣穿過第一MEMS裝置106。藉由第一MEMS裝置106和第二MEMS裝置108沿半導體基底104同時形成，減少了用於形成圖11的結構的處理步驟的數目。此外，用於形成第二MEMS裝置108的接合製程的數目減少，從而提高第一MEMS裝置106和第二MEMS裝置108的結構完整性且減少對第一MEMS裝置106和第二MEMS裝置108的損壞。

圖12示出根據本揭露的形成具有安置在半導體基底上的第一微機電系統（MEMS）裝置和第二MEMS裝置的電子裝置的方法1200。儘管將方法1200示出和/或描述為一系列動作或事件，但是應瞭解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示出的次序不同的次序進行，且/或可同時進行。此外，在一些實施例中，所示出的動作或事件可細分成多個動作或事件，所述動作或事件可與其它動作或子動作在不同時間進行或同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其它未示出的動作或事件。

在動作1202處，在半導體基底上方形成隔板、可移動元件以及彈簧結構。圖4示出對應於動作1202的一些實施例的橫截面圖400。

在動作1204處，在隔板上方形成第一上部背板，且在可移動元件和彈簧結構上方形成第二上部背板。圖6示出對應於動作1204的一些實施例的橫截面圖600。

在動作1206處，在半導體基底上方形成介電結構。圖3到圖6示出對應於動作1206的一些實施例的橫截面圖300到橫截面圖600。

在動作1208處，在半導體基底上方形成多個電接觸窗。圖7示出對應於動作1208的一些實施例的橫截面圖700。

在動作1210處，對半導體基底執行一或多個圖案化製程以在隔板下形成基底開口，且在可移動元件下形成檢驗質量塊。圖8和圖9示出對應於操作1210的一些實施例的橫截面圖800和橫截面圖900。

在動作1212處，對介電結構執行圖案化製程以限定第一上部背板、第二上部背板、隔板、可移動元件以及彈簧結構周圍的空氣體積空間。圖10示出對應於動作1212的一些實施例的橫截面圖1000。

在動作1214處，將半導體基底接合到支撐結構。圖11示出對應於動作1214的一些實施例的橫截面圖1100。

在動作1216處，將多個電接觸窗打線接合到第一互補型金屬氧化物半導體（CMOS）積體電路（IC）晶粒和第二CMOS IC晶粒。圖11示出對應於動作1216的一些實施例的橫截面圖1100。

在動作1218處，在支撐結構上方形成外殼結構，由此限定封裝空腔。圖11示出對應於動作1218的一些實施例的橫截面圖1100。

因此，在一些實施例中，本揭露涉及在半導體基底上方彼此同時形成第一MEMS裝置和第二MEMS裝置，其中第一MEMS裝置不同於第二MEMS裝置。

在一些實施例中，本申請案提供一種電子裝置，包括：半導體基底，具有與第二表面相對的第一表面，其中半導體基底至少部分地限定空腔；第一微機電系統（MEMS）裝置，沿半導體基底的第一表面安置，其中第一MEMS裝置包括第一背板和與第一背板豎直分離的隔板；第二MEMS裝置，沿半導體基底的第一表面安置，其中第二MEMS裝置包括彈簧結構和可移動元件，其中彈簧結構配置成將可移動元件懸掛在空腔中；且其中半導體基底的區段從第一MEMS裝置的側壁下方連續地橫向延伸到第二MEMS裝置的側壁下方。

在一些實施例中，所述半導體基底包括沿所述可移動元件安置的檢驗質量塊。在一些實施例中，所述的電子裝置，更包括：介電結構，安置在所述可移動元件與所述檢驗質量塊之間，其中所述介電結構直接接觸所述可移動元件的底部表面且直接接觸所述檢驗質量塊的頂部表面。在一些實施例中，所述半導體基底和所述檢驗質量塊包括單晶矽，其中所述第一背板、所述隔板、所述彈簧結構以及所述可移動元件包括多晶矽。在一些實施例中，所述的電子裝置，更包括：支撐結構，沿所述半導體基底的所述第二表面安置，其中所述支撐結構包括限定開口的側壁，其中所述第一微機電系統裝置直接上覆於所述開口，且其中所述第二微機電系統裝置從所述開口橫向偏移非零距離。在一些實施例中，所述的電子裝置，更包括：外殼結構，上覆於所述支撐結構，其中所述外殼結構橫向地包圍所述第一微機電系統裝置和所述第二微機電系統裝置。在一些實施例中，所述的電子裝置，更包括：第一互補型金屬氧化物半導體積體電路晶粒，安置在所述支撐結構上方且打線接合到所述第一微機電系統裝置；以及第二互補型金屬氧化物半導體積體電路晶粒，安置在所述支撐結構上方且打線接合到所述第二微機電系統裝置。在一些實施例中，所述半導體基底橫向地安置在所述第一互補型金屬氧化物半導體積體電路晶粒與所述第二互補型金屬氧化物半導體積體電路晶粒之間。

在一些實施例中，本申請案提供一種電子裝置，包括：第一微機電系統（MEMS）裝置，沿半導體基底的第一表面安置，其中第一MEMS裝置包括第一背板和與第一背板豎直分離的隔板；以及第二MEMS裝置，沿半導體基底的第一表面安置，其中第二MEMS裝置包括彈簧結構、可移動元件以及第二背板，其中第二背板與可移動元件和彈簧結構豎直地分離，其中第一背板的頂部表面與第二背板的頂部表面豎直對準。

在一些實施例中，所述第一背板和所述第二背板分別包括上覆於抗靜摩擦層的導電層，其中所述導電層包括第一導電材料，且所述抗靜摩擦層包括不同於所述第一導電材料的第二導電材料。在一些實施例中，所述第二微機電系統裝置更包括在所述可移動元件的相對側上間隔開的錨定結構對，其中所述彈簧結構從對應錨定結構連續地延伸到所述可移動元件。在一些實施例中，所述半導體基底的中間區段直接下伏於所述隔板的外部部分，其中所述錨定結構對的內部錨定結構直接上覆於所述中間區段。在一些實施例中，所述第一背板和所述第二背板具有第一厚度，其中所述隔板和所述可移動元件具有大於所述第一厚度的第二厚度。在一些實施例中，所述第一微機電系統裝置配置為麥克風，且所述第二微機電系統裝置配置為加速度計。在一些實施例中，所述半導體基底從所述第一微機電系統裝置的第一外側壁下方連續地橫向延伸到所述第二微機電系統裝置的第二外側壁下方。

在一些實施例中，本申請案提供一種用於製造電子裝置的方法，方法包括：提供具有與第二表面相對的第一表面的半導體基底；沿半導體基底的第一表面形成第一微機電系統（MEMS）裝置，其中第一MEMS裝置包括第一背板和與第一背板豎直分離的隔板；以及沿半導體基底的第一表面形成第二MEMS裝置，其中第二MEMS裝置包括彈簧結構和可移動元件，其中第二MEMS裝置從第一MEMS裝置橫向偏移非零距離，其中第一MEMS裝置和第二MEMS裝置同時形成。

在一些實施例中，所述的用於製造電子裝置的方法，更包括：圖案化所述半導體基底，以在所述可移動元件下方形成檢驗質量塊，且在所述隔板下方形成基底開口，其中所述基底開口和所述檢驗質量塊同時形成。在一些實施例中，所述的用於製造電子裝置的方法，更包括：在所述可移動元件和所述彈簧結構上方形成第二背板，其中所述第一背板和所述第二背板同時形成。在一些實施例中，形成所述隔板、所述彈簧結構以及所述可移動元件包括：在所述半導體基底上方沉積導電材料；以及圖案化所述導電材料以彼此同時地限定所述隔板、所述彈簧結構以及所述可移動元件。在一些實施例中，所述的用於製造電子裝置的方法，更包括：將所述第一微機電系統裝置和所述第二微機電系統裝置接合到支撐結構；將第一互補型金屬氧化物半導體積體電路晶粒打線接合到所述第一微機電系統裝置；以及將第二互補型金屬氧化物半導體積體電路晶粒打線接合到所述第二微機電系統裝置。

前文概述若干實施例的特徵，使得本領域的技術人員可以更好地理解本揭露的各方面。本領域的技術人員應瞭解，其可容易地將本揭露用作設計或修改用於進行本文中所引入的實施例的相同目的和/或達成相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這些等效構造並不脫離本揭露的精神和範圍，且可以在不脫離本揭露的神和範圍的情況下在本文中進行各種改變、替代以及更改。

100:電子裝置 101a:第一裝置區 101b:第二裝置區 102:支撐結構 103:基底開口 104:半導體基底 104m:中間區段 106:第一微機電系統裝置 108:第二微機電系統裝置 109:隔板開口 110:隔板 112:第一上部背板 113:空氣體積空間 114:抗靜摩擦層 116:導電層 118a、118b、118c、118d:電接觸窗 120:介電結構 120s:區段 122:導通孔 124:導電線 126:彈簧結構 127:空腔 128:可移動元件 130:檢驗質量塊 132:錨定結構 134:第二上部背板 200:集成晶片 201:外殼結構 202a:第一互補型金屬氧化物半導體積體電路晶粒 202b:第二互補型金屬氧化物半導體積體電路晶粒 203:封裝空腔 204:焊球 205:感測間隙 206:接合線 208:半導體裝置 210:互補型金屬氧化物半導體基底 212:後段製程金屬化堆疊 213:後段製程介電結構 214:內連線通孔 216:內連線 218:接合墊 300、400、500、600、700、800、900、1000、1100:橫截面圖 302:第一介電層 402:第二介電層 502:第三介電層 602:第四介電層 802:下部罩幕層 804:上部罩幕層 806:開口 902:第二下部罩幕層 1200:方法 1202、1204、1206、1208、1210、1212、1214、1216、1218:動作 d1:距離 t1:第一厚度 t2:第二厚度 w1:第一寬度 w2:第二寬度

當結合附圖閱讀時，從以下詳細描述最好地理解本揭露的各方面。應注意，根據業界中的標準慣例，各個特徵未按比例繪製。事實上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1示出具有安置在半導體基底上的第一微機電系統（MEMS）裝置和第二MEMS裝置的電子裝置的一些實施例的橫截面圖。 圖2示出具有打線接合到第一互補型金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）積體電路（integrated circuit，IC）晶粒的第一MEMS裝置和打線接合到第二CMOS IC晶粒的第二MEMS裝置的電子裝置的一些實施例的橫截面圖。 圖3至圖11示出形成具有安置在半導體基底上的第一MEMS裝置和第二MEMS裝置的電子裝置的方法的一些實施例的橫截面圖。 圖12示出以流程圖格式示出形成具有安置在半導體基底上的第一MEMS裝置和第二MEMS裝置的電子裝置的方法的一些實施例的方法。

100:電子裝置

101a:第一裝置區

101b:第二裝置區

102:支撐結構

103:基底開口

104:半導體基底

104m:中間區段

106:第一微機電系統裝置

108:第二微機電系統裝置

109:隔板開口

110:隔板

112:第一上部背板

113:空氣體積空間

114:抗靜摩擦層

116:導電層

118a、118b、118c、118d:電接觸窗

120:介電結構

120s:區段

122:導通孔

124:導電線

126:彈簧結構

127:空腔

128:可移動元件

130:檢驗質量塊

132:錨定結構

134:第二上部背板

Claims (1)

1. 一種電子裝置，包括： 半導體基底，具有與第二表面相對的第一表面，其中所述半導體基底至少部分地限定空腔； 第一微機電系統裝置，沿所述半導體基底的所述第一表面安置，其中所述第一微機電系統裝置包括第一背板和與所述第一背板豎直分離的隔板； 第二微機電系統裝置，沿所述半導體基底的所述第一表面安置，其中所述第二微機電系統裝置包括彈簧結構和可移動元件，其中所述彈簧結構配置成將所述可移動元件懸掛在所述空腔中；且 其中所述半導體基底的區段從所述第一微機電系統裝置的側壁下方連續地橫向延伸到所述第二微機電系統裝置的側壁下方。

Images