TW202236527A - 形成半導體裝置的方法 - Google Patents

形成半導體裝置的方法 Download PDF

Info

Publication number
TW202236527A
TW202236527A TW110128085A TW110128085A TW202236527A TW 202236527 A TW202236527 A TW 202236527A TW 110128085 A TW110128085 A TW 110128085A TW 110128085 A TW110128085 A TW 110128085A TW 202236527 A TW202236527 A TW 202236527A
Authority
TW
Taiwan
Prior art keywords
capacitor
conductive
layer
dielectric material
voltage
Prior art date
Application number
TW110128085A
Other languages
English (en)
Inventor
羅婉瑜
王中興
林晉申
楊國男
沈香谷
陳殿豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202236527A publication Critical patent/TW202236527A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H01L21/82—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L27/0688—
    • H01L28/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種形成半導體裝置的方法，其包括在第一電壓域中形成第一電容器及在第一電壓域中形成第二電容器。第一電容器與第二電容器並聯連接。在第二電壓域中形成第三電容器及第四電容器。第三電容器與第四電容器串聯連接。第一電容器及第二電容器與第一電壓域的供電點及第一電壓域的參考點並聯連接。第四電容器連接至第二電壓域的供電點。第三電容器連接至第二電壓域的參考點。

Description

半導體裝置及製造方法
無
除其他外，電容器可用於在電路內儲存電荷。
無
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚的目的，且本身且不指明所論述的各種實施例及/或組態之間的關係。
此外，為了方便用於描述如諸圖中圖示的一個元件或特徵與另一(多個)元件或(多個)特徵的關係的描述，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似者。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述符可類似地加以相應解釋。
本文提供了一或多種用於形成半導體裝置的技術以及由此形成的所得結構。根據一些實施例，提供導電材料及介電材料的交替層的第一堆疊以定義第一電壓域中的第一電容器網路，且提供導電材料及介電材料的交替層的第二堆疊以定義第二電壓域中的第二電容器網路。第一電壓域的供應電壓小於介電材料的崩潰電壓。第二電壓域的供應電壓大於介電材料的崩潰電壓。第一電容器網路包含與第二電容器並聯連接的第一電容器，且第二電容器網路包含與第四電容器串聯連接的第三電容器。
對於大多數應用而言，與具有相對較少單元且佔據設計的相對較小部分的高壓功率域相比，低壓功率域具有更多單元且佔據設計的較大部分。電容器材料的選擇可涉及材料的介電常數k及材料的帶隙之間的權衡。可選擇材料以提高低電壓域中的電壓平面穩定電容器的電容，同時抑制高電壓域中的電壓平面穩定電容器的崩潰。在低電壓域中提供具有並聯電容器的第一電容器網路允許選擇介電材料以提高電容且穩定低功率域的電壓平面。在高電壓域中提供具有串聯電容器的第二電容器網路，降低了電容器網路中電容器上的電壓，從而抑制了介電材料的崩潰。相同及/或類似的製程流程可用於不同的電壓域。金屬-絕緣體-金屬(Metal-insulator-metal，MIM)電容器可用於電壓大於電容器介電質崩潰電壓的功率域中。
第1圖係圖示根據一些實施例的半導體裝置100的一部分的橫截面圖。在一個實施例中，半導體裝置100形成在基板層105上，基板層105包含磊晶層、單晶半導體材料（諸如但不限於Si、Ge、SiGe、InGaAs、GaAs、InSb、GaP、GaSb、InAlAs、GaSbP、GaAsSb、或InP中的至少一者）、絕緣體上矽(silicon-on-insulator，SOI)結構、晶圓、或由晶圓形成的晶片。在一些實施例中，基板層105包含晶體矽或其他適合材料中的至少一者。基板層105的其他結構及/或組態在本揭露的範疇內。
根據一些實施例，半導體裝置100包含第一區110及第二區115。在一些實施例中，第一區110係核心區及/或邏輯區，其具有在第一電壓域中根據第一供應電壓操作的半導體元件120。在一些實施例中，第二區115係輸入/輸出區，其具有在第二電壓域中根據第二供應電壓操作的半導體元件125。舉例而言，核心區中的第一供應電壓可小於輸入/輸出區中的第二供應電壓。
在一個實施例中，第一區110形成在基板層105上或基板層105內。在一些實施例中，第一區110包含形成在基板層105上或基板層105內的半導體元件120。在一些實施例中，半導體元件120包含閘極結構130、源極/汲極區135、側壁間隔物140、閘極帽層145等。根據一些實施例，閘極結構130藉由形成包含犧牲閘極介電層、犧牲多晶矽層、及硬罩幕層的犧牲閘極結構而形成。在一些實施例中，執行圖案化製程以圖案化對應於待形成閘極結構的圖案的硬罩幕層，且使用經圖案化硬罩幕層來執行蝕刻製程以蝕刻犧牲多晶矽層及犧牲閘極介電層，從而界定犧牲閘極結構。在一些實施例中，硬罩幕層的剩餘部分在蝕刻製程之後剩餘的犧牲多晶矽層的部分上方形成帽層。在一些實施例中，犧牲閘極結構稍後用替換閘極介電層及替換閘電極（未分開示出）來替換。
在一些實施例中，替換閘極介電層包含高k介電材料。如本文所用，術語「高k介電質」係指具有大於或等於約3.9（即SiO 2的k值）的介電常數k的材料。高k介電層的材料可包含任何適合的材料。高k介電層的材料的實例包括但不限於Al 2O 3、HfO 2、ZrO 2、La 2O 3、TiO 2、SrTiO 3、LaAlO 3、Y 2O 3、Al 2O xN y、HfO xN y、ZrO xN y、La 2OxN y、TiO xN y、SrTiO xN y、LaAlO xN y、Y 2O xN y、SiON、SiN x、其矽酸鹽、其合金及/或其他適合的材料。x的各個值獨立地自0.5至3，且y的各個值獨立地自0至2。在一些實施例中，閘極介電層包含藉由在製程流程中的各個點處將半導體裝置100曝光於氧而形成的原生氧化層，導致在經曝光表面上形成二氧化矽。在一些實施例中，在原生氧化物上方形成額外的介電材料層，諸如包含二氧化矽、高k介電材料、及/或其他適合的材料，以形成閘極介電層。
在一些實施例中，替換閘電極包含阻障層、一或多個功函數材料層、種晶層、金屬填充層、及/或其他適合的層。在一些實施例中，金屬填充層包括鎢、鋁、銅、鈷、及/或其他適合的材料。在一些實施例中，閘極介電層及/或包含閘電極的一或多個層藉由以下各者中的至少一者形成：原子層沉積(atomic layer deposition，ALD)、物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、低壓CVD (low pressure CVD，LPCVD)、原子層化學氣相沉積(atomic layer chemical vapor deposition，ALCVD)、超高真空CVD (ultrahigh vacuum CVD，UHVCVD)、減壓CVD (reduced pressure CVD，RPCVD)、分子束磊晶(molecular beam epitaxy，MBE)、或其他適合的技術。在一些實施例中，替換閘電極經凹陷且閘極帽層145形成在凹槽中。
在一些實施例中，側壁間隔物140相鄰於閘極結構130而形成。在一些實施例中，側壁間隔物140藉由在閘極結構130上方沉積間隔物層且執行各向異性蝕刻製程來移除間隔物層的水平部分而形成。在一些實施例中，側壁間隔物140包含氮化矽及/或其他適合的材料。
在一些實施例中，在形成閘極結構130之後在基板層105中形成源極/汲極區135。舉例而言，在一些實施例中，經由植入製程摻雜基板層105的部分以形成源極/汲極區135。在一些實施例中，執行蝕刻製程以相鄰於側壁間隔物140凹陷基板層105，且執行磊晶生長製程以形成源極/汲極區135。元件120的其他結構及/或組態在本揭露的範疇內。
在一個實施例中，第二區115形成在基板層105上或基板層105內。在一些實施例中，第二區115包含形成在基板層105上或基板層105內的半導體元件125。在一些實施例中，半導體元件125包含閘極結構150、源極/汲極區155、側壁間隔物160、閘極帽層165等。在一些實施例中，描述為形成元件120的一或多種製程可用於形成元件125。在一些實施例中，描述為形成元件120的一或多種材料可用於形成元件125。在一些實施例中，由於電壓域的不同，至少使用了一些不同的材料。舉例而言，與元件120相比，元件125中的閘極介電材料可不同及/或可具有不同的厚度。在一些實施例中，與元件120相比，元件125中的閘電極的材料亦可不同。元件125的其他結構及/或組態在本揭露的範疇內。
在一個實施例中，一或多個淺溝槽隔離(shallow trench isolation，STI)結構170形成在基板層105內。在一些實施例中，STI結構170藉由在基板層105上方形成至少一個罩幕層而形成。在一些實施例中，罩幕層包含基板層105上方的氧化物材料層、氧化物材料層上方的氮化物材料層、及/或一或多個其他適合的層。移除罩幕層的至少一些層以界定用作模板的蝕刻罩幕，以蝕刻基板層105以形成溝槽。在溝槽中形成介電材料以界定STI結構170。在一些實施例中，STI結構170包括多層，諸如氧化物襯裡、形成在氧化物襯裡上方的氮化物襯裡、形成在氮化物襯裡上方的氧化物填充材料、及/或其他適合的材料。
在一些實施例中，使用高密度(high density，HDP)電漿製程形成STI結構170的填充材料。HDP製程使用包含矽烷(silane，SiH 4)、氧、氬、或其他適合的氣體中的至少一者的前驅物氣體。HDP製程包括沉積組件（其在界定溝槽的表面上形成材料）、及濺射組件（其移除或重新定位經沉積材料）。沉積與濺射的比率取決於沉積期間採用的氣體比率。根據一些實施例，氬及氧充當濺射源，且基於溝槽的深寬比來判定氣體比率的特定值。在形成填充材料之後，執行退火製程以使填充材料緻密化。在一些實施例中，STI結構170產生用於壓縮第一區110及/或第二區115的壓縮應力。
儘管基板層105及STI結構170被圖示為在基板層105抵接STI結構170的介面處具有共面上表面，但相對高度可變化。舉例而言，STI結構170可相對於基板層105凹陷，或基板層105可相對於STI結構170凹陷。介面處的相對高度取決於為形成STI結構170而執行的製程，諸如沉積、平坦化、罩幕移除、表面處理、或其他適合的技術中的至少一者。在一些實施例中，STI結構170在形成元件120、125之前形成。STI結構170的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，在元件120、125上方形成介電層175。在一些實施例中，介電層175在形成替換閘極結構之前形成（若適用）。在一些實施例中，介電層175包含二氧化矽、低k材料、及/或其他適合的材料。在一些實施例中，低k層被進一步表徵或分類為超低k (ultra low-K，ULK)、特低k (extra low-K，ELK)、或極低k (extreme low-k，XLK)，其中分類通常基於k值。舉例而言，ULK通常指具有在約2.7至約2.4之間的k值的材料，ELK通常具有在約2.3至約2.0之間的k值的材料，且XLK通常指具有小於約2.0的k值的材料。在一些實施例中，介電層175包含一或多層的低k介電材料。低k介電材料具有低於約3.9的k值（介電常數）。一些低k介電材料具有低於約3.5的k值且可具有低於約2.5的k值。在一些實施例中，介電層175的材料包含Si、O、C或H中的至少一者，諸如SiCOH、SiOC、摻氧SiC (oxygen-doped SiC，ODC)、摻氮SiC (nitrogen-doped SiC，NDC)、電漿增強氧化物(plasma-enhanced oxide，PEOX)、及/或其他適合的材料。諸如聚合物的有機材料可用於介電層175。在一些實施例中，介電層175包含一或多層的含碳材料、有機矽酸鹽玻璃、含致孔劑材料、及/或其他適合的材料。在一些實施例中，介電層175包含氮。在一些實施例中，介電層175藉由使用例如CVD、PECVD、LPCVD、ALCVD、旋裝技術、或其他適合的技術中的至少一者來形成。在一些實施例中，介電層175包含一或多個層，其中至少一些層可具有相同的材料組成。在一些實施例中，存在一或多個層的介電層175，其中至少一些層可具有相同的材料組成。介電層175的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，第一區110包含一或多個導電觸點180，其形成在介電層175中且電連接至第一區110內的元件120。在一些實施例中，第二區115包含一或多個導電觸點185，其形成在介電層175中且電連接至第二區115內的元件125。導電觸點180、185以任何數目的方式形成，諸如藉由單鑲嵌製程、雙鑲嵌製程、溝槽矽化物製程、及/或其他適合的技術。在一些實施例中，形成額外觸點（未示出）以在不同位置接觸元件120及/或元件125，諸如分頁移入或移出。在一些實施例中，導電觸點180、185包含阻障層、種晶層、金屬填充層、及/或其他適合的層。在一些實施例中，金屬填充層包含鎢、鋁、銅、鈷、及/或其他適合的材料。導電觸點180、185的其他結構及/或組態在本揭露的範疇內。在一些實施例中，元件120、125、導電觸點180、185、介電層175、基板層105、或STI結構170中的至少一者界定半導體裝置100的元件層190。
在一些實施例中，半導體裝置100包含形成在元件層190上方的一或多個介電層195。根據一些實施例，一或多個介電層195包含第二介電層195a、第三介電層195b、第四介電層195c、及第n介電層195n。考慮任何數目的介電層。在一些實施例中，介電層195中的至少一者包含具有中等或低介電常數的材料，諸如SiO 2。在一些實施例中，如介電層175的描述，介電層195中的至少一者包含具有相對高介電常數的介電材料。介電層195以任何數目的方式形成，諸如藉由熱生長、化學生長、ALD、CVD、PECVD、及/或其他適合的技術。在一些實施例中，下部部分的介電層195中的一或多者包含ULK或ELK介電材料，中間部分的介電層195中的一或多者包含低k介電材料，且上部部分的介電層195中的一或多者包含標準k介電材料，諸如摻雜或無摻雜矽玻璃。
在一些實施例中，半導體裝置100包含一或多個將介電層195分開的蝕刻停止層200。在一些實施例中，蝕刻停止層200在介電層195之間停止蝕刻製程。根據一些實施例，蝕刻停止層200包含具有不同於介電層195的蝕刻選擇性的介電材料。在一些實施例中，蝕刻停止層200中的至少一者包含SiN、SiCN、SiCO、及/或CN。蝕刻停止層200以任意數目的方式形成，諸如藉由熱生長、化學生長、ALD、CVD、PECVD、及/或其他適合的技術。
在一些實施例中，半導體裝置100包含電連接至導電觸點180、185的一或多個導電觸點205。在一個實施例中，導電觸點205延伸穿過各自的介電層195。在一些實施例中，導電觸點205中的至少一些包含通孔部分205V及接線部分205L。接線部分205L比通孔部分寬，且具有延伸至分頁中的軸向長度。在一些實施例中，導電觸點205包含阻障層、種晶層、金屬填充層、及/或其他適合的層。在一些實施例中，金屬填充層包括鎢、鋁、銅、鈷、及/或其他適合的材料。導電觸點205的其他結構及/或組態在本揭露的範疇內。在一些實施例中，特定介電層195及特定介電層195中的一或多個導電觸點205的組合界定了半導體裝置100的金屬化層，諸如層「M1」、「M2」、「M3」、及「M x」。
在一些實施例中，導電電源線210、215形成在上部介電層195 n中。在一些實施例中，導電電源線210係與第一區110中的第一電壓域相關聯的正供電點或參考點，且導電電源線215係與第二區115中的第二電壓域相關聯的正供電點或參考點。在一些實施例中，導電電源線210、215包含阻障層、種晶層、金屬填充層、及/或其他適合的層。在一些實施例中，金屬填充層包含鎢、鋁、銅、鈷、及/或其他適合的材料。在一些實施例中，提供了額外導電電源線210、215。舉例而言，各個電壓域包含用於正供應電壓（諸如V DD）的導電電源線及用於參考電壓（諸如V SS）的導電電源線。導電電源線210、215的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，在介電層195n上方形成至少一個鈍化層220。在一些實施例中，鈍化層220包含氧化矽/氮化矽(silicon oxide/silicon nitride，SiO 2/Si 3N 4)、氮化鈦、摻矽二氧化物、聚醯亞胺、及/或其他適合的材料。在一些實施例中，鈍化層220藉由ALD、CVD、PECVD、及/或其他適合的技術形成。鈍化層220的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，導電接觸墊225、230形成在鈍化層220中。在一些實施例中，導電接觸墊225、230電連接至導電電源線210、215，且包含鋁及/或其他適合的材料。導電接觸墊225、230的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，聚醯亞胺層235形成在鈍化層220上方，且經圖案化以曝光導電接觸墊225、230。在一些實施例中，聚醯亞胺層235係用光學微影術進行圖案化的光敏聚醯亞胺層，且可在圖案化及蝕刻之後，保留在其沉積的表面上作為鈍化層。在一些實施例中，首先藉由旋塗及/或其他適合的技術沉積聚醯亞胺層235的前驅物。在低溫預烘烤之後，使用光源及主光罩將前驅物曝光於電磁輻射中。經曝光的前驅物的部分經交聯，從而在導電接觸墊225、230上方留下未曝光部分（未交聯）。在後續顯影期間，溶解導電接觸墊225、230上方的未曝光部分，從而在導電接觸墊225、230上方提供開口。在一些實施例中，在聚醯亞胺層235上方執行熱固化製程。聚醯亞胺層235亦用作鈍化層。聚醯亞胺層235的其他結構及/或組態在本揭露的範疇內。
在一些實施例中，焊料凸塊240、245形成在聚醯亞胺層235上方且電連接至導電接觸墊225、230。在一些實施例中，在形成焊料凸塊240、245之前，在導電接觸墊225、230上方形成凸塊下金屬層（未示出），諸如包含鎳及/或其他適合的材料。在一些實施例中，焊料凸塊240、245藉由向焊料材料施加焊劑及/或錫膏且執行熱回流製程而形成。焊料凸塊240、245的其他結構及/或組態在本揭露的範疇內。
根據一些實施例，半導體裝置100包含第一區110的第一電壓域的第一電容器網路250，以穩定相關聯的第一電源（諸如經由電源線210連接），及第二區115的第二電壓域的第二電容器網路255，以穩定相關聯的第二電源（諸如經由電源線215連接）。舉例而言，第一電容器網路250用於減小相關聯的第一電源上的電壓降（諸如可自大供應電流產生）的幅度，及/或第二電容器網路255用於減小相關聯的第二電源上的電壓降（諸如可自大供應電流產生）的幅度。在一些實施例中，電容器網路250、255形成在介電層195 n中且連接至相關聯的導電電源線210、215。在一些實施例中，電容器網路250、255形成在鈍化層220中且連接至相關聯的導電接觸墊225、230。在一些實施例中，介電層195 n及/或鈍化層220係半導體裝置100的再分配層(redistribution layer，RDL)或電壓平面的部分。電容器網路250、255的其他結構及/或組態在本揭露的範疇內。
第2圖至第8圖係根據一些實施例的半導體裝置100在製造的各個階段的橫截面圖。第2圖至第8圖圖示電容器網路250、255的製造。在電容器網路250、255形成在介電層195 n中的一些實施例中，第2圖至第8圖的至少一些行動可在形成介電層195 n之前執行。在電容器網路250、255形成在鈍化層220中的一些實施例中，第2圖至第8圖的至少一些行動可在形成鈍化層220之前執行。
參考第2圖，根據一些實施例，在第一介電層305上方形成第一導電層300。在一些實施例中，第一介電層305係介電層195 n上方的蝕刻停止層200、介電層195 n下方的介電層上方的蝕刻停止層、介電層195 n下方的介電層、及/或介電層195 n。在一些實施例中，第一介電層305包含具有相對高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶、氧化鉭、氧化鋇、及/或其他適合的材料。第一介電層305可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第一導電層300包含導電材料，諸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、鋁、銅、及/或其他適合的材料。在一些實施例中，第一導電層300藉由ALD、PVD、CVD、熱蒸發、及/或其他適合的技術形成。
參考第3圖，根據一些實施例，第一導電層300經圖案化以形成導電板300A、300B、300C、300D。在一些實施例中，藉由在第一導電層300上方形成罩幕、執行用於移除罩幕的部分的光學微影術圖案化製程來圖案化第一導電層300，及執行蝕刻製程以移除第一導電層300中未被罩幕的剩餘部分覆蓋的部分，以界定導電板300A、300B、300C、300D。
參考第4圖，根據一些實施例，在第一介電層305及導電板300A、300B、300C、300D上方形成第二介電層310，且在第二介電層310上方形成第二導電層315。在一些實施例中，第二介電層310包含具有相對高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶、氧化鉭、氧化鋇、及/或其他適合的材料。第二介電層310可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第二介電層310的材料組成與第一介電層305的材料組成相同。在一些實施例中，第二介電層310的材料組成與第一介電層305的材料組成不同。在一些實施例中，第二導電層315包含導電材料，諸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、鋁、銅、及/或其他適合的材料。在一些實施例中，第二導電層315藉由ALD、PVD、CVD、熱蒸發、及/或其他適合的技術形成。在一些實施例中，第二導電層315的材料組成與第一導電層300的材料組成相同。在一些實施例中，第二導電層315的材料組成與第一導電層300的材料組成不同。
參考第5圖，根據一些實施例，第二導電層315經圖案化以形成導電板315A、315B、315C、315D。在一些實施例中，藉由在第二導電層315上方形成罩幕、執行用於移除罩幕的部分的光學微影術圖案化製程來圖案化第二導電層315，及執行用於移除第二導電層315中未被罩幕的剩餘部分覆蓋的部分的蝕刻製程以以界定導電板315A、315B、315C、315D。
參考第6圖，根據一些實施例，在第二介電層310及導電板315A、315B、315C、315D上方形成第三介電層320，且在第三介電層320上方形成第三導電層325。在一些實施例中，第三介電層320包含具有相對較高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶、氧化鉭、氧化鋇、及/或其他適合的材料。第三介電層320可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第三介電層320的材料組成與第一介電層305及/或第二介電層310的材料組成相同。在一些實施例中，第三介電層320的材料組成與第一介電層305及/或第二介電層310的材料組成不同。在一些實施例中，第三導電層325包括導電材料，諸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、鋁、銅、及/或其他適合的材料。在一些實施例中，第三導電層325藉由ALD、PVD、CVD、熱蒸發、及/或其他適合的技術形成。在一些實施例中，第三導電層325的材料組成與第一導電層300及/或第二導電層315的材料組成相同。在一些實施例中，第三導電層325的材料組成與第一導電層300及/或第二導電層315的材料組成不同。
參考第7圖，根據一些實施例，第三導電層325經圖案化以形成導電板325A、325B、325C、325D。在一些實施例中，藉由在第三導電層325上方形成罩幕、執行用於移除罩幕的部分的光學微影術圖案化製程來圖案化第三導電層325，及執行用於移除第三導電層325中未被罩幕的剩餘部分覆蓋的部分的蝕刻製程以界定導電板325A、325B、325C、325D。
參考第8圖，根據一些實施例，在第三介電層320及導電板325A、325B、325C、325D上方形成第四介電層330，且在第四介電層330上方形成第四導電層335。在一些實施例中，第四介電層330包含具有相對高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶、氧化鉭、氧化鋇、及/或其他適合的材料。第四介電層330可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第四介電層330的材料組成與第一介電層305、第二介電層310、及/或第三介電層320的材料組成相同。在一些實施例中，第四介電層330的材料組成與第一介電層305、第二介電層310、及/或第三介電層320的材料組成不同。在一些實施例中，第四導電層335包含導電材料，諸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、鋁、銅、及/或其他適合的材料。在一些實施例中，第四導電層335藉由ALD、PVD、CVD、熱蒸發、及/或其他適合的技術形成。在一些實施例中，第四導電層335的材料組成與第一導電層300、第二導電層315、及/或第三導電層325的材料組成相同。在一些實施例中，第四導電層335的材料組成與第一導電層300、第二導電層315、及/或第三導電層325的材料組成不同。
參考第9圖，根據一些實施例，第四導電層335經圖案化以形成導電板335A、335B、335C、335D。在一些實施例中，藉由在第四導電層335上方形成罩幕、執行用於移除罩幕的部分的光學微影術圖案化製程來圖案化第四導電層335，及執行用於移除第四導電層335中未被罩幕的剩餘部分覆蓋的部分的蝕刻製程以界定導電板335A、335B、335C、335D。
參考第10圖，根據一些實施例，在第四介電層330及導電板335A、335B、335C、335D上方形成第五介電層340，且在第五介電層340上方形成第五導電層345。在一些實施例中，第五介電層340包含具有相對高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶、氧化鉭、氧化鋇、及/或其他適合的材料。第五介電層340可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第五介電層340的材料組成與第一介電層305、第二介電層310、第三介電層320、及/或第四介電層330的材料組成相同。在一些實施例中，第五介電層340的材料組成與第一介電層305、第二介電層310、第三介電層320、及/或第四介電層330的材料組成不同。在一些實施例中，第五導電層345包含導電材料，諸如Ti、TiN、Ta，TaN、TaC、W、Ir、Ru、Pt、鋁、銅、及/或其他適合的材料。在一些實施例中，第五導電層345藉由ALD、PVD、CVD、熱蒸發、及/或其他適合的技術形成。在一些實施例中，第五導電層345的材料組成與第一導電層300、第二導電層315、第三導電層325、及/或第四導電層335的材料組成相同。在一些實施例中，第五導電層345的材料組成與第一導電層300、第二導電層315、第三導電層325、及/或第四導電層335的材料組成不同。
參考第11圖，根據一些實施例，第五導電層345經圖案化以形成導電板345A、345B、345C、345D。在一些實施例中，藉由在第五導電層345上方形成罩幕、執行用於移除罩幕的部分的光學微影術圖案化製程來圖案化第五導電層345，及執行用於移除第五導電層345中未被罩幕的剩餘部分覆蓋的部分的蝕刻製程以界定導電板345A、345B、345C、345D。
參考第12圖，根據一些實施例，在第五介電層340及導電板345A、345B、345C、345D上方形成第六介電層350。在一些實施例中，執行化學機械研磨(chemical mechanical polishing，CMP)製程以平坦化第六介電層350。在一些實施例中，第六介電層350包含具有相對高的介電常數的介電材料，諸如二氧化鉿、二氧化鋯、氧化鑭、氧化釔、氧化鍶，氧化鉭、氧化鋇、及/或其他適合的材料。第六介電層350可藉由熱生長、化學生長、ALD、CVD PECVD、及/或其他適合的技術形成。在一些實施例中，第六介電層350的材料組成與第一介電層305、第二介電層310、第三介電層320、第四介電層330、及/或第五介電層340的材料組成相同。在一些實施例中，第六介電層350的材料組成與第一介電層305、第二介電層310、第三介電層320、第四介電層330、及/或第五介電層340的材料組成不同。
參考第13圖，根據一些實施例，在第六介電層350上方形成罩幕355。在一些實施例中，罩幕355藉由形成共同界定罩幕堆疊的複數個單獨形成的層來形成，諸如硬罩幕層、底部抗反射塗膜(bottom antireflective coating，BARC)層、有機平坦化層(organic planarization layer，OPL)、光阻劑層、及/或其他適合的層。硬罩幕層由PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋裝、生長、或其他適合的技術中的至少一者形成。在一些實施例中，硬罩幕層包含矽、氮、或其他適合的材料中的至少一者。在一些實施例中，BARC層係使用旋塗製程施加的聚合物層。在一些實施例中，OPL包含使用旋塗製程施加的有機聚合物。在一些實施例中，OPL包含介電層。在一些實施例中，根據一些實施例，光阻劑層藉由旋塗、噴塗、或其他適合的技術中的至少一者形成。光阻劑為負光阻劑或正光阻劑。關於負光阻劑，負光阻劑的區在被光源照射時變得不可溶，使得在後續顯影階段將溶劑施加至負光阻劑上移除了負光阻劑的未照射區。因此，在負光阻劑中形成的圖案係由光源與負光阻劑之間的模板的不透明區（諸如罩幕）界定的圖案的負影像。在正光阻劑中，正光阻劑的照射區變得可溶且在顯影期間經由施加溶劑而經移除。因此，在正光阻劑中形成的圖案係在光源與正光阻劑之間的模板的不透明區（諸如罩幕）的正影像。一或多個蝕刻劑具有選擇性，使得一或多個蝕刻劑以比一或多個蝕刻劑移除或蝕刻掉光阻劑更大的速率移除或蝕刻掉藉由光阻劑曝光的或未覆蓋的一或多個層。因此，光阻劑中的開口允許一或多個蝕刻劑在光阻劑下方的一或多個層中形成相應的開口，且從而將光阻劑中的圖案轉移至光阻劑下方的一或多個層。在圖案轉移之後，光阻劑被剝離或沖走。
在一些實施例中，硬罩幕層經圖案化以界定罩幕355。光阻劑層使用輻射源及主光罩曝光以界定光阻劑層中的圖案，且移除光阻劑層的部分以界定經圖案化光阻劑層。使用經圖案化光阻劑層作為模板來蝕刻下伏OPL、BARC層、及/或硬罩幕層以形成罩幕355且曝光罩幕355下方的第六介電層350的部分。
參考第14圖，根據一些實施例，形成了通孔開口360A、360B、360C、360D、360E。在一些實施例中，執行蝕刻製程以使用罩幕355作為蝕刻模板來圖案化介電層305、310、320、330、340、350及導電板300A、315A、315B、325A、325D、335A、335B、345A、345C，以界定形成通孔開口360A、360B、360C、360D、360E。蝕刻製程包含電漿蝕刻製程、活性離子蝕刻(reactive ion etching，RIE)製程、或其他適合的技術中的至少一者。蝕刻製程包含根據一些實施例的各向異性蝕刻製程。
參考第15圖，根據一些實施例，導電通孔365A、365B、365C、365D、365E形成在通孔開口360A、360B、360C、360D、360E中。在一些實施例中，導電通孔365A、365B、365C、365D、365E藉由PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋裝、生長、或其他適合的技術中的至少一者形成。在一些實施例中，導電通孔365A、365B、365C、365D、365E中的至少一者包含鎢、鋁、銅、鈷、或其他適合的材料中的至少一者。在一些實施例中，導電通孔365A、365B、365C、365D、365E中的至少一者包含複數個層，諸如阻障層、種晶層、導電填充層、及/或其他適合的層。在一些實施例中，執行諸如化學機械平坦化(chemical mechanical planarization，CMP)的平坦化製程，以移除延伸至通孔開口360A、360B、360C、360D、360E之外的導電通孔365A、365B、365C、365D、365E的材料。在一些實施例中，平坦化製程移除了罩幕355。
根據一些實施例，導電板300A、315A及導電板300A、315A之間的介電層310的一部分界定第一電容器370A。導電板315A、325A及導電板315A、325A之間的介電層320的一部分界定第二電容器370B。導電板325A、355A及導電板325A、335A之間的介電層330的一部分界定第三電容器370C。導電板335A、345A及導電板335A、345A之間的介電層330的一部分界定第四電容器370D。電容器370A、370B、370C、370D界定電容器網路375。在一些實施例中，電容器370A、370B、370C、370D係以並聯配置電耦合，使得電容器網路375的電容係各個電容器370A、370B、370C、370D的電容的和。在一些實施例中，電容器網路375對應於第1圖中的電容器網路250。
根據一些實施例，導電板300B、300C、300D、315B、315C、315D及導電板300B、300C、300D、315B、315C、315D之間的介電層310的一部分界定第一電容器380A。導電板315B、315C、315D、325B、325C、325D及導電板315B、315C、315D、325B、325C、325D之間的介電層320的一部分界定第二電容器380B。導電板325B、325C、325D、335B、335C、335D及導電板325B、325C、325D、335B、335C、335D之間的介電層330的一部分界定第三電容器380C。導電板335B、335C、335D、345B、345C、345D及導電板335B、335C、335D、345B、345C、345D之間的介電層330的一部分界定第四電容器380D。電容器380A、380B、380C、380D界定電容器網路385。在一些實施例中，電容器380A、380B、380C、380D中的至少兩者係以串聯配置電耦合，使得電容器網路385的電容小於電容器網路375的電容。在一些實施例中，電容器網路385對應於第1圖中的電容器網路255。
參考第16圖及第17圖，根據一些實施例，分別圖示了電容器網路375、385的電路圖400A、400B。根據一些實施例，正供應電壓（諸如V DD）被施加至導電通孔365B、365D，且負供應電壓（諸如V SS）被施加至導電通孔365A、365E。導電通孔365C用作內部連接器。如第16圖中所圖示，根據一些實施例，電容器370A、370B、370C、370D並聯連接。如第17圖中所圖示，電容器380A、380B串聯連接，且電容器380C、380D串聯連接。兩組串聯電容器（380A、380B與380C、380D）並聯連接。導電通孔365C將電容器380A、380B之間界定的中間節點395A連接至電容器380C、380D之間界定的中間節點395B。
導電通孔365B連接至導電電源線210或導電接觸墊225，且導電通孔365D連接至導電電源線215或導電接觸墊230。在一些實施例中，導電通孔365A連接至第一區110中的另一導電電源線或導電觸點（未示出），及/或導電通孔365E連接至第二區115中的另一導電電源線或導電觸點（未示出）。
參考第18圖，根據一些實施例，電容器網路385中的電容器380A、380B、380C、380D亦可並聯連接。電容器380A、380B、380C、380D藉由施加正供應電壓（諸如V DD）至導電通孔365D、365E及施加負供應電壓（例如V SS）至導電通孔365C而並聯連接。
在電容器370A、370B、370C、370D並聯連接的電容器網路375中，在供應電壓小於介電層305、310、320、330、340、350的材料的崩潰電壓的情況下，電容增大。這種情況允許選擇介電材料以提高第一區110中的元件120的效能。在電容器網路385中提供電容器380A、380B、380C、380D的串聯配置允許在第二區的供應電壓大於介電材料的崩潰電壓的情況下使用相同的介電材料（若將供應電壓施加在單個電容器上）。
電容器網路385提供的靈活性在於，對於低電壓域，電容器380A、380B、380C、380D可以第18圖中所示的並聯配置連接，且對於高電壓域，電容器380A、380B、380C、380D可以第17圖中所示的串聯配置連接。然而，由於與電容器網路385中的導電板面積相比，電容器網路375中的導電板面積減小，因此並聯連接的電容器網路385的總電容將小於電容器網路375的總電容。
第19圖係圖示根據一些實施例的用於形成半導體裝置的方法500的流程圖。在步驟502處，在第一電壓域中形成第一電容器。在步驟504處，在第一電壓域中形成第二電容器。在步驟506處，第一電容器與第二電容器並聯連接。在步驟508處，在第二電壓域中形成第三電容器。在步驟510處，在第二電壓域中形成第四電容器。在步驟512處，第三電容器與第四電容器串聯連接。在步驟514處，第一電容器及第二電容器與第一電壓域的供電點及第一電壓域的參考點並聯連接。在步驟516處，第四電容器連接至第二電壓域的供電點。在步驟518處，第三電容器連接至第二電壓域的參考點。
又另一實施例涉及電腦可讀媒體，其包含處理器可執行指令，處理器可執行指令用以實施本文所呈現的技術中的一或多者。第20圖中圖示了示例性電腦可讀媒體，其中實施例600包含電腦可讀媒體602（例如，CD-R、DVD-R、快取驅動器、硬式磁碟機的盤片等），其上編碼有電腦可讀資料604。電腦可讀資料604又包含一組處理器可執行電腦指令606，處理器可執行電腦指令606用以根據本文闡述的一或多個原理來操作。在一些實施例600中，處理器可執行電腦指令606用以執行方法608，諸如上述方法中的至少一些。在一些實施例中，處理器可執行電腦指令606用以實施系統，諸如上述系統中的至少一些。許多這種電腦可讀媒體可由熟習此項技術者設計，用以根據本文所呈現的技術來操作。
第21圖及以下討論提供了實施本文闡述的規定中的一或多者的實施例的適合的計算環境的簡要、一般性描述。第21圖的操作環境僅係適合的操作環境的一個實例，且不旨在對操作環境的使用範圍或功能性提出任何限制。實例計算裝置包括但不限於個人電腦、伺服器電腦、手持或膝上型裝置、行動設備（諸如行動電話、個人數位助理(Personal Digital Assistants，PDA)、媒體播放機、及類似者）、多處理器系統、消費性電子產品、迷你電腦、主機電腦、包括上述任何系統或設備的分散式計算環境、及類似者。
儘管非必需的，但實施例在由一或多個計算裝置執行的「電腦可讀指令」的一般上下文中描述。電腦可讀指令可經由電腦可讀媒體分佈（下文討論）。電腦可讀指令可實施為執行特定任務或實現特定抽象資料類型的程式模組，諸如功能、對象、應用程式介面(Application Programming Interfaces，API)、資料結構、及類似者。通常，電腦可讀指令的功能性可在各種環境中根據需要進行組合或分佈。
第21圖描繪了包含計算裝置702的系統700的實例，以實施本文提供的一些實施例。在一些組態中，計算裝置702包括至少一個處理單元704及記憶體706。根據計算裝置的確切組態及類型，記憶體706可係揮發性的（諸如RAM，舉例而言）、非揮發性的（諸如ROM、快取記憶體等，舉例而言）、或兩者的一些組合。組態在第21圖中用虛線708圖示。
在一些實施例中，計算裝置702可包括額外特徵及/或功能性。舉例而言，計算裝置702亦可包括額外儲存器（例如，可移式及/或非可移式），包括但不限於磁儲存器、光儲存器、及類似者。這種額外儲存器在第21圖中由儲存器710圖示。在一些實施例中，用於實施本文提供的一或多個實施例的電腦可讀指令可在儲存器710中。儲存器710亦可儲存用於實施操作系統、應用程式、及類似者的其他電腦可讀指令。舉例而言，電腦可讀指令可被加載至記憶體706中以供處理單元704執行。
本文中使用的術語「電腦可讀媒體」包括電腦儲存媒體。電腦儲存媒體包括揮發性及非揮發性、可移式及非可移式媒體，這些媒體以用於儲存諸如電腦可讀指令或其他資料的資訊的任何方法或技術實施。記憶體706及儲存器710係電腦儲存媒體的實例。電腦儲存媒體包括但不限於RAM、ROM、EEPROM、快取記憶體或其他記憶體技術、CD-ROM、多樣化數位光碟(Digital Versatile Disks，DVD)或其他光儲存器、磁卡帶、磁帶、磁碟儲存器或其他磁儲存裝置、或可用於儲存所需資訊且可由計算裝置702存取的任何其他媒體。任何此類電腦儲存媒體可係計算裝置702的一部分。
在一些實施例中，計算裝置702包含允許計算裝置702與其他裝置通信的通信介面712或多個通信介面。通信介面712可包括但不限於數據機、網路介面卡(Network Interface Card，NIC)、積體網路介面、射頻發射器/接收器、紅外線埠、通用串列匯流排(Universal Serial Bus，USB)連接、或用於將計算裝置702連接至其他計算裝置的其他介面。通信介面712可實施有線連接或無線連接。通信介面712可發送及/或接收通信媒體。
術語「電腦可讀媒體」可包括通信媒體。通信媒體通常在諸如載波或其他傳輸機制的「調變資料信號」中體現電腦可讀指令或其他資料，且包括任何資訊遞送媒體。術語「調變資料信號」可包括一信號，信號的特徵中的一或多者經設定或改變以在信號中編碼資訊。
計算裝置702可包括輸入裝置714（多個），諸如鍵盤、滑鼠、筆、語音輸入裝置、觸控輸入裝置、紅外線相機、視訊輸入裝置、及/或任何其他適合的輸入裝置。輸出裝置716（多個）（諸如一或多個顯示器、揚聲器、列印機、及/或任何其他適合的輸出裝置）亦可包括在計算裝置702中。輸入裝置714及輸出裝置716可經由有線連接、無線連接、或其任何組合連接至計算裝置702。在一些實施例中，來自另一計算裝置的輸入裝置或輸出裝置可用作計算裝置702的輸入裝置714（多個）或輸出裝置716（多個）。
計算裝置722的組件可藉由各種互連（諸如匯流排）連接。這種互連可包括周邊組件互連(Peripheral Component Interconnect，PCI)，諸如PCI-Express、USB、firewire (IEEE 1394)、光匯流排結構、及類似者。在一些實施例中，計算裝置702的組件可藉由網路互連。舉例而言，記憶體706可由位於藉由網路互連的不同實體位置的多個實體記憶體單元組成。
熟習此項技術者將認識到，用於儲存電腦可讀指令的儲存裝置可跨網路分佈。舉例而言，可經由網路720存取的計算裝置718可儲存電腦可讀指令以實施本文提供的一或多個實施例。計算裝置702可存取計算裝置718且下載電腦可讀指令的一部分或全部以供執行。或者，計算裝置702可根據需要下載電腦可讀指令的片段，或可在計算裝置702處執行一些指令，且可在計算裝置718處執行一些指令。
根據一些實施例，形成半導體裝置的方法包括在第一電壓域中形成第一電容器及在第一電壓域中形成第二電容器。第一電容器與第二電容器並聯連接。在第二電壓域中形成第三電容器及第四電容器。第三電容器與第四電容器串聯連接。第一電容器及第二電容器與第一電壓域的供電點及第一電壓域的參考點並聯連接。第四電容器連接至第二電壓域的供電點。第三電容器連接至第二電壓域的參考點。
根據一些實施例，半導體裝置包括第一導電板、在第一導電板上方的介電材料的第一部分、在介電材料的第一部分上方的第二導電板、在第二導電板上方的介電材料的第二部分，在介電材料的第二部分上方的第三導電板、在第三導電板上方的第三部分、在介電材料的第三部分上方的第四導電板、在第四導電板上方的第四部分、及在介電材料的第四部分上方的第五導電板。第一導電通孔連接至第一導電板及第五導電板。第二導電通孔連接至第三導電板。第三導電通孔連接至第二導電板及第四導電板。
根據一些實施例，半導體裝置包括第一電壓域及第二電壓域，第一電壓域包括與第一供應電壓相關聯且包括第一供電點及第一參考點的第一電壓平面。第一電容器網路跨第一供電點及第一參考點連接，且包括第一堆疊，第一堆疊包含具有第一厚度的導電材料及具有第二厚度的介電材料的多個交替層。第一供應電壓小於具有第二厚度的介電材料的崩潰電壓。第二電壓域包括與第二供應電壓相關聯且包括第二供電點及第二參考點的第二電壓平面。第二電容器網路跨第二供電點及第二參考點連接，且包括第二堆疊，第二堆疊包含具有第一厚度的導電材料及具有第二厚度的介電材料的多個交替層。第二供應電壓大於具有第二厚度的介電材料的崩潰電壓。
前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造且不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
儘管已用特定於結構特徵或方法動作的語言描述了標的物，但應理解，所附權利請求項的標的物不一定局限於上述特定特徵或動作。相反，以上描述的特定特徵及動作被揭示為實施至少一些權利請求項的實例形式。
本文提供了實施例的各種操作。描述一些或全部操作的次序不應被解釋為隱示這些操作必然依賴於次序。替代的次序將被理解為具有本描述的益處。此外，應理解，並非所有操作必須存在於本文提供的各個實施例中。此外，應理解，在一些實施例中，並非所有操作係必需的。
應理解，例如為了簡單及易於理解的目的，本文所描繪的層、特徵、元件等以相對於彼此的特定尺寸來說明，諸如結構尺寸或定向，且在一些實施例中，其實際尺寸與本文所圖示的尺寸基本不同。此外，存在用於形成本文提及的層、區、特徵、元件等的各種技術，諸如以下各者中的至少一者：蝕刻技術、平坦化技術、植入技術、摻雜技術、旋裝技術、濺射技術、生長技術、或諸如化學氣相沉積(CVD)的沉積技術。
此外，本文使用的「示例性」表示用作實例、例子、說明等，而不一定係有利的。如在本申請案中使用的「或」旨在表示包含性的「或」，而非排他性的「或」。此外，除非另有規定或自上下文中清楚地指向單數形式，否則在本申請案及所附權利請求項中使用的「一(a)」及「一(an)」通常被理解為意謂「一或多者」。此外，A及B及/或類似者中的至少一者通常意謂A或B或A及B兩者。此外，在使用「包括(includes)」、「具有(having)」、「具有(has)」、「用(with)」、或其變形的範圍內，這些術語旨在以類似於術語「包含(comprising)」的方式具有包含性。另外，除非另有規定，「第一」、「第二」、或類似者且不旨在隱示時間態樣、空間態樣、次序等。相反，這些術語僅用作特徵、元素、項目的標識符、名稱等。舉例而言，第一元素及第二元素通常對應於元素A及元素B或兩個不同的或兩個一致的元素或相同的元素。
此外，儘管本揭露已示出及描述了一或多個實施，但基於對本說明書及附圖的研讀及理解，其他熟習此項技術者將進行等效改變及修改。本揭露包含所有這些修改及改變，且僅限於以下權利請求項的範圍。特別地關於由上述組件執行的各種功能，除非另有說明，否則用於描述此類組件的術語旨在對應於執行所描述組件的指定功能的任何組件（例如，功能等效的組件），即使在結構上不等效於所揭示的結構。另外，雖然本揭露的特定特徵可僅針對若干實施中的一者而經揭示，但這種特徵可與其他實施的一或多個其他特徵組合，這對於任何給定的或特定的應用來說係期望的及有利的。
M1,M2,M3,M x:層 V DD:供應電壓 V SS:參考電壓 100:半導體裝置 105:基板層 110:第一區 115:第二區 120:半導體元件 125:半導體元件 130:閘極結構 135:源極/汲極區 140:側壁間隔物 145:閘極帽層 150:閘極結構 155:源極/汲極區 160:側壁間隔物 165:閘極帽層 170:STI結構 175:介電層 180:導電觸點 185:導電觸點 190:元件層 195:介電層 195a:第二介電層 195b:第三介電層 195c:第四介電層 195 n:第 n介電層 200:蝕刻停止層 205:導電觸點 205L:接線部分 205V:通孔部分 210:導電電源線 215:導電電源線 220:鈍化層 225:導電接觸墊 230:導電接觸墊 235:聚醯亞胺層 240:焊料凸塊 245:焊料凸塊 250:第一電容器網路 255:第二電容器網路 300:第一導電層 300A~D:導電板 305:第一介電層 310:第二介電層 315:第二導電層 315A~D:導電板 320:第三介電層 325:第三導電層 325A~D:導電板 330:第四介電層 335:第四導電層 335A~D:導電板 340:第五介電層 345:第五導電層 345A~D:導電板 350:第六介電層 355:罩幕 360A~E:通孔開口 365A~E:導電通孔 370A:第一電容器 370B:第二電容器 370C:第三電容器 370D:第四電容器 375:電容器網路 380A:第一電容器 380B:第二電容器 380C:第三電容器 380D:第四電容器 385:電容器網路 395A~B:中間節點 500:方法 502、504、506、508、510、512、514、516、518:步驟 600:實施例 602:電腦可讀媒體 604:電腦可讀資料 606:處理器可執行電腦指令 608:方法 700:系統 702:計算裝置 704:處理單元 706:記憶體 708:虛線 710:儲存器 712:通信介面 714:輸入裝置 716:輸出裝置 718:計算裝置 720:網路
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容理解。應理解，附圖的元件及結構不一定按比例繪製。因此，各種特徵的尺寸可為了論述清楚經任意地增大或減小。 第1圖係根據一些實施例的半導體裝置的橫截面圖。 第2圖至第15圖係根據一些實施例的在製造的各個階段的半導體裝置的橫截面圖。 第16圖至第18圖係根據一些實施例的電容器網路的電路圖。 第19圖係圖示根據一些實施例的處理半導體基板的方法的流程圖。 第20圖圖示根據一些實施例的實例電腦可讀媒體，其中可包含用以體現本文闡述的一或多個規定的處理器可執行指令。 第21圖圖示根據一些實施例的實例計算環境，其中可實施本文闡述的一或多個規定。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
500:方法
502、504、506、508、510、512、514、516、518:步驟

Claims (20)

  1. 一種形成半導體裝置的方法，其包含以下步驟： 在一第一電壓域中形成一第一電容器； 在該第一電壓域中形成一第二電容器； 將該第一電容器與該第二電容器並聯連接； 在一第二電壓域中形成一第三電容器； 在該第二電壓域中形成一第四電容器； 將該第三電容器與該第四電容器串聯連接； 將該第一電容器及該第二電容器與該第一電壓域的一供電點及該第一電壓域的一參考點並聯連接； 將該第四電容器連接至該第二電壓域的一供電點；以及 將該第三電容器連接至該第二電壓域的一參考點。
  2. 如請求項1所述之方法，其中該第一電容器、該第二電容器、該第三電容器、或該第四電容器中的至少一者包含一介電材料。
  3. 如請求項2所述之方法，其中該介電材料包含一高k介電材料。
  4. 如請求項2所述之方法，其中該第一電壓域與小於該介電材料的一崩潰電壓的一第一供應電壓相關聯，且 該第二電壓域與大於該介電材料的該崩潰電壓的一第二供應電壓相關聯。
  5. 如請求項4所述之方法，其中形成該第一電容器之步驟包含以下步驟： 形成一第一導電板； 在該第一導電板上方形成該介電材料的一第一部分；以及 在該介電材料的該第一部分及該第一導電板上方形成一第二導電板，該第一電容器包含該第一導電板、該第二導電板、及該介電材料的該第一部分；以及 形成該第二電容器之步驟包含以下步驟： 在該第二導電板上方形成該介電材料的一第二部分；以及 在該介電材料的該第二部分及該第二導電板上方形成一第三導電板， 該第二電容器包含該第二導電板、該第三導電板、及該介電材料的該第二部分，且 將該第一電容器與該第二電容器並聯連接之步驟包含以下步驟： 形成將該第一導電板連接至該第三導電板且連接至該第一供應電壓的一第一導電通孔；以及 形成連接至該第二導電板及一參考電壓的一第二導電通孔。
  6. 如請求項4所述之方法，其中： 形成該第三電容器之步驟包含以下步驟： 形成一第一導電板； 在該第一導電板上方形成該介電材料的一第一部分；以及 在該介電材料的該第一部分及該第一導電板上方形成一第二導電板， 該第三電容器包含該第一導電板、該第二導電板、及該介電材料的該第一部分， 形成該第四電容器之步驟包含以下步驟： 在該第二導電板上方形成該介電材料的一第二部分；以及 在該介電材料的該第二部分及該第二導電板上方形成一第三導電板， 該第四電容器包含該第二導電板、該第三導電板、及該介電材料的該第二部分，且 將該第三電容器與該第四電容器串聯連接之步驟包含以下步驟： 形成連接至該第三導電板且連接至該第二供應電壓的一第一導電通孔；以及 形成連接至該第一導電板及一參考電壓的一第二導電通孔。
  7. 一種半導體裝置，其包含： 一第一導電板； 在該第一導電板上方的一介電材料的一第一部分； 在該介電材料的該第一部分上方的一第二導電板； 在該第二導電板上方的該介電材料的一第二部分； 在該介電材料的該第二部分上方的一第三導電板； 在該第三導電板上方的該介電材料的一第三部分； 在該介電材料的該第三部分上方的一第四導電板； 在該第四導電板上方的該介電材料的一第四部分； 在該介電材料的該第四部分上方的一第五導電板； 連接至該第一導電板及該第五導電板的一第一導電通孔； 連接至該第三導電板的一第二導電通孔；以及 連接至該第二導電板及該第四導電板的一第三導電通孔。
  8. 如請求項7所述之半導體裝置，其包含： 一電壓平面，其包含一供電點及一參考點，其中： 該第一導電通孔連接至該供電點，且 該第二導電通孔連接至該參考點。
  9. 如請求項8所述之半導體裝置，其中： 該電壓平面用以在該供電點處接收一供應電壓，且 該供應電壓大於該介電材料的一崩潰電壓。
  10. 如請求項7所述之半導體裝置，其包含： 一電壓平面，其包含一供電點及一參考點，其中： 該第一導電通孔連接至該供電點， 該第二導電通孔連接至該供電點，且 該第三導電通孔連接至該參考點。
  11. 如請求項10所述之半導體裝置，其中： 該電壓平面用以在該供電點處接收一供應電壓，且 該供應電壓小於該介電材料的一崩潰電壓。
  12. 如請求項7所述之半導體裝置，其中： 該介電材料包含一高k介電材料。
  13. 一種半導體裝置，其包含： 一第一電壓域，其包含： 與一第一供應電壓相關聯且包含一第一供電點及一第一參考點的一第一電壓平面；以及 一第一電容器網路，其跨該第一供電點及該第一參考點連接且包含一第一堆疊，該第一堆疊包含具有一第一厚度的一導電材料及具有一第二厚度的一介電材料的多個交替層，其中該第一供應電壓小於具有該第二厚度的該介電材料的一崩潰電壓；以及 一第二電壓域，其包含： 與一第二供應電壓相關聯且包含一第二供電點及一第二參考點的一第二電壓平面；以及 一第二電容器網路，其跨該第二供電點及該第二參考點連接且包含一第二堆疊，該第二堆疊包含具有該第一厚度的該導電材料及具有該第二厚度的該介電材料的多個交替層，其中該第二供應電壓大於具有該第二厚度的該介電材料的該崩潰電壓。
  14. 如請求項13所述之半導體裝置，其中： 該第一堆疊界定跨該第一供電點及該第一參考點並聯連接的一第一電容器及一第二電容器。
  15. 如請求項13所述之半導體裝置，其中： 該第一堆疊包含一第一導電層、在該第一導電層上方且界定一第一電容器的一第二導電層、在該第二導電層上方且界定一第二電容器的一第三導電層、在該第三導電層上方且界定一第三電容器的一第四導電層、及在該第四導電層上方且界定一第四電容器的一第五導電層，及 該第一電容器、該第二電容器、該第三電容器、及該第四電容器跨該第一供電點及該第一參考點並聯連接。
  16. 如請求項15所述之半導體裝置，其中： 該第一電容器網路包含： 耦合至該第一導電層、該第三導電層、該第五導電層、及該第一供電點的一第一導電通孔；以及 耦合至該第二導電層、該第四導電層及該第一參考點的一第二導電通孔。
  17. 如請求項15所述之半導體裝置，其中： 該第一電容器網路包含： 耦合至該第一導電層、該第五導電層、及該第一供電點的一第一導電通孔； 耦合至該第二導電層、該第四導電層、及該第一參考點的一第二導電通孔；以及 耦合至該第三導電層及該第一供電點的一第三導電通孔。
  18. 如請求項13所述之半導體裝置，其中： 該第一堆疊包含一第一導電層、在該第一導電層上方且界定一第一電容器的一第二導電層、在該第二導電層上方且界定一第二電容器的一第三導電層、在該第三導電層上方且界定一第三電容器的一第四導電層、及在該第四導電層上方且界定一第四電容器的一第五導電層， 該第一電容器及該第二電容器串聯連接，且 該第三電容器及該第四電容器串聯連接。
  19. 如請求項18所述之半導體裝置，其中： 界定在該第一電容器與該第二電容器之間的一第一中間節點連接至界定在該第三電容器與該第四電容器之間的一第二中間節點。
  20. 如請求項18所述之半導體裝置，其中： 該第一電容器網路包含： 耦合至該第一導電層、該第五導電層、及該第二供電點的一第一導電通孔； 耦合至該第二導電層及該第四導電層的一第二導電通孔；以及 耦合至該第三導電層及該第二參考點的一第三導電通孔。
TW110128085A 2021-03-05 2021-07-30 形成半導體裝置的方法 TW202236527A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163157394P 2021-03-05 2021-03-05
US63/157,394 2021-03-05
US17/335,242 US20220285263A1 (en) 2021-03-05 2021-06-01 Semiconductor arrangement and method of making
US17/335,242 2021-06-01

Publications (1)

Publication Number Publication Date
TW202236527A true TW202236527A (zh) 2022-09-16

Family

ID=82135790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128085A TW202236527A (zh) 2021-03-05 2021-07-30 形成半導體裝置的方法

Country Status (3)

Country Link
US (1) US20220285263A1 (zh)
CN (1) CN114695259A (zh)
TW (1) TW202236527A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901402B2 (en) * 2021-11-18 2024-02-13 Texas Instruments Incorporated Standalone isolation capacitor
US20240088015A1 (en) * 2022-09-08 2024-03-14 Samsung Electronics Co., Ltd. Integrated circuit devices including via capacitors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US9881917B2 (en) * 2015-07-16 2018-01-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN114695259A (zh) 2022-07-01
US20220285263A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
CN107004633B (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
US10553532B2 (en) Structure and method to self align via to top and bottom of tight pitch metal interconnect layers
US10483160B2 (en) Ultra thin helmet dielectric layer for maskless air gap and replacement ILD processes
US10032857B2 (en) Etchstop layers and capacitors
TW201731025A (zh) 堆疊電晶體
US10971394B2 (en) Maskless air gap to prevent via punch through
TW202236527A (zh) 形成半導體裝置的方法
US11723188B2 (en) Replacement metal COB integration process for embedded DRAM
US11784088B2 (en) Isolation gap filling process for embedded dram using spacer material
US20230207459A1 (en) Patterning metal features on a substrate
US11817373B2 (en) Semiconductor arrangement and method of making
US12027431B2 (en) Semiconductor structure and method of making
US11908796B2 (en) Semiconductor device and method of fabricating the same
WO2019009873A1 (en) FORMING DAMASCINING PATTERNS FOR MANUFACTURING THIN FILM TRANSISTORS