TW202142882A - 用於檢測有缺陷邏輯器件的方法和裝置 - Google Patents

用於檢測有缺陷邏輯器件的方法和裝置 Download PDF

Info

Publication number
TW202142882A
TW202142882A TW110111099A TW110111099A TW202142882A TW 202142882 A TW202142882 A TW 202142882A TW 110111099 A TW110111099 A TW 110111099A TW 110111099 A TW110111099 A TW 110111099A TW 202142882 A TW202142882 A TW 202142882A
Authority
TW
Taiwan
Prior art keywords
dut
data
voltage
duration
flip
Prior art date
Application number
TW110111099A
Other languages
English (en)
Inventor
吳奇哲
洪宗揚
王明義
郭家銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/989,726 external-priority patent/US11675004B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202142882A publication Critical patent/TW202142882A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明實施例提供一種用於測試一受測試器件(DUT)之裝置。該裝置包含一電力供應器件及一資料產生器件。該電力供應器件經組態以將一第一電壓及一第二電壓提供至該DUT。該資料產生器件經組態以將第一資料提供至該DUT。該電力供應器件經組態以在一第一持續時間中將該第一電壓提供至該DUT。該資料產生器件經組態以在該第一持續時間中將該第一資料提供至該DUT。該電力供應器件經組態以在該第一持續時間之後之一第二持續時間中將該第二電壓提供至該DUT。該第二電壓不同於該第一電壓。

Description

用於檢測有缺陷邏輯器件的方法和裝置
本發明實施例係有關用於檢測有缺陷邏輯器件的方法和裝置。
儘管最近技術進步，然一半導體器件中之微小電流洩漏有時難以檢測，尤其係針對此等器件之邏輯區。電流洩漏可起因於半導體器件之製造，例如，電流洩漏可自半導體之結構缺陷(諸如FIN結構之缺陷或保留在半導體中之多晶矽)引發。若在裝運之前無法篩選出一半導體器件中之電流洩漏，則其可引起可靠性問題。
本發明的一實施例係關於一種用於測試一受測試器件(DUT)之裝置，其包括：一電力供應器件，其經組態以將一第一電壓及一第二電壓提供至該DUT；及一資料產生器件，其經組態以將第一資料提供至該DUT；其中該電力供應器件經組態以在一第一持續時間中將該第一電壓提供至該DUT；該資料產生器件經組態以在該第一持續時間中將該第一資料提供至該DUT；該電力供應器件經組態以在該第一持續時間之後之一第二持續時間中將該第二電壓提供至該DUT；且該第二電壓不同於該第一電壓。。
本發明的一實施例係關於一種用於測試一邏輯器件之方法，其包括：在一第一持續時間中將一第一電壓提供至該邏輯器件；在該第一持續時間中將第一資料提供至該邏輯器件；在該第一持續時間之後之一第二持續時間將一第二電壓提供至該邏輯器件；其中該第二電壓不同於該第一電壓。
本發明的一實施例係關於一種用於測試一半導體器件之方法，其包括：將一第一電壓及第一資料提供至該半導體器件；將不同於該第一電壓之一第二電壓提供至該半導體器件達一第一持續時間；將該第一電壓及第二資料提供至該半導體器件；及比較由該半導體器件輸出之資料與該第一資料。
下列揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上面」、「在…上方」、「上」、「在…上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之器件之不同定向。裝置可以其他方式定向(旋轉90度或按其他定向)且本文中使用之空間相對描述詞同樣可相應地解釋。
如本文中使用，雖然諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語可僅用於將一個元件、組件、區、層或區段彼此區分。諸如「第一」、「第二」及「第三」之術語當在本文中使用時不暗示一序列或順序，除非背景內容清楚指示。
儘管闡述本揭露之廣泛範圍之數值範圍及參數係近似值，但在特定實例中闡釋之數值儘可能精確地報告。然而，任何數值固有地含有不必要地源自在各自測試量測中發現之標準偏差之某些誤差。又，如本文中使用，術語「實質上」、「近似」及「約」大體上意謂在一般技術者可考慮之一值或範圍內。替代地，術語「實質上」、「近似」及「約」意謂在藉由一般技術者考量時在平均值之一可接受標準誤差內。一般技術者可理解，可接受標準誤差可根據不同技術變動。除在操作/工作實例中之外，或除非另外明確指定，否則數值範圍、量、值及百分比(諸如針對材料之數量、持續時間、溫度、操作條件、量之比率及本文中揭示之其等之類似者之數值範圍、量、值及百分比)之全部應被理解為在全部例項中由術語「實質上」、「近似」或「約」修飾。因此，除非相反指示，否則在本揭露及所附發明申請專利範圍中闡述之數值參數係可視需要變動之近似值。各數值參數至少應根據所報告有效數字之數目及藉由應用普通捨入技術解釋。範圍可在本文中表達為自一個端點至另一端點或在兩個端點之間。本文中揭示之全部範圍包含端點，除非另外指定。
圖1繪示根據本發明之一些實施例之用於測試一受測試器件(DUT)之一裝置100之一示意圖。裝置100亦可稱為一系統或設備。裝置100包含一測試器件10及一裝載板20。測試器件10包含一電力供應器件12、一時脈器件14、一資料產生器件16及一比較器件18。測試器件10可電連接至裝載板20。資料、電力、命令或訊號可在測試器件10與裝載板20之間通信。
電力供應器件12、時脈器件14、資料產生器件16及比較器件18可彼此電連接。資料、電力、命令或訊號可在電力供應器件12、時脈器件14、資料產生器件16及/或比較器件18之間通信。
雖然圖1中展示之電力供應器件12、時脈器件14、資料產生器件16及比較器件18被包含於測試器件10中，但經深思熟慮後可思及其等可彼此分開放置。雖然圖1中展示之電力供應器件12、時脈器件14、資料產生器件16及比較器件18係個別器件，但可經考慮，其等之一些可整合至一單一器件中。在一些實施例中，電力供應器件12、時脈器件14、資料產生器件16及比較器件18可由儲存於硬體中之軟體或指令碼實施。
電力供應器件12可經組態以將電力提供至裝載板20。電力供應器件12可經組態以將電流提供至裝載板20。電力供應器件12可經組態以將電壓提供至裝載板20。電力供應器件12可經組態以將直流電(DC)提供至裝載板20。電力供應器件12可經組態以將交流電(AC)提供至裝載板20。
時脈器件14可經組態以將時脈訊號提供至裝載板20。資料產生器件16可經組態以將資料提供至裝載板20。在一些實施例中，資料產生器件16可將類比訊號提供至裝載板20。在一些實施例中，資料產生器件16可將數位訊號提供至裝載板20。在一些實施例中，資料產生器件16可將資料串流提供至裝載板20。在一些實施例中，資料產生器件16可將位元串流提供至裝載板20。
比較器件18可經組態以比較兩個資料串流。比較器件18可經組態以比較兩個位元串流。比較器件18可經組態以比較由資料產生器件16提供之一資料串流與自裝載板20接收之一資料串流。比較器件18可將比較結果提供至(例如)裝置100之一處理單元(未展示)以判定缺陷是否存在於DUT內。
一個或若干DUT 30可安裝於裝載板20上。DUT 30之接腳或連接墊可電連接至裝載板20之接腳或連接墊。資料、電力、命令或訊號可在DUT 30與裝載板20之間通信。可將來自測試器件10之資料、電力、命令或訊號傳輸至安裝於裝載板20上之DUT 30。
在一些實施例中，裝置100可經組態以僅測試一個DUT 30。在一些實施例中，裝置100可經組態以並行測試若干DUT 30。在一些實施例中，裝置100可經組態以同時測試若干DUT 30。
在一些實施例中，測試器件10可包含一顯示螢幕(未展示)。由比較器件18提供之比較結果可顯示於顯示螢幕上。在一些實施例中，由比較器件18提供之比較結果可顯示給一使用者以供其判定在DUT 30中是否發現任何缺陷。在一些實施例中，測試器件10可基於由比較器件18提供之結果判定在DUT 30中是否發現缺陷。在一些實施例中，當在DUT 30中發現缺陷時，測試器件10可發出視覺或聲音警報。
圖2繪示根據本發明之一些實施例之一DUT之一示意圖。圖2展示一DUT 30之一示意圖。在一些實施例中，DUT 30可係一半導體器件。在一些實施例中，DUT 30可係一半導體晶片。
DUT 30可包含若干輸入/輸出(I/O)埠。DUT 30包含埠30A、30B、30C及30D。在一些實施例中，DUT 30可包含更多I/O埠。在一些實施例中，DUT 30可包含更少I/O埠。DUT 30可自埠30A、30B、30C及30D接收資料、電力、命令或訊號。DUT 30可透過埠30A、30B、30C及30D輸出資料、電力、命令或訊號。
DUT 30可包含若干邏輯單元。參考圖2，DUT 30包含邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 。索引「i」係一正整數。邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可串聯連接。邏輯單元30F1 可自埠30A接收資料。邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可僅係DUT 30之一部分。DUT 30可包含除邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之外之額外單元/電路。
邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可係DUT 30之用於資料儲存之部分。在一些實施例中，邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可佔用DUT 30之面積之多於20%。若缺陷存在於邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之任何者中，則DUT 30之效能可受到不利影響。若缺陷存在於邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之任何者中，則DUT 30可能無法恰當地工作。
可將自埠30A接收之資料自邏輯單元30F1 逐單元傳輸至邏輯單元30Fi 。例如，邏輯單元30F1 可將自埠30A接收之資料轉送至邏輯單元30F2 。邏輯30F2 可將自邏輯單元30F1 接收之資料轉送至下一級中之邏輯單元(即，30F3 )等。邏輯單元30Fi 可透過埠30B輸出資料。透過埠30A提供之資料串流在透過邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之傳輸之後可由埠30B輸出。在其他實施例中，資料可經並行傳輸至埠30A。例如，可將一資料串流同時輸入至邏輯單元30F1 至邏輯單元30Fi 。
在一些實施例中，可透過埠30C將電力提供至DUT 30。在一些實施例中，可透過埠30C將電流/電壓提供至DUT 30。可將自埠30C接收之電流/電壓提供至邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之各者。在一些實施例中，可透過埠30D將訊號提供至DUT 30。在一些實施例中，可透過埠30D將時脈訊號提供至DUT 30。可將自埠30D接收之時脈訊號提供至邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之各者。
在一些實施例中，邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可係正反器。在一些實施例中，邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 可係包含資料儲存能力之正反器。
圖3A繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖3展示用於測試一DUT 30'之一操作。為了圖解之簡潔起見，DUT 30'僅包含五個邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。可經考慮，圖3A中展示之操作亦可適用於包含邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi 之DUT 30。
為了圖解之簡潔起見，在圖3A中僅描繪電力供應器件12及時脈器件14以及DUT 30'。可經考慮，DUT 30'安裝於裝載板20上，且能夠自測試器件10接收訊號/資料或將訊號/資料傳輸至測試器件10。為了圖解之簡潔起見，在圖3A中省略DUT 30'之I/O埠。可經考慮，DUT 30'包含類似於圖2中展示之埠30A、30B、30C及30D之I/O埠。
圖3A中展示之操作係在持續時間T1期間進行。在持續時間T1期間，電力供應器件12經組態以將一電壓V1提供至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。在持續時間T1期間，例如，藉由資料產生器件16將資料ds1提供至DUT 30'。資料ds1可包含若干位元。資料ds1之位元之數目可與邏輯單元之數目相同。在圖3A中，將包含五個位元「1」之資料ds1提供至DUT 30'用於測試邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。在一些實施例中，若需要測試邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi ，則應將數目i個位元提供至圖2中展示之DUT 30。
在持續時間T1期間，時脈器件14經組態以將一時脈訊號提供至DUT 30'。由時脈器件14提供之時脈訊號可包含若干訊號邊緣。時脈訊號之一些訊號邊緣可包含一上升邊緣(或正邊緣)，該上升邊緣係時脈訊號之一低至高轉變。時脈訊號之一些訊號邊緣可包含一下降邊緣(或負邊緣)，該下降邊緣係時脈訊號之高至低轉變。
時脈訊號之一訊號邊緣可觸發一邏輯單元擷取自其先前級傳輸之一位元。時脈訊號之一訊號邊緣可觸發一邏輯單元將一位元移位至其下一級。例如，時脈訊號之一訊號邊緣可觸發邏輯單元30F1 擷取自資料產生器件16傳輸之一位元。時脈訊號之另一訊號邊緣可觸發邏輯單元30F1 將一位元移位至邏輯單元30F2 。類似地，時脈訊號之一訊號邊緣可觸發邏輯單元30F2 擷取自邏輯單元30F1 傳輸之一位元。時脈訊號之另一訊號邊緣可觸發邏輯單元30F2 將一位元移位至邏輯單元30F3 。
在圖3A中展示之實例中，在時脈訊號之五個訊號邊緣之後，可將資料ds1傳輸至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 並儲存於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 中。
圖3B繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖3B中展示之操作可在持續時間T1之後之持續時間T2期間進行。在持續時間T2期間，時脈器件14經組態以停止將時脈訊號提供至DUT 30'。在一些實施例中，時脈器件14經組態以將不包含訊號邊緣之一時脈訊號提供至DUT 30'。
在持續時間T2期間，電力供應器件12經組態以將一電壓V2提供至DUT 30'。電壓V2包含不同於電壓V1之位準之一位準。電壓V2包含低於電壓V1之位準之一位準。可根據DUT 30'之特性調整電壓V2之位準。DUT 30'之特性可包含(例如(但不限於))製造DUT 30'之技術、DUT 30'之應用領域、DUT 30'之操作條件或DUT 30'之功能。
在一些實施例中，電壓V2可比電壓V1小20%。在一些實施例中，電壓V2可比電壓V1小50%。在一些實施例中，電壓V2可比電壓V1小80%。在一些實施例中，電壓V2對電壓V1之一比率在自80%至20%之範圍中。
持續時間T2可持續大於50毫秒(ms)。持續時間T2可持續大於80 ms。持續時間T2可持續大於100 ms。可將電壓V2施加至DUT 30'達大於100 ms。可根據DUT 30'之特性調整持續時間T2。DUT 30'之特性可包含(例如(但不限於))製造DUT 30'之技術、DUT 30'之應用領域、DUT 30'之操作條件或DUT 30'之功能。
若缺陷存在於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 之一些中，則電流洩漏可在持續時間T2期間發生。電流洩漏可影響或改變儲存於邏輯單元中之位元。圖3B展示缺陷存在於邏輯單元30F3 內之一實例，且儲存於邏輯單元30F3 中之位元在持續時間T2期間自「1」改變為「0」。在一些實施例中，缺陷可存在於不同於邏輯單元30F3 之一邏輯單元中。
圖3C繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖3C中展示之操作可在持續時間T2之後之持續時間T3期間進行。在持續時間T3期間，電力供應器件12經組態以將一電壓V1提供至DUT 30'。在持續時間T3期間，時脈器件14經組態以將一時脈訊號提供至DUT 30'。
在持續時間T3期間，例如，藉由資料產生器件16將資料ds2提供至DUT 30'。資料ds2可具有與資料ds1之位元相同數目個位元。資料ds2可具有與資料ds1之數字相同數目個數字。資料ds2可包含位元b1、b2、b3、b4及b5。可將位元b1、b2、b3、b4及b5依序饋入至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。可藉由由時脈器件14提供之時脈訊號之訊號邊緣觸發而將位元b1、b2、b3、b4及b5循序饋入至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。
將資料ds2饋入至DUT 30'之目的係使資料ds1'由DUT 30'輸出。因此，資料ds2可包含位元「0」或「1」之任意組合。在將位元b1、b2、b3、b4及b5饋入至DUT 30'之後，可自DUT 30'輸出資料ds1'。資料ds1'可包含在持續時間T2結束時儲存於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 中之位元。
例如，可藉由比較器件18比較圖3C中展示之資料ds1'與圖3A中展示之資料ds1。若資料ds1'之一些位元不同於資料ds1之位元，則可(例如)由測試器件10判定，缺陷存在於DUT 30'中。在一些實施例中，當在DUT 30'中發現缺陷時，測試器件10可發出視覺或聲音警報。
圖4A繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖4A中展示之操作可在持續時間T4期間進行。在一些實施例中，圖4A中展示之操作可在圖3C中展示之操作之後進行，且持續時間T4可在持續時間T3之後。在一些實施例中，圖4A中展示之操作可獨立於圖3A、圖3B及圖3C中展示之操作進行。
在持續時間T4期間，電力供應器件12經組態以將一電壓V1提供至DUT 30'。在持續時間T4期間，時脈器件14經組態以將一時脈訊號提供至DUT 30'。
在持續時間T4期間，例如，藉由資料產生器件16將資料ds3提供至DUT 30'。資料ds3可包含若干位元。資料ds3之位元之數目可與邏輯單元之數目相同。資料ds3可具有與資料ds1之位元/數字相同數目個位元/數字。資料ds3可不同於圖3A中展示之資料ds1。在圖4A中，將包含五個位元「0」之資料ds3提供至DUT 30'用於測試邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。在一些實施例中，若需要測試邏輯單元30F1 、30F2 、…、30Fi-1 、30Fi-2 及30Fi ，則應將數目i個位元提供至圖2中展示之DUT 30。
在圖4A中展示之實例中，在由時脈器件14提供之時脈訊號之五個訊號邊緣之後，可將資料ds3傳輸至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 並儲存於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 中。
圖4B繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖4B中展示之操作可在持續時間T4之後之持續時間T5期間進行。在持續時間T5期間，時脈器件14經組態以停止將時脈訊號提供至DUT 30'。在一些實施例中，時脈器件14經組態以將不包含訊號邊緣之一時脈訊號提供至DUT 30'。
在持續時間T5期間，電力供應器件12經組態以將一電壓V2提供至DUT 30'。電壓V2包含不同於電壓V1之位準之一位準。電壓V2包含低於電壓V1之位準之一位準。可根據DUT 30'之特性調整電壓V2之位準。DUT 30'之特性可包含(例如(但不限於))製造DUT 30'之技術、DUT 30'之應用領域、DUT 30'之操作條件或DUT 30'之功能。
在一些實施例中，電壓V2可比電壓V1小20%。在一些實施例中，電壓V2可比電壓V1小50%。在一些實施例中，電壓V2可比電壓V1小80%。在一些實施例中，電壓V2對電壓V1之一比率在自80%至20%之範圍中。
持續時間T5可持續大於50毫秒(ms)。持續時間T5可持續大於80 ms。持續時間T5可持續大於100 ms。可將電壓V2施加至DUT 30'達大於100 ms。可根據DUT 30'之特性調整持續時間T5。DUT 30'之特性可包含(例如(但不限於))製造DUT 30'之技術、DUT 30'之應用領域、DUT 30'之操作條件或DUT 30'之功能。
若缺陷存在於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 之一些中，則電流洩漏可在持續時間T5期間發生。電流洩漏可影響或改變儲存於邏輯單元中之位元。圖4B展示存在於邏輯單元30F3 內之缺陷之一實例，且儲存於邏輯單元30F3 中之位元在持續時間T5期間自「0」改變為「1」。在一些實施例中，缺陷可存在於不同於邏輯單元30F3 之一邏輯單元中。
圖4C繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。圖4C中展示之操作可在持續時間T5之後之持續時間T6期間進行。在持續時間T6期間，電力供應器件12經組態以將一電壓V1提供至DUT 30'。在持續時間T6期間，時脈器件14經組態以將一時脈訊號提供至DUT 30'。
在持續時間T6期間，例如，藉由資料產生器件16將資料ds2提供至DUT 30'。資料ds2可包含位元b1、b2、b3、b4及b5。可將位元b1、b2、b3、b4及b5依序饋入至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。可藉由由時脈器件14提供之時脈訊號之訊號邊緣觸發而將位元b1、b2、b3、b4及b5循序饋入至邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 。
將資料ds2饋入至DUT 30'之目的係使資料ds1'由DUT 30'輸出。因此，資料ds2可包含位元「0」或「1」之任意組合。在將位元b1、b2、b3、b4及b5饋入至DUT 30'之後，可自DUT 30'輸出資料ds3'。資料ds3'可包含在持續時間T5結束時儲存於邏輯單元30F1 、30F2 、30F3 、30F4 及30F5 中之位元。
例如，可藉由比較器件18比較圖4C中展示之資料ds3'與圖4A中展示之資料ds3。若資料ds3'之一些位元不同於資料ds3之位元，則可(例如)由測試器件10判定，缺陷存在於DUT 30'中。在一些實施例中，當在DUT 30'中發現缺陷時，測試器件10可發出視覺或聲音警報。
圖5A繪示根據本發明之一些實施例之一邏輯單元之一示意圖。圖5A展示一邏輯單元30F1 。邏輯單元30F1 包含一多工器32、一正反器34、一正反器36及一反相器38。多工器32可電連接至正反器34。正反器34可電連接至正反器36。反相器38可連接於正反器34與正反器36之間。
多工器32包含輸入埠32i1、32i2及32i3。多工器32包含一輸出埠32o1。正反器34包含輸入埠34i1及34i2。正反器34包含輸出埠34o1及34o2。正反器36包含輸入埠36i1及36i2。正反器36包含輸出埠36o1及36o2。多工器32之輸出埠32o1可連接至正反器34之輸入埠34i1。正反器34之輸出埠34o1可連接至正反器36之輸入埠36i1。反相器38可連接於正反器34之輸入埠34i2與正反器36之輸入埠36i2之間。
在一些實施例中，多工器32之輸入埠32i2可接收由資料產生器件16提供之測試資料(例如，圖3A至圖4C中展示之資料ds1、ds2及ds3)。在一些實施例中，正反器34之輸入埠34i2可接收由時脈器件14提供之一時脈訊號CLK。由時脈器件14提供之時脈訊號CLK在其由正反器36之輸入埠36i2接收之前可由反相器38反相為
Figure 02_image001
。
正反器34可係一掃描D正反器。正反器36可係一掃描D正反器。正反器34可係一主控正反器。正反器36可係一從屬正反器。正反器34及36可經組態為用於資料儲存之一鎖存器。
由正反器34之輸出埠34o1輸出之資料可係由正反器34之輸出埠34o2輸出之資料之一反轉。例如，若由正反器34之輸出埠34o1輸出之資料係一邏輯「0」，則由正反器34之輸出埠34o2輸出之資料將係一邏輯「1」，且反之亦然。由正反器36之輸出埠36o1輸出之資料可係由正反器36之輸出埠36o2輸出之資料之一反轉。例如，若由正反器36之輸出埠36o1輸出之資料係一邏輯「0」，則由正反器36之輸出埠36o2輸出之資料將係一邏輯「1」，且反之亦然。
圖5B繪示根據本發明之一些實施例之一邏輯單元之一示意圖。圖5B展示正反器34之一個可能實施方案。正反器36可以與圖5B中展示之方式類似之一方式實施。
參考圖5B，正反器34包含一反相器341、AND閘342及343以及NOR閘344及345。正反器34之輸入埠34i1可接收由另一電路(例如，多工器32)提供之資料。正反器34之輸入埠34i2可接收由另一電路(例如，時脈器件14)提供之訊號。
由正反器34之輸出埠34o1輸出之資料可係由正反器34之輸出埠34o2輸出之資料之一反轉。例如，若由正反器34之輸出埠34o1輸出之資料係一邏輯「0」，則由正反器34之輸出埠34o2輸出之資料將係一邏輯「1」，且反之亦然。
圖6繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。
在操作82中，將資料提供至一DUT。例如，可將資料ds1提供至DUT 30'。在操作84中，降低提供至DUT之電力，且將經降低電力提供至DUT達一持續時間。例如，將提供至DUT 30'之電力自電壓V1降低至電壓V2，且將電壓V2提供至DUT 30'達持續時間T2。在操作86中，移出DUT之資料。例如，可將儲存於DUT 30'中之資料移出為資料ds1'。
圖7A繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。圖7A展示操作102至112。操作102至112可由圖1中展示之裝置100執行。雖然以一循序方式描繪操作102至112，但其並不意謂操作102至112必須根據圖7A中展示之順序進行。
在操作102中，在一持續時間T1期間將一電壓V1提供至一DUT。例如，可藉由電力供應器件12將電壓V1提供至安裝於裝載板20上之一DUT 30。在操作104中，在持續時間T1期間將資料ds1提供至DUT。例如，可藉由資料產生器件16將資料ds1提供至安裝於裝載板20上之一DUT 30。雖然在圖7A中，將操作102描繪為其後接著操作104，但可經考慮，操作102及104可並行進行。
在操作106中，在持續時間T1之後之一持續時間T2期間將一電壓V2提供至一DUT。例如，可藉由電力供應器件12將電壓V2提供至安裝於裝載板20上之一DUT 30。電壓V2可不同於電壓V1。電壓V2可低於電壓V1。在一些實施例中，電壓V2之位準在自電壓V1之位準之20%至80%之範圍中。在一些實施例中，持續時間T2可持續(例如)大於100 ms。
在操作108中，在持續時間T2之後之一持續時間T3期間將一電壓V1提供至一DUT。例如，可藉由電力供應器件12將電壓V1提供至安裝於裝載板20上之一DUT 30。在操作110中，在持續時間T3期間將資料ds2提供至DUT。例如，可藉由資料產生器件16將資料ds2提供至安裝於裝載板20上之一DUT 30。雖然在圖7A中，將操作108描繪為其後接著操作110，但可經考慮，操作108及110可並行進行。將資料ds2饋入至DUT 30之目的係使儲存於DUT中之資料由DUT 30輸出。因此，資料ds2可包含位元「0」或「1」之任意組合。
在操作112中，可比較由DUT 30輸出之資料ds1'與在持續時間T1期間提供之資料ds1。例如，可藉由比較器件18進行操作112。裝置100可基於由比較器件18提供之結果判定缺陷是否存在於DUT 30中。裝置100可基於資料ds1與資料ds1'之間之比較判定缺陷是否存在於DUT 30中。
圖7B繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。圖7B展示操作114至124。操作114至124可由圖1中展示之裝置100執行。雖然以一循序方式描繪操作114至124，但其並不意謂操作114至124必須根據圖7B中展示之順序進行。
圖7B中展示之操作114可在圖7A之操作112之後進行。在操作114中，在持續時間T3之後之一持續時間T4期間將一電壓V1提供至一DUT。例如，可藉由電力供應器件12將電壓V1提供至安裝於裝載板20上之一DUT 30。
在操作116中，在持續時間T4期間將資料ds3提供至DUT。例如，可藉由資料產生器件16將資料ds3提供至安裝於裝載板20上之一DUT 30。資料ds3可不同於在持續時間T1中提供之資料ds1。資料ds3可具有與資料ds1之位元相同數目個位元。資料ds3可具有與資料ds1之數字相同數目個數字。雖然在圖7B中，將操作114描繪為其後接著操作116，但可經考慮，操作114及116可並行進行。
在操作118中，在持續時間T4之後之一持續時間T5期間將一電壓V2提供至一DUT。例如，可藉由電力供應器件12將電壓V2提供至安裝於裝載板20上之一DUT 30。電壓V2可不同於電壓V1。電壓V2可低於電壓V1。在一些實施例中，電壓V2之位準在自電壓V1之位準之20%至80%之範圍中。在一些實施例中，持續時間T2可持續(例如)大於100 ms。
在操作120中，在持續時間T5之後之一持續時間T6期間將一電壓V1提供至一DUT。例如，可藉由電力供應器件12將電壓V1提供至安裝於裝載板20上之一DUT 30。在操作122中，在持續時間T6期間將資料ds2提供至DUT。例如，可藉由資料產生器件16將資料ds2提供至安裝於裝載板20上之一DUT 30。雖然在圖7B中，將操作120描繪為其後接著操作122，但可經考慮，操作120及122可並行進行。將資料ds2饋入至DUT 30之目的係使儲存於DUT中之資料由DUT 30輸出。因此，資料ds2可包含位元「0」或「1」之任意組合。
在操作124中，可比較由DUT 30輸出之資料ds3'與在持續時間T4期間提供之資料ds3。例如，可藉由比較器件18進行操作124。裝置100可基於由比較器件18提供之結果判定缺陷是否存在於DUT 30中。裝置100可基於資料ds3與資料ds3'之間之比較判定缺陷是否存在於DUT 30中。
圖6、圖7A及圖7B中展示之操作亦可稱為用於檢測弱正反器之一電力循環篩選方法。
圖6、圖7A及圖7B中展示之操作可用於檢查一DUT之資料儲存功能。圖6、圖7A及圖7B中展示之操作可用於檢查一邏輯電路之資料儲存功能。圖6、圖7A及圖7B中展示之操作可用於檢測存在於正反器中之微小電流洩漏。圖6、圖7A及圖7B中展示之操作可用於檢測存在於正反器中之微小缺陷。
若不涉及「電力循環」操作，則可無法容易地檢測微小電流洩漏。亦即，若將一較低電力(例如，電壓V2)提供至DUT達一預定持續時間(例如，持續時間T2)，則可無法容易地檢測微小電流洩漏。
本發明之一些實施例提供一種用於測試一受測試器件(DUT)之裝置。該裝置包含一電力供應器件及一資料產生器件。該電力供應器件經組態以將一第一電壓及一第二電壓提供至該DUT。該資料產生器件經組態以將第一資料提供至該DUT。該電力供應器件經組態以在一第一持續時間中將該第一電壓提供至該DUT。該資料產生器件經組態以在該第一持續時間中將該第一資料提供至該DUT。該電力供應器件經組態以在該第一持續時間之後之一第二持續時間中將該第二電壓提供至該DUT。該第二電壓不同於該第一電壓。
本發明之一些實施例提供一種用於測試一邏輯器件之方法。該方法包含在一第一持續時間中將一第一電壓提供至該邏輯器件。該方法包含在該第一持續時間中將第一資料提供至該邏輯器件。該方法包含在該第一持續時間之後之一第二持續時間中將一第二電壓提供至該邏輯器件。在一些實施例中，該第二電壓不同於該第一電壓。
本發明之一些實施例提供一種用於測試一半導體器件之方法。該方法包含將一第一電壓及第一資料提供至該半導體器件。該方法包含將不同於該第一電壓之一第二電壓提供至該半導體器件達一第一持續時間。該方法包含將該第一電壓及第二資料提供至該半導體器件。該方法包含比較由該半導體器件輸出之資料與該第一資料。
上文概述若干實施例之結構，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
10:測試器件 12:電力供應器件 14:時脈器件 16:資料產生器件 18:比較器件 20:裝載板 30:受測試器件(DUT) 30':受測試器件(DUT) 30A:埠 30B:埠 30C:埠 30D:埠 30F1 至30Fi :邏輯單元 32:多工器 32i1:輸入埠 32i2:輸入埠 32i3:輸入埠 32o1:輸出埠 34:正反器 34i1:輸入埠 34i2:輸入埠 34o1:輸出埠 34o2:輸出埠 36:正反器 36i1:輸入埠 36i2:輸入埠 36o1:輸出埠 36o2:輸出埠 38:反相器 82:操作 84:操作 86:操作 100:裝置 102:操作 104:操作 106:操作 108:操作 110:操作 112:操作 114:操作 116:操作 118:操作 120:操作 122:操作 124:操作 341:反相器 342:AND閘 343:AND閘 344:NOR閘 345:NOR閘 T1:持續時間 T2:持續時間 T3:持續時間 T4:持續時間 T5:持續時間 T6:持續時間 V1:電壓 V2:電壓
當結合附圖閱讀時自以下詳細描述最佳理解本發明之實施例之態樣。應注意，根據行業中之標準實踐，各種結構未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種結構之尺寸。
圖1繪示根據本發明之一些實施例之用於測試一受測試器件(DUT)之一裝置之一示意圖。
圖2繪示根據本發明之一些實施例之一DUT之一示意圖。
圖3A繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖3B繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖3C繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖4A繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖4B繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖4C繪示根據本發明之一些實施例之用於測試一DUT之一操作之一示意圖。
圖5A繪示根據本發明之一些實施例之一邏輯單元之一示意圖。
圖5B繪示根據本發明之一些實施例之一邏輯單元之一示意圖。
圖6繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。
圖7A繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。
圖7B繪示根據本發明之一些實施例之包含用於測試一DUT之一方法之各種操作之一流程圖。
10:測試器件
12:電力供應器件
14:時脈器件
16:資料產生器件
18:比較器件
20:裝載板
30:受測試器件(DUT)
100:裝置

Claims (1)

  1. 一種用於測試一受測試器件(DUT)之裝置，其包括： 一電力供應器件，其經組態以將一第一電壓及一第二電壓提供至該DUT；及 一資料產生器件，其經組態以將第一資料提供至該DUT；其中 該電力供應器件經組態以在一第一持續時間中將該第一電壓提供至該DUT； 該資料產生器件經組態以在該第一持續時間中將該第一資料提供至該DUT； 該電力供應器件經組態以在該第一持續時間之後之一第二持續時間中將該第二電壓提供至該DUT；且 該第二電壓不同於該第一電壓。
TW110111099A 2020-05-14 2021-03-26 用於檢測有缺陷邏輯器件的方法和裝置 TW202142882A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063024874P 2020-05-14 2020-05-14
US63/024,874 2020-05-14
US16/989,726 2020-08-10
US16/989,726 US11675004B2 (en) 2020-05-14 2020-08-10 Method and apparatus for detecting defective logic devices

Publications (1)

Publication Number Publication Date
TW202142882A true TW202142882A (zh) 2021-11-16

Family

ID=77616716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111099A TW202142882A (zh) 2020-05-14 2021-03-26 用於檢測有缺陷邏輯器件的方法和裝置

Country Status (3)

Country Link
US (1) US20230273257A1 (zh)
CN (1) CN113391178A (zh)
TW (1) TW202142882A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465071B2 (en) * 2014-03-04 2016-10-11 Mediatek Inc. Method and apparatus for generating featured scan pattern

Also Published As

Publication number Publication date
US20230273257A1 (en) 2023-08-31
CN113391178A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
JP4317013B2 (ja) プログラマブルロジックデバイスのための特定用途向け検査方法
JP4202165B2 (ja) ピン共有を用いた多重スキャンチェーン回路
US8115507B2 (en) Circuit and method for parallel testing and semiconductor device
US8832511B2 (en) Built-in self-test for interposer
US9222979B2 (en) On-chip controller and a system-on-chip
US6239611B1 (en) Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement
WO2021214562A1 (en) Die-to-die connectivity monitoring
US11293977B2 (en) Die-to-die connectivity monitoring
JP2006145527A (ja) 埋め込み型時間領域反射率試験の方法及び装置
US20110084726A1 (en) Adjustable hold flip flop and method for adjusting hold requirements
US9448281B2 (en) In situ on the fly on-chip variation measurement
US7627839B1 (en) Process corner indicator and estimation circuit
TW583407B (en) Differential receiver architecture
US9021323B1 (en) Test techniques and circuitry
US9599673B2 (en) Structural testing of integrated circuits
TW202142882A (zh) 用於檢測有缺陷邏輯器件的方法和裝置
Lee et al. A low-cost concurrent TSV test architecture with lossless test output compression scheme
Aitken Defect or variation? Characterizing standard cell behavior at 90 nm and below
CN112599183B (zh) 用于向数据路径提供时钟的设备和方法
US11675004B2 (en) Method and apparatus for detecting defective logic devices
US7005875B1 (en) Built-in self-test circuitry for integrated circuits
KR20140020418A (ko) 반도체 장치 및 이의 테스트 방법
WO2012115840A2 (en) Delay fault testing for chip i/o
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
US12123908B1 (en) Loopback testing of integrated circuits