TW202134899A - 伺服器與應用於伺服器的控制方法 - Google Patents

伺服器與應用於伺服器的控制方法 Download PDF

Info

Publication number
TW202134899A
TW202134899A TW110106514A TW110106514A TW202134899A TW 202134899 A TW202134899 A TW 202134899A TW 110106514 A TW110106514 A TW 110106514A TW 110106514 A TW110106514 A TW 110106514A TW 202134899 A TW202134899 A TW 202134899A
Authority
TW
Taiwan
Prior art keywords
data
node
processor
memory
server
Prior art date
Application number
TW110106514A
Other languages
English (en)
Other versions
TWI773152B (zh
Inventor
林義峰
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202134899A publication Critical patent/TW202134899A/zh
Application granted granted Critical
Publication of TWI773152B publication Critical patent/TWI773152B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

一種伺服器包含一固態硬碟、一第一節點及一第二節點，其中該第一節點包含一第一處理器及一第一記憶體，該第二節點包含一第二處理器及一第二記憶體，當該第一處理器藉由網路從其他裝置接收一資料時，該第一處理器將該資料儲存在該第一記憶體中，並進一步將該資料發送至該第二節點，當該第二處理器從該第一節點接收該資料時，該第二處理器將該資料儲存在該第二記憶體中並且更向該第一節點發送一通知，以報告該資料已成功儲存在該第二記憶體中，並且只有在該第一處理器接收該通知之後，該第一處理器才開始將該資料寫入該固態硬碟。

Description

伺服器與應用於伺服器的控制方法
本發明係關於記憶體控制，尤指一種用以執行全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器的資料存取管理的方法以及相關設備(apparatus)諸如AFA伺服器及其控制電路等。
資料儲存伺服器可以被設置來儲存一個或多個用戶的用戶資料，並且在現有技術中已經提出了針對資料儲存伺服器的各種控制方法，以便給用戶帶來良好的用戶體驗。由於非揮發性(non-volatile, NV)記憶體諸如快閃記憶體(Flash memory) 已經被廣泛應用於各種資料儲存裝置諸如固態硬碟(solid state drive, SSD)等，現有技術已提出將資料儲存伺服器用非揮發性記憶體作為其儲存介質的非揮發性記憶體類型資料儲存伺服器來實現，例如其中安裝有多個SSD的AFA伺服器。但是，可能會出現某些問題。例如，存取該多個SSD中的任一SSD的快閃記憶體的管理會很複雜。為了確保這個SSD中的快閃記憶體的存取控制符合相關規範，這個SSD中的快閃記憶體的控制器通常配備有某些管理機制以妥善地管理其內部操作。雖然SSD製造商可能試著使SSD看起來像是替代硬式磁碟機(HDD)的不錯的解決方案，但是SSD的某些特性與HDD完全不同。如此一來，上述控制方法對於安裝有多個SSD的AFA伺服器可能變得不適合或無效，進而導致AFA伺服器的整體效能下降。因此，需要以在沒有副作用或較不會帶來副作用的情況下提供一種新穎的方法和相關的架構來解決這些問題。
本發明之一目的在於提供一種關於一伺服器的控制方法，以解決上述的問題。
本發明一實施例揭示了一種包含一固態硬碟(solid state drive, SSD)、一第一節點以及一第二節點的伺服器，該第一節點包含一第一網路模組用以經由網路與一其他電子裝置通信、一第一處理器、一第一記憶體以及一第一通信電路耦接至該第一處理器以及該第一記憶體，該第二節點包含一第二網路模組用以經由網路與該其他電子裝置通信、一第二處理器、一第二記憶體以及一第二通信電路耦接至該第二處理器、該第二記憶體以及該第一通信電路，當該第一處理器藉由該第一網路模組從該其他電子裝置接收一資料時，該第一處理器將該資料儲存於該第一記憶體中，且該第一處理器進一步將該資料發送至該第二節點；當該第二處理器藉由該第二通信電路從該第一節點接收該資料時，該第二處理器將該資料儲存於該第二記憶體中，且該第二處理器進一步將一通知發送至該第一節點以報告該資料已成功儲存於該第二記憶體中；並且只有在該第一處理器接收到該第二節點的該通知之後，該第一處理器才開始將該資料寫入該固態硬碟。
本發明一實施例揭示了一種應用於一伺服器的控制方法，包含：將該伺服器內的一第一節點設置為一主裝置；將該伺服器內的一第二節點設置為一從屬裝置；控制該第一節點以藉由網路從一其他電子裝置接收一資料；將該資料儲存到該第一節點內的一第一記憶體中；從該第一節點向該第二節點發送該資料；將該資料儲存到該第二節點內的一第二記憶體中，且該第二節點向該第一節點發送一通知，以報告該資料已成功儲存在該第二記憶體中；以及只有在該第一處理器從該第二節點收到該通知後，才開始將該資料寫入一固態硬碟(solid state drive, SSD)。
第1圖是依據本發明一實施例的一全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器100的示意圖。AFA伺服器100可以包含多個節點，諸如二節點，分別為節點100A和節點100B，其中該多個節點中的任一個(例如節點100A和節點100B的其中一個)可以具有與該多個節點中的另一個(例如節點100A和節點100B中的另一個)相同或相似的架構。例如，節點100A可包含可以被統稱為處理器110A的至少一處理器(例如，一個或多個處理器諸如一個或多個中央處理單元(Central Processing Units. CPU))，並包含一動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)120A、一複製到快閃記憶體(Copy-to-Flash，簡稱C2F)固態硬碟(Solid State Drive，簡稱SSD)122A、包含有一個或多個網路介面(interface, IF)電路諸如網路介面電路132A和134A (分別標示為「網路IF CKT」以求簡明) 的一網路介面(IF)模組130A、一非透明網橋(Non-Transparent Bridge，簡稱NTB)模組(或NTB)諸如一NTB通信電路140A(標示為「NTB CKT」以求簡明)、一主機板管理控制器(Board Management Controller，簡稱BMC)150A、一暫存器(register)電路152A(標示為「REG CKT」以求簡明)其耦接至BMC 150A、一儲存介面(IF)模組160A其包含一個或多個儲存介面電路諸如儲存介面電路162A和164A(分別標示為「儲存IF CKT」以求簡明)以及一備用電源諸如一備用電源單元170A(例如，電池)，其中這些組件的至少一部分(例如，一部分或全部)可以藉由節點100A的總線彼此耦接，但本發明不限於此。依據某些實施例，節點100A的架構可以作不同變化。
相似地，節點100B可包含可以統稱為處理器110B的至少一處理器(例如，一個或多個處理器諸如一個或多個CPU)，並包含一DRAM 120B、一C2F SSD 122B、包含有一個或多個網路介面(IF)電路諸如網路介面電路132B和134B(分別標示為「Network IF CKT」以求簡明) 的一網路介面(IF)模組130B、一NTB模組(或NTB)諸如一NTB通信電路140B標示為「NTB CKT」以求簡明)、一BMC 150B、一暫存器電路152B(標示為「Register CKT」以求簡明)其耦接至BMC 150B、一儲存介面(IF)模組160B其包含一個或多個儲存介面電路諸如儲存介面電路162B和164B(分別標示為「Storage IF CKT」以求簡明)以及一備用電源諸如一備用電源單元170B(例如，電池)，其中這些組件的至少一部分(例如，一部分或全部)可以藉由節點100B的總線彼此耦接，但本發明不限於此。依據某些實施例，節點100B的架構可以作不同變化。
如第1圖所示，AFA伺服器100可以更包含耦接到節點100A和100B的多個SSD，諸如一SSD群組12A和一SSD群組12B，SSD群組12A和12B可以耦接到節點100A和100B，且可以預設分別連接/連線(link)到節點100A和100B，其中節點100A和100B與SSD群組12B和12A之間的虛線可指出多個可選的(optional)連線。舉例來說，節點100A可以利用儲存介面模組160A以啟動儲存介面電路164A和SSD群組12A之間的連線，以存取SSD群組12A中的資料，且節點100B可以利用儲存介面模組160B啟動儲存介面電路164B和SSD群組12B之間的連線，以進一步存取SSD群組12B中的資料。當需要時，節點100A和100B與SSD群組12A和12B之間的連線關係可以改變。例如節點100A可以利用儲存介面模組160A來啟動儲存介面電路162A和SSD群組12B之間的連線，以存取SSD群組12B中的資料，且節點100B可以利用儲存介面模組160B來啟動儲存介面電路162B和SSD群組12A之間的連線，以存取SSD群組12A中的資料。
運行著程式模組112A的處理器110A可用以控制節點100A的操作。DRAM 120A可用以緩衝資料(例如待寫入SSD群組12A的資料)，並且C2F SSD 122A可用以將DRAM 120A中的緩衝後資料(簡稱 “緩衝資料”)複製到C2F SSD 122A中的快閃記憶體中，以在需要時防止緩衝資料的資料遺失(data loss)。舉例來說，C2F SSD 122A可以藉由安裝在節點100A內的主電路板(例如主機板或母板)上的一擴充卡諸如一M.2模組(例如具有符合M.2規範的連接器的電路板) 來實現，其中C2F SSD 122A可以包含一儲存控制器、一個或多個快閃記憶體晶片等，但本發明不限於此。另外，包含有網路介面電路132A和134A的網路介面模組130A可用以將節點100A(例如該主電路板上的處理器110A、DRAM 120A等)藉由至少一網路交換機諸如機架頂(top-of-rack，可簡稱TOR)交換機10A和10B耦接到至少一網路(例如區域網路(Local Area Network, LAN)、廣域網路(Wide Area Network, WAN)、網際網路(Internet)等)。另外，包含儲存介面電路162A和164A的儲存介面模組160A可用以將節點100A(例如該主電路板上的處理器110A、DRAM 120A等)耦接到多個快閃儲存裝置(例如節點100A和100B共享的SSD群組12A和12B)，用以存取(例如讀取或寫入)該多個快閃儲存裝置中的資料。如此一來，AFA伺服器100可用以藉由節點100A提供用戶儲存服務。
相似地，運行著程式模組112B的處理器110B可用以控制節點100B的操作。DRAM 120B可用以緩衝資料(例如待寫入SSD群組12B的資料)，並且C2F SSD 122B可用以將DRAM 120B中的緩衝後資料(簡稱 “緩衝資料”)複製到C2F SSD 122B中的快閃記憶體中，以在需要時防止緩衝資料的資料遺失。舉例來說，C2F SSD 122B可以藉由安裝在節點100B內的主電路板(例如主機板或母板)上的一擴充卡諸如一M.2模組(例如具有符合M.2規範的連接器的電路板) 來實現，其中C2F SSD 122B可以包含一儲存控制器、一個或多個快閃記憶體晶片等，但本發明不限於此。另外，包含有網路電路132B和134B的網路介面模組130B可用以將節點100B(例如該主電路板上的處理器110B、DRAM 120B等)藉由至少一網路交換機諸如TOR交換機10A和10B耦接到至少一網路(例如LAN、WAN、網際網路等)。另外，包含儲存介面電路162B和164B的儲存介面模組160B可用以將節點100B(例如該主電路板上的處理器110B、DRAM 120B等)耦接到多個快閃儲存裝置(例如節點100A和100B共享的SSD群組12A和12B)，用以存取(例如讀取或寫入)該多個快閃儲存裝置中的資料。如此一來，AFA伺服器100可用以藉由節點100B提供用戶儲存服務。
關於節點100A及其對等(peer)節點(例如節點100B)之間的通信，該NTB模組(例如NTB通信電路140A)可用以藉由在節點100A和100B之間的一NTB路徑(標示為「NTB」以求簡明)與對應的NTB模組(例如NTB通信電路140B)通信，使節點100A和100B的資料和儲存狀態同步，並進一步使它們相同。相似地，關於節點100B及其對等節點(例如節點100A)之間的通信，該NTB模組(例如NTB通信電路140B)可用以藉由在節點100A和100B之間的該NTB路徑(標示為「NTB」以求簡明)與對應的NTB模組(例如NTB通信電路140A)通信，使節點100A和100B的資料和儲存狀態同步，並進一步使它們相同。尤其，諸如NTB通信電路140A和140B的NTB模組可以提供節點100A和100B之間一傳輸橋的功能以及分離節點100A和100B的各自的位址域以使節點100A和100B分別有彼此獨立的位址域，以在沒有任何位址衝突的情況下提供/加強節點100A和100B之間的通信。例如，節點100A和100B的各個總線可以符合快捷外設組件互聯(Peripheral Component Interconnect Express, PCIe)標準，並且節點100A和100B中的每一節點的NTB模組可以被認為是該節點的一端點(endpoint)，其中節點 100A和100B可以透過該傳輸橋彼此通信和共享裝置，但本發明不限於此。依據某些實施例，諸如NTB通信電路140A和140B的NTB模組可以透過客制化的網路介面電路來實現，以控制節點100A和100B彼此通信，使得它們就像正在透過網路介面電路進行通信一樣。
在運行著程式模組112A的處理器110A和運行著程式模組112B的處理器110B的控制下，節點100A和100B可維持和監控NTB上的脈搏，以確定對等節點的可用性，以進行高可用性(High Availability, HA)控制。舉例來說，節點100B可用以向節點100A發送脈搏信號，且節點100A可用以檢測並監控來自節點100B的脈搏信號以確定節點100B的可用性，其中來自節點100B的脈搏信號是否存在可以指出節點100B是否可用(或健康程度)。對於另一個例子來說，節點100A可用以向節點100B發送脈搏信號，並且節點100B可用以檢測並監控來自節點100A的脈搏信號以確定節點100A的可用性，其中來自節點100A的脈搏信號是否存在可以指出節點100A是否可用(或健康程度)。依據第1圖所示的架構，如第1圖所示，當節點100A和100B其中一個不可使用時，節點100A和100B其中的另一個可以繼續為用戶提供AFA伺服器100的儲存服務。
需注意的是，AFA伺服器100配備了超過一個的節點間(inter-node)通信路徑(例如節點之間的超過一個的相互通信路徑)。除NTB路徑外，AFA伺服器100還可配置為具有一個或多個其他通信路徑，例如BMC 150A和150B之間的一BMC路徑，其中BMC 150A可用以管理節點100A的硬體層的至少一部分(例如一部分或全部)，而BMC 150B可用以管理節點100B的硬體層的至少一部分(例如一部分或全部)。關於節點100A及其對等節點(例如節點100B)之間的通信，BMC 150A可用以透過該BMC路徑與BMC 150B通信以存取(例如讀取或寫入)暫存器電路152B中的一個或多個暫存器的一個或多個暫存器值，以在節點100B上進行狀態檢查操作等。相似地，關於節點100B及其對等節點(例如節點100A)之間的通信，BMC 150B可用以透過該BMC路徑與BMC 150A通信以存取(例如讀取或寫入)暫存器電路152A中一個或多個暫存器的一個或多個暫存器值，以在節點100A上進行狀態檢查操作等。尤其，BMC 150A與BMC 150B可獨立地管理節點100A與100B的各自的硬體層，而不需要仰賴處理器110A與110B。舉例來說，當處理器110A發生故障時，BMC 150A可以處理節點100A的未完成的工作，而當處理器110B發生故障時，BMC 150B可以處理節點100B的未完成的工作，但本發明不限於此。依據某些實施例，BMC 150A和150B可用以分別接管(take over)節點100A和100B，以進行緊急處理操作來減少資料遺失的機率。
依據本實施例，AFA伺服器100可以被配置為由多個類型的電源供電。節點100A和100B的每一節點可以包含至少一主電源(例如至少一電源供應器)，用以於主電源處於正常電源狀況下提供電力給該節點的其他組件。舉例來說，節點100A的主電源可以供電給節點100A的主電路板，並且節點100B的主電源可以供電給節點100B的主電路板。當檢測到一個或多個節點(例如節點100A及/或節點100B)的異常電源狀況時，AFA伺服器100中的一個或多個相關的備用電源(例如備用電源單元170A及/或備用電源單元170B)可用以提供備用電力。舉例來說，當節點100A的主電源發生電源故障時，備用電源單元170A可以供電給節點100A的主電路板(例如處理器110A、DRAM 120A、C2F SSD 122A、NTB通信電路140A、BMC 150A、暫存器電路152A等)，當節點100B的主電源發生電源故障時，備用電源單元170B可以供電給節點100B的主電路板(例如處理器110B、DRAM 120B、C2F SSD 122B、NTB通信電路140B、BMC 150B、暫存器電路152B等)。
依據某些實施例，節點100A和100B的每一節點(例如節點100A和100B的各自的主電路板中的每一節點)可以更包含多個感測器(sensor)/檢測器(detector)用以至少對該節點的組件進行檢測以產生檢測結果(例如從這些傳感器/檢測器中的任一個所獲得的狀態信息)。舉例來說，這些檢測結果中的一功率檢測結果可以表示該節點的主電源的功率狀態，尤其，可以指出該節點是否發生異常電源狀況，以供觸發該節點啟動備用電源(例如備用電源單元170A或備用電源單元170B)以提供備用電力。
第2圖依據本發明一實施例繪示第1圖所示的AFA伺服器100的某些實施細節，其中，可以將SSD 100S作為第1圖所示實施例中提到的多個SSD的例子。除了節點100A和100B以及SSD 100S，AFA伺服器100可更包含一背板(backplane)電路100R。背板電路100R可用以將諸如SSD群組12A和12B的SSD 100S電氣連接到節點100A和100B。舉例來說，背板電路100R可以藉由具有相關連接器等的背板電路板來實現。另外，可以在背板電路100R內實現NTB通信電路140A和140B之間的該NTB路徑的局部(partial)路徑，以及BMC 150A和150B之間的該BMC路徑的局部路徑。由於該BMC路徑和該NTB路徑中的每一路徑都不通過可能易於損壞的任何電纜，所以節點100A和100B之間的通信路徑很穩健，且因此節點100A和100B可以保持有效的通信以及相關的控制，以確保AFA伺服器100的整體效能及正常運行。
依據某些實施例，SSD 100S中的每一SSD可以是一單埠(single port) SSD，尤其，可以是一單埠的基於裝置的(device-based) SSD。另外，藉助於背板電路100R，AFA伺服器100可以支援SSD 100S中的每一SSD的熱插拔。
依據某些實施例，兩個節點100A和100B中的一個可以在AFA伺服器100的高可用性(High Availability簡稱HA)架構中用來作為一現用節點(active node)，也就是扮演該現用節點的角色，並且兩個節點100A和100B中的另一個可在AFA伺服器100的該HA架構中用來作為一待命節點(standby node)，也就是扮演該待命節點的角色。諸如現用節點和待命節點的兩個節點100A和100B可以彼此互動，尤其，可以藉由至少兩條通信路徑(諸如NTB通信電路140A和140B之間的NTB路徑以及BMC 150A和150B之間的BMC路徑)來交換節點信息，並且可以藉由NTB路徑來同步資料，但本發明不限於此。依據某些實施例，AFA伺服器100可以配備有超過兩個的節點間(inter-node)通信路徑(例如節點之間的超過兩個的相互通信路徑)。
第3圖是依據本發明一實施例所繪示的如第1圖所示的AFA伺服器100的一雙節點架構的示意圖。依據本實施例，節點100A和100B可以被分別配置為該現用節點和該待命節點，但本發明不限於此。舉例來說，節點100A和100B可以在需要時交換它們所扮演的角色。如第3圖所示，除了某些硬體(hardware, HW)組件諸如第1圖或第2圖所示的架構中的部分組件外，還可繪示某些軟體(software, SW)程式/程式，例如HA框架程式、網絡(Web)伺服器程式、資料庫(database)程式、操作於一服務模式的儲存控制模組程式以及操作於一待機模式的儲存控制模組程式(分別標示為「HA框架」、「Web伺服器」、「資料庫」、「於服務模式下的儲存控制模組」以及「於待機模式下的儲存控制模組」以求簡明)以指出AFA伺服器100中的關聯互動，其中，上述程式的名稱分別代表其相關功能。
運行於節點100A上的軟體程式(例如，HA框架程式，Web伺服器程式，資料庫程式和操作於該服務模式的儲存控制模組程式)可作為程式模組112A的例子，並且運行於節點100B上的軟體程式(例如，HA框架程式，Web伺服器程式，資料庫程式和操作於該待機模式的儲存控制模組程式)可作為程式模組112B的例子，但本發明不限於此。另外，網路介面模組130A的該一個或多個網路介面電路可更包含網路介面電路136A，並且網路介面模組130B的該一個或多個網路介面電路可更包含網路介面電路136B。因此，AFA伺服器100可以配備有至少三個節點間(inter-node)通信路徑(例如節點之間的至少三個相互通信路徑)，諸如NTB路徑、BMC路徑以及網路介面電路136A和136B之間的網路路徑。舉例來說，節點100A和100B可用以藉由NTB路徑進行快取鏡像(cache mirroring)操作，並透過BMC路徑檢查本地/遠端控制器狀態，以及藉由網路介面電路136A和136B之間的網路路徑進行額外的通信操作。
第4圖是依據本發明一實施例所繪示的如第1圖所示的多個節點100A與100B的任一(例如每一)節點中的程式模組112的示意圖。例如，程式模組112可以代表運行在節點100A的處理器110A上的程式模組112A或運行在節點100B的處理器110B上的程式模組112B。如第4圖所示，程式模組112可以包含某些主程式模組，例如儲存協定及區塊輸入/輸出(IO)介面模組、儲存快取模組、儲存池模組、儲存服務連續HA模組、儲存功能模組以及儲存管理模組(分別標示為「儲存協定及區塊IO介面」、「儲存快取」、「儲存池」、「儲存服務連續HA」、「儲存功能」以及「儲存管理」以求簡明)，其中這些主程式模組中的任一程式模組可以包含一個或多個子模組。另外，程式模組112中的某些程式模組之間的箭頭指出這些程式模組可以彼此在各自所屬的多個層的程式模組之間互動。舉例來說，儲存協定及區塊IO介面模組可以被視為儲存快取模組上方的一上層(例如一上層程式模組)，儲存池模組可以被視為儲存快取模組下方一下層(例如一下層程式模組)，儲存功能模組和儲存快取模組可被安排在一中間層以作為中間層程式模組，其中儲存協定及區塊IO介面模組以及儲存池模組可用以與客戶端裝置和 SSD群組互動，但本發明不限於此。當需要時，該節點可以觸發其他程式模組與這些程式模組中的一個或多個進行互動。
儲存協定及區塊IO介面模組可以包含某些子模組諸如小型計算機系統介面(Small Computer System Interface，簡稱SCSI)模組、網際網路SCSI(Internet SCSI，簡稱iSCSI)模組和區塊裝置(Block Device)模組(分別標示為「SCSI」、「iSCSI」和「區塊裝置」以求簡明)。儲存快取模組可以包含某些子模組諸如使用軟體實現的永久記憶體(Persistent Memory using SW implementation)模組和寫入緩衝模組(Write Buffer module；也可稱為「寫入緩衝器模組」)，於圖中分別標示為「永久記憶體(軟體實現)」和「寫入緩衝」以求簡明。儲存池模組可以包含一子模組諸如快閃記憶體陣列(Flash Array)模組(為簡便起見標示為「快閃記憶體陣列」)。儲存服務連續HA模組可以包含一子模組諸如HA框架模組(標示為「HA框架」以求簡明)。儲存功能模組可以包含某些子模組諸如卷管理器(Volume Manager)模組和資料減少模組(分別標示為「卷管理器」和「資料減少」以求簡明)，其中資料減少模組可以包含某些子模組諸如壓縮引擎(Compression Engine)模組和重複資料刪除引擎(Deduplication Engine)模組，可以分別稱為「壓縮引擎」和「重複資料刪除引擎」。儲存管理模組可以包含某些子模組諸如網絡(Web)用戶介面(User Interface, UI)模組、應用程式編程介面(Application Programming Interface, API)伺服器模組、請求代理(Request Broker)模組和資料庫模組(分別標示為「網絡UI」、「API伺服器」、「請求代理」和「資料庫」以求簡明)。上列模組的名稱分別指出其相關功能。為了便於理解，對某一模組諸如卷管理器模組、壓縮引擎模組、重複資料刪除引擎模組等而言，某些實施例中所提到的諮詢(consult)該模組的操作可包含對這個模組進行呼叫、查詢等操作以從它取得對應的處理結果，但本發明不限於此。
依據某些實施例，AFA伺服器100(例如，該現用節點，諸如節點100A和100B的其中之一)可用以從AFA伺服器100外部的客戶端裝置接收請求諸如寫入請求、讀取請求等，並分別因應這些請求來操作。
第5圖是依據本發明一實施例所繪示的用於執行AFA伺服器100的一寫入控制方案的流程圖。在步驟500中，AFA伺服器100被啟動電源(power on)，且AFA伺服器100可以經由至少一網路(例如，LAN，WAN，網際網路等)以及TOR交換機10A和10B與其他電子裝置通信。在步驟502中，AFA伺服器100的一節點作為一主裝置，而另一節點則作為一從屬裝置。在本實施例中，節點100A作為可以經由TOR交換機10A和10B與其他電子裝置通信並存取SSD 100S的主裝置，並且當節點100A正常工作時，節點100B作為不允許存取SSD 100S的從屬裝置。在步驟504中，處理器110A在DRAM 120A內分配一DRAM空間給一寫入緩衝器使用，並且處理器110A更通知節點100B的處理器110B在DRAM 120B內分配一DRAM空間給一寫入緩衝器使用，其中DRAM 120A/120B內的該寫入緩衝器可以具有任一合適的大小，諸如16 GB (gigabytes)或32 GB。在步驟506中，節點100A從一用戶接收一資料，即該用戶經由網路將該資料寫入AFA伺服器100。在步驟508中，節點100A將該資料寫入DRAM 120A內的該DRAM空間中，且處理器110A更建立第6圖所示的一表610A，其中表610A包含一獨特識別碼(unique ID)(例如用戶識別碼(ID))、該用戶側的資料的一邏輯位址、一資料長度以及DRAM 120A中的資料的一起始位址。在步驟510中，節點100A執行一快取鏡像機制，以藉由NTB將資料及對應的一信息(information)發送至節點100B，其中，對應的信息可以是表610A的至少一部分，換句話說，對應的信息可以包含該用戶ID、用戶側的資料的該邏輯地址和該資料長度。在步驟512中，節點100B的處理器110B將資料寫入DRAM 120B內的該DRAM空間，且處理器110B更建立第6圖所示的表610B，其中表610B包含該用戶ID、該邏輯地址、該資料長度以及DRAM 120B中的資料的一起始位址。在將資料完全寫入DRAM 120B之後，節點100B的處理器110B向節點100A發送一通知以報告該快取鏡像操作已經完成。在步驟514中，在處理器110A從節點100B接收到該通知之後(且僅在接收到該通知之後)，節點100A才會經由TOR交換機10A/10B向用戶的電子裝置發送一訊息(massage)以通知資料已被成功接收，然後處理器110A 開始將儲存在DRAM 120A中的資料移動到SSD 100S中。在一實施例中，當儲存在DRAM 120中且能夠被移動的資料的大小超過一預定值(諸如64 KB(kilobytes))時，才會將儲存在DRAM 120A中的該資料移動到SSD 100S。
另外，當將儲存在DRAM 120A中的資料成功移動到SSD 100S時，處理器110A刪除DRAM 120A中的資料，並且更新表610A以移除該資料的信息。再者，處理器110A更告知節點100B該資料被儲存在SSD 100S中，使處理器110B可以刪除DRAM 120B中的資料，且表610B被更新以移除該資料的信息。
第5圖以及第6圖所示的上述實施例中的快取鏡像機制是使用於一故障轉移(failover)機制，以保護已經寫入DRAM 120A但尚未寫入SSD 100S的資料。也就是說，一旦主裝置將接收到的資料儲存在DRAM 120A中，則主裝置立即將資料發送到從屬裝置，使得主裝置和從屬裝置都具有該資料。因此，由於主裝置和從屬裝置都具有該資料，所以一旦主裝置無法正常工作，從屬裝置就可以立即代替主裝置以執行應該由主裝置執行的操作，即從屬裝置在一適當時間將儲存在DRAM 120B中的資料移動到SSD 100S。
詳細來說，如果主裝置(例如節點100A)突然無法存取SSD 100S，例如主裝置的作業系統崩潰、主裝置內的記憶體或一儲存裝置損壞、一下游連接埠(downstream port)被禁用(disable)或任何其他故障原因，AFA伺服器100可以立即執行故障轉移機制，亦即由從屬裝置(例如節點100B)來代替主裝置。具體來說，主裝置和從屬裝置一直彼此通信，從屬裝置可以檢測到主裝置是否能夠存取SSD 100S，例如，如果從屬裝置從主裝置接收到指示一故障轉移指令的一特殊信號、及/或從屬裝置未接收到從主裝置定期發送的一信號、及/或從屬裝置將一信號發送到主裝置但未接收到回應、或任一其他故障檢測機制，則從屬裝置可以確定主裝置無法存取SSD 100S。
簡要地總結，在本發明的快取鏡像機制和故障轉移機制中，AFA伺服器具有一主裝置和一從屬裝置，並且主裝置和從屬裝置藉由使用NTB進行通信。每當主裝置接收到需要寫入SSD的資料時，主裝置都會將資料發送到從屬裝置，以使主裝置和從屬裝置都具有該資料。一旦主裝置無法正常工作，從屬裝置可立即代替主裝置以將資料儲存到SSD中。綜合以上所述特點，藉由使用本發明的實施例，AFA伺服器可以為資料提供更好的保護。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10A,10B:機架頂交換機 12A,12B:固態硬碟群組 100:全快閃記憶體陣列伺服器 100A,100B:節點 100S:固態硬碟 100R:背板電路 110A,110B:處理器 112:程式模組 112A,112B:程式模組 120A,120B:動態隨機存取記憶體 122A,122B:複製到快閃記憶體固態硬碟 130A,130B:網路介面模組 132A,132B,134A,134B:網路介面電路 140A,140B:非透明網橋通信電路 150A,150B:主機板管理控制器 152A,152B:暫存器電路 160A,160B:儲存介面模組 162A,162B,164A,164B:儲存介面電路 170A,170B:備用電源單元 610A,610B:表 500,502,504,506,508,510,512,514:步驟
第1圖是依據本發明一實施例的一全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器的示意圖。 第2圖是依據本發明一實施例中如第1圖所示的該AFA伺服器的某些實施細節的示意圖。 第3圖是依據本發明一實施例所繪示的如第1圖所示的該AFA伺服器的一雙節點架構的示意圖。 第4圖是依據本發明一實施例所繪示的如第1圖所示的多個節點的任一節點中的某些程式模組的示意圖。 第4圖是依據本發明一實施例所繪示的如第1圖所示的多個節點的任一節點中的某些程式模組的示意圖。 第5圖是依據本發明一實施例所繪示的用於執行AFA伺服器的一寫入控制方案的流程圖。 第6圖是依據本發明一實施例所繪示的用於執行AFA伺服器的一快取鏡像機制的示意圖。
10A,10B:機架頂交換機
12A,12B:固態硬碟群組
100:全快閃記憶體陣列伺服器
100A,100B:節點
110A,110B:處理器
112A,112B:程式模組
120A,120B:動態隨機存取記憶體
122A,122B:複製到快閃記憶體固態硬碟
130A,130B:網路介面模組
132A,132B,134A,134B:網路介面電路
140A,140B:非透明網橋通信電路
150A,150B:主機板管理控制器
152A,152B:暫存器電路
160A,160B:儲存介面模組
162A,162B,164A,164B:儲存介面電路
170A,170B:備用電源單元

Claims (16)

  1. 一種伺服器，包含： 一固態硬碟(solid state drive, SSD)； 一第一節點，包含： 一第一網路模組，用以經由網路與一其他電子裝置通信； 一第一處理器； 一第一記憶體；以及 一第一通信電路，耦接至該第一處理器以及該第一記憶體； 一第二節點，包含： 一第二網路模組，用以經由網路與該其他電子裝置通信； 一第二處理器； 一第二記憶體；以及 一第二通信電路，耦接至該第二處理器、該第二記憶體以及該第一通信電路； 其中當該第一處理器藉由該第一網路模組從該其他電子裝置接收一資料時，該第一處理器將該資料儲存於該第一記憶體中，且該第一處理器進一步將該資料發送至該第二節點；當該第二處理器藉由該第二通信電路從該第一節點接收該資料時，該第二處理器將該資料儲存於該第二記憶體中，且該第二處理器進一步將一通知發送至該第一節點以報告該資料已成功儲存於該第二記憶體中；並且只有在該第一處理器接收到該第二節點的該通知之後，該第一處理器才開始將該資料寫入該固態硬碟。
  2. 如申請專利範圍第1項所述之伺服器，其中只有在該第一處理器接收到來自該第二節點的該通知後，該第一處理器會藉由該第一網路模組將一通知發送至該其他電子裝置以報告該資料已成功接收，然後該第一處理器才開始將該資料寫入該固態硬碟。
  3. 如申請專利範圍第1項所述之伺服器，其中該第一節點以及該第二節點是該伺服器內的不同電路板，以及該第二通信電路以及該第一通信電路藉由一快捷外設組件互聯(Peripheral Component Interconnect Express, PCIe)介面互相連接。
  4. 如申請專利範圍第1項所述之伺服器，其中當該第一處理器藉由該第一網路模組從該其他電子裝置接收該資料時，該第一處理器進一步建立一第一表，該第一表包含對應該其他電子裝置的一用戶標識(identify)、該資料的一邏輯位址、一資料長度以及該資料於該第一記憶體內的一起始位址。
  5. 如申請專利範圍第4項所述之伺服器，其中該第一處理器將該資料以及該第一表的至少一部分發送至該第二節點。
  6. 如申請專利範圍第5項所述之伺服器，其中當該第二處理器藉由該第二通信電路從該第一節點接收到該資料時，該第二處理器將該資料儲存在該第二記憶體中，且該第二處理器進一步建立一第二表，該第二表包含對應該其他電子裝置的該用戶標識、該資料的該邏輯位址、該資料長度以及該資料於該第二記憶體內的一起始位址。
  7. 如申請專利範圍第1項所述之伺服器，其中於該資料成功寫入該固態硬碟後，該第一處理器刪除該第一記憶體中的該資料，該第一處理器進一步通知該第二節點該資料已成功寫入該固態硬碟，然後該第二處理器刪除該第二記憶體中的該資料。
  8. 如申請專利範圍第1項所述之伺服器，其中如果該第一節點無法正常工作，並且該第一處理器無法將該資料成功寫入該固態硬碟，則該第二節點將啟用一故障轉移機制來替換該第一節點，以將該資料從該第二記憶體移動至該固態硬碟。
  9. 一種應用一伺服器的控制方法，包含： 將該伺服器內的一第一節點設置為一主裝置； 將該伺服器內的一第二節點設置為一從屬裝置； 控制該第一節點以藉由網路從一其他電子裝置接收一資料； 將該資料儲存到該第一節點內的一第一記憶體中； 從該第一節點向該第二節點發送該資料； 將該資料儲存到該第二節點內的一第二記憶體中，且該第二節點向該第一節點發送一通知，以報告該資料已成功儲存在該第二記憶體中；以及 只有在該第一處理器從該第二節點收到該通知後，才開始將該資料寫入一固態硬碟(solid state drive, SSD)。
  10. 如申請專利範圍第9項所述之控制方法，更包含： 只有在該第一處理器從該第二節點收到該通知後，該第一處理器才開始藉由一第一網路模組向該其他電子裝置發送一通知，以報告該資料已成功接收。
  11. 如申請專利範圍第9項所述之控制方法，其中該第一節點以及該第二節點是該伺服器內的不同電路板，以及第二節點的一第二通信電路以及該第一節點的一第一通信電路藉由一快捷外設組件互聯(Peripheral Component Interconnect Express, PCIe)介面互相連接。
  12. 如申請專利範圍第9項所述之控制方法，更包含： 當該第一處理器藉由一第一網路模組從該其他電子裝置接收該資料時，建立一第一表，該第一表包含對應該其他電子裝置的一用戶標識(identify)、該資料的一邏輯位址、一資料長度以及該資料於該第一記憶體內的一起始位址。
  13. 如申請專利範圍第12項所述之控制方法，更包含： 該第一處理器將該資料以及該第一表的至少一部分發送至該第二節點。
  14. 如申請專利範圍第13項所述之控制方法，更包含： 當該第二處理器藉由一第二通信電路從該第一節點接收到該資料時，建立一第二表，該第二表包含對應該其他電子裝置的該用戶標識、該資料的該邏輯位址、該資料長度以及該資料於該第二記憶體內的一起始位址。
  15. 如申請專利範圍第9項所述之控制方法，更包含： 於該資料成功寫入該固態硬碟後，該第一處理器刪除該第一記憶體中的該資料，該第一處理器進一步通知該第二節點該資料已成功寫入該固態硬碟，然後該第二處理器刪除該第二記憶體中的該資料。
  16. 如申請專利範圍第9項所述之控制方法，更包含： 如果該第一節點無法正常工作，並且該第一處理器無法將該資料成功寫入該固態硬碟，啟用一故障轉移機制來替換該第一節點，以將該資料從該第二記憶體移動至該固態硬碟。
TW110106514A 2020-03-02 2021-02-24 伺服器與應用於伺服器的控制方法 TWI773152B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062983759P 2020-03-02 2020-03-02
US62/983,759 2020-03-02
US17/152,795 US11409471B2 (en) 2020-03-02 2021-01-20 Method and apparatus for performing data access management of all flash array server
US17/152,795 2021-01-20

Publications (2)

Publication Number Publication Date
TW202134899A true TW202134899A (zh) 2021-09-16
TWI773152B TWI773152B (zh) 2022-08-01

Family

ID=77464182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106514A TWI773152B (zh) 2020-03-02 2021-02-24 伺服器與應用於伺服器的控制方法

Country Status (3)

Country Link
US (1) US11409471B2 (zh)
CN (1) CN113342261A (zh)
TW (1) TWI773152B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11809289B2 (en) * 2021-10-15 2023-11-07 Dell Products L.P. High-availability (HA) management networks for high performance computing platforms
US11861211B2 (en) * 2021-12-06 2024-01-02 Mellanox Technologies, Ltd. System which provides plural processes in a host with asynchronous access to plural portions of the memory of another host
TWI802268B (zh) * 2022-02-14 2023-05-11 神雲科技股份有限公司 伺服系統

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704659B2 (ja) * 2002-04-26 2011-06-15 株式会社日立製作所 記憶装置システムの制御方法および記憶制御装置
US20040059734A1 (en) * 2002-09-23 2004-03-25 Hubbert Smith Data access control
US8032650B2 (en) 2006-03-15 2011-10-04 Arris Group, Inc. Media stream distribution system
CN101656104B (zh) * 2008-08-22 2012-07-04 群联电子股份有限公司 快闪存储器储存系统及其数据写入方法
WO2013081620A1 (en) 2011-12-01 2013-06-06 Intel Corporation Server including switch circuitry
US20140344431A1 (en) * 2013-05-16 2014-11-20 Aspeed Technology Inc. Baseboard management system architecture
GB2519157A (en) * 2013-10-14 2015-04-15 Ibm Robust data replication
JP6262879B2 (ja) * 2014-11-28 2018-01-17 株式会社日立製作所 ストレージシステム
US9785525B2 (en) * 2015-09-24 2017-10-10 Netapp, Inc. High availability failover manager
US10432479B2 (en) * 2016-04-27 2019-10-01 Quanta Computer Inc. System and method for reducing management ports of a multiple node chassis system
US10691628B2 (en) * 2016-05-06 2020-06-23 Quanta Computer Inc. Systems and methods for flexible HDD/SSD storage support
US10514847B2 (en) * 2016-12-28 2019-12-24 Amazon Technologies, Inc. Data storage system with multiple durability levels
US11194501B2 (en) * 2020-01-24 2021-12-07 Netapp, Inc. Standby copies withstand cascading fails

Also Published As

Publication number Publication date
US20210271420A1 (en) 2021-09-02
TWI773152B (zh) 2022-08-01
US11409471B2 (en) 2022-08-09
CN113342261A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US11163653B2 (en) Storage cluster failure detection
TWI773152B (zh) 伺服器與應用於伺服器的控制方法
US8443237B2 (en) Storage apparatus and method for controlling the same using loopback diagnosis to detect failure
TWI773155B (zh) 用以進行全快閃記憶體陣列伺服器的碟管理的方法與設備
WO2021012169A1 (zh) 一种提高存储系统可靠性的方法和相关装置
US11636012B2 (en) Method and apparatus for performing node information exchange management of all flash array server
TWI756007B (zh) 用以進行全快閃記憶體陣列伺服器的高可用性管理的方法與設備
CN113342258B (zh) 用以进行全快闪存储器阵列伺服器的数据存取管理的方法与设备
TWI766594B (zh) 伺服器與應用於伺服器的控制方法
TWI766590B (zh) 伺服器及相關的控制方法
JP6012479B2 (ja) 情報処理システム、制御方法および制御プログラム
TW202134900A (zh) 伺服器及相關的控制方法