TW202104066A

TW202104066A - 微機電系統裝置及其形成方法

Info

Publication number: TW202104066A
Application number: TW108141157A
Authority: TW
Inventors: 張貴松; 鄭鈞文; 賴飛龍; 潘興強; 謝元智; 王怡人
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2019-07-25
Filing date: 2019-11-13
Publication date: 2021-02-01
Also published as: US11814283B2; US20210024348A1; US20210309508A1; US11040870B2; CN112299362A; US20230382712A1; TWI717101B

Abstract

本公開的各種實施例關於一種微機電系統（MEMS）裝置。所述微機電系統裝置包括介電結構，介電結構設置在第一半導體基底之上，其中介電結構至少局部地界定空腔。第二半導體基底設置在介電結構之上。所述第二半導體基底包括可移動體，其中可移動體的相對的側壁設置在空腔的相對的側壁之間。防黏連結構設置在可移動體與介電結構之間，其中防黏連結構是第一矽系半導體。

Description

具有機械堅固的防黏連/逸氣結構的微機電系統裝置

微機電系統（Microelectromechanical system，MEMS）裝置是對機械元件及電子元件進行整合以感測物理量及/或依據周圍環境進行作用的微觀裝置。近年來，MEMS裝置變得越來越普遍。舉例來說，使用MEMS裝置作為感測裝置（例如，運動感測裝置、壓力感測裝置、加速度感測裝置等）已在許多當今的個人電子設備（例如，智慧型電話、健身電子設備、個人計算裝置）中變得廣泛。MEMS裝置也用於其他應用中，例如車輛應用（例如，用於事故檢測及氣囊展開系統（airbag deployment system））、航空航太應用（例如，用於導航系統）、醫療應用（例如，用於患者監護）等。

以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在…之下」、「在…下方」、「下部的」、「在…上方」、「上部的」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

許多MEMS裝置（例如，加速度計（accelerometer）、陀螺儀（gyroscope）等）包括可移動體及固定電極板。可移動體具有平的表面，所述平的表面與固定電極板的相對的平的表面平行對齊且與固定電極板的相對的平的表面間隔開。可移動體回應於外部刺激（例如，壓力、加速度、重力等）而在空腔內部發生位移。此位移會改變可移動體與固定電極板之間的距離。距離的變化可通過可移動體與固定電極之間的電容性耦合的變化來檢測並通過適當的電路進行分析，以匯出與距離變化相關聯的物理量的測量值，例如加速度。

MEMS裝置面臨的設計挑戰之一是防止可移動體黏連到MEMS裝置的相鄰的部件（被稱為黏連的效應）。發生黏連的一個實例是在MEMS裝置的正常運行期間當可移動體突然「黏住」鄰近的表面時發生的。可移動體可能會因若干不同效應中的任何一種效應（例如毛細力（capillary force）、分子范德瓦爾斯力（molecular van der Waals force）或鄰近的表面之間的靜電力）而「黏住」鄰近的表面。這些效應引起此種黏連的程度可根據許多不同的因素而不同，例如表面溫度、表面之間的接觸面積、表面之間的接觸電位差、表面是親水性還是疏水性的，等等。

限制此種黏連的一種局部解決方案是利用設置在空腔中的緩衝器（bumper）結構。緩衝器結構可限制若干此種黏連效應中的任何一種黏連，例如有效地減小可移動體與鄰近的表面之間的總體接觸面積。緩衝器結構通常由具有相對低的屈服應力（yield stress）（例如，小於或等於約1,000兆帕（megapascal，MPa））的材料（例如，鋁-銅（AlCu））製成。然而，由於緩衝器結構通常由具有相對低的屈服應力的材料製成，因此來自可移動體的相對大的衝擊力（impact force）可使緩衝器結構變形（例如，塑性變形）。緩衝器結構的所得變形會降低緩衝器結構在限制將來黏連方面的有效性（例如，由於變形增加了可移動體與變形的緩衝器結構之間的總體接觸面積）。

本申請的各種實施例關於一種具有機械堅固的防黏連結構的MEMS裝置。MEMS裝置包括設置在第一半導體基底之上的層間介電（interlayer dielectric，ILD）結構。ILD結構的上表面至少局部地界定空腔的底部。第二半導體基底設置在ILD結構之上且包括可移動體。可移動體被配置成回應於外部刺激而在空腔內發生移位。防黏連結構設置在可移動體與ILD結構的上表面之間。防黏連結構是矽系半導體（例如，多晶矽、單晶矽、非晶矽等）。由於防黏連結構是矽系半導體，因此防黏連結構具有相對高的屈服應力。由於防黏連結構具有相對高的屈服應力（例如，介於約5,000 MPa與約9,000 MPa之間的屈服應力），因此來自可移動體的相對大的衝擊力可不會使防黏連結構變形（例如，可不會導致防黏連結構的塑性變形）。因此，防黏連結構可改善MEMS裝置的機械堅固性（mechanical robustness），從而擴展現實應用（例如，高抗衝擊性（high-impact resistant）MEMS裝置）及/或改善裝置性能（例如，改善MEMS裝置在工作壽命期間的感測性能）。

圖1示出具有機械堅固的防黏連結構132的微機電系統（MEMS）裝置100的一些實施例的剖視圖。

如圖1中所示，MEMS裝置100包括第一半導體基底102。第一半導體基底102可包括任何類型的半導體本體（例如，單晶矽/互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）塊、矽-鍺（SiGe）、絕緣體上矽（silicon on insulator，SOI）等）。在第一半導體基底102上/中可設置有一個或多個半導體裝置104。所述一個或多個半導體裝置104可為或可包括例如金屬氧化物半導體（metal-oxide-semiconductor，MOS）場效應電晶體（field-effect transistor，FET）、一些其他MOS裝置或一些其他半導體裝置。在一些實施例中，所述一個或多個半導體裝置104可為感測電路106的一部分。在另一些實施例中，第一半導體基底102可被稱為互補金屬氧化物半導體（CMOS）基底。

在第一半導體基底102及所述一個或多個半導體裝置104之上設置有層間介電（ILD）結構108。在ILD結構108中嵌置有內連結構110（例如，銅內連）。內連結構110包括多個導電特徵（例如，金屬線、金屬通孔、金屬接觸件等）。在一些實施例中，ILD結構108包括一個或多個堆疊的ILD層，所述一個或多個堆疊的ILD層可分別包含低介電常數介電質（例如，介電常數小於約3.9的介電材料）、氧化物（例如，二氧化矽（SiO₂ ））等。在另一些實施例中，所述多個導電特徵可包含例如銅（Cu）、鋁（Al）、鎢（W）、鈦（Ti）、氮化鈦（TiN）、鋁-銅（AlCu）、一些其他導電材料或上述的組合。在又一些實施例中，ILD結構108可被稱為介電結構。

在ILD結構108及第一半導體基底102二者之上設置有第二半導體基底112。第二半導體基底112可包括任何類型的半導體本體（例如，單晶矽/CMOS塊、SiGe、SOI等）。在一些實施例中，第二半導體基底112可具有第一摻雜類型（例如，p型/n型）。在另一些實施例中，第二半導體基底112可被稱為MEMS基底。

在一些實施例中，第二半導體基底112通過第一結合結構114（例如，共晶結合結構（eutectic bond structure））結合到第一半導體基底102。第一結合結構114可包括設置在下部結合環118上的上部結合環116。在一些實施例中，第一結合結構114是導電的。下部結合環118可包含例如AlCu、Cu、Al、Ti、金（Au）、錫（Sn）、一些其他結合材料或上述的組合。上部結合環116可包含例如鍺（Ge）、Cu、Al、Au、Sn、一些其他結合材料或上述的組合。

在一些實施例中，在第二半導體基底112及第一半導體基底102二者之上設置有第三半導體基底120。第三半導體基底120可包括任何類型的半導體本體（例如，單晶矽/CMOS塊、SiGe、SOI等）。在另一些實施例中，第三半導體基底120可被稱為頂蓋基底（cap substrate）。在一些實施例中，第三半導體基底120通過第二結合結構122結合到第二半導體基底112。第二結合結構122可包含例如Ge、SiO2、Cu、Al、Au、Sn、Ti、一些其他結合材料或上述的組合。

ILD結構108至少局部地界定空腔124。在一些實施例中，ILD結構108、第二半導體基底112、第一結合結構114、第三半導體基底120及第二結合結構122至少局部地界定空腔124。在另一些實施例中，第三半導體基底120及第二結合結構122至少局部地界定空腔124的上部部分，且ILD結構108及第一結合結構114至少局部地界定空腔124的下部部分。

第二半導體基底112包括可移動體126（例如，檢驗質量體（proof mass））。可移動體126是第二半導體基底112的一部分且通過一個或多個繫繩（tether）懸掛在空腔124中。可移動體126被配置成回應於外部刺激（例如，壓力、加速度、重力等）而在空腔124內部發生移位。在一些實施例中，可移動體126可電耦合到感測電路106（例如，通過內連結構110、第一結合結構114及設置在第二半導體基底112中的經摻雜的導電路徑（未示出））。

在空腔124內設置有第一感測電極128。第一感測電極128通過內連結構110的多個上部導通孔130（例如，金屬通孔）中的一個或多個上部導通孔電耦合到內連結構110。在一些實施例中，內連結構110的所述多個上部導通孔130可為內連結構110的多個最上部導通孔。在另一些實施例中，第一感測電極128可設置在ILD結構108內。在又一些實施例中，第一感測電極128可為內連結構110的上部導電線（例如，上部金屬線）的一部分。

在一些實施例中，內連結構110將第一感測電極128電耦合到感測電路106。在另一些實施例中，感測電路106被配置成測量並分析可移動體126與第一感測電極128之間的電容性耦合的變化，以匯出和可移動體126與第一感測電極128之間的距離變化相關聯的物理量（例如，加速度）的測量值。在一些實施例中，第一感測電極可包含例如TiN、Cu、Al、W、AlCu、一些其他導電材料或上述的組合。在另一些實施例中，第一感測電極128可具有與下部結合環118相同的化學組合物。

在空腔124中設置有防黏連結構132。防黏連結構132設置在可移動體126與ILD結構108之間。在一些實施例中，防黏連結構132接觸ILD結構108。在另一些實施例中，防黏連結構132是導電的。

在一些實施例中，防黏連結構132包含半導體材料（例如，矽（Si）、Ge等）。防黏連結構132可為未經摻雜的半導體（例如，本質半導體）或經摻雜的半導體（例如，非本質半導體）。在另一些實施例中，防黏連結構132包含的第一摻雜類型摻雜劑（例如，n型摻雜劑）的濃度高於第二摻雜類型摻雜劑（例如，p型摻雜劑），或反之亦然。在另一些實施例中，防黏連結構132具有小於或等於約100歐姆-釐米的電阻率。在又一些實施例中，防黏連結構132的電阻率介於約0.5毫歐姆-釐米與約100歐姆-釐米之間。

在一些實施例中，防黏連結構132包含矽。在此種實施例中，防黏連結構132可被稱為矽系防黏連結構。在另一些實施例中，防黏連結構132可基本上由矽組成。應理解，在一些實施例中，基本上由矽組成的防黏連結構132可包含第一摻雜類型摻雜劑及/或第二摻雜類型摻雜劑。在另一些實施例中，防黏連結構132可為矽系半導體。防黏連結構132可為非晶態固體（例如，非晶矽）。在其他實施例中，防黏連結構132可為晶態固體（例如，單晶矽、多晶矽等）。在另一些實施例中，防黏連結構132可為單晶態固體（例如，單晶矽）。在又一些實施例中，防黏連結構132可為多晶態固體（例如，多晶矽）。

在一些實施例中，防黏連結構132可具有大於或等於1,000 MPa的屈服應力。更具體來說，防黏連結構132可具有大於或等於5,000 MPa的屈服應力。更具體來說，防黏連結構132可具有介於5,000 MPa與9,000 MPa之間的屈服應力。在一些實施例中，防黏連結構132具有與第一感測電極128不同的化學組合物。舉例來說，防黏連結構132可為矽系的（例如，單晶矽、多晶矽或非晶矽）且第一感測電極128可為金屬系的（例如，TiN、W、AlCu等）。在另一些實施例中，防黏連結構132的屈服應力大於第一感測電極128的屈服應力。

由於防黏連結構132是矽系半導體，因此防黏連結構132具有相對高的屈服應力。由於防黏連結構具有相對高的屈服應力，因此防黏連結構上相對大的衝擊力（例如，通過可移動體126的衝擊力）可不會使防黏連結構132變形（例如，可不會導致防黏連結構132的塑性變形）。因此，防黏連結構132可改善MEMS裝置100的機械堅固性，從而擴展現實應用（例如，高抗衝擊性MEMS裝置）及/或改善裝置性能（例如，改善MEMS裝置的在工作壽命期間的感測性能）。

在一些實施例中，防黏連結構132的化學組合物不同於下部結合環118的化學組合物。舉例來說，下部結合環118可包含鈦，而防黏連結構132可為多晶矽。在另一些實施例中，防黏連結構132的化學組合物不同於第一感測電極128及下部結合環118二者。

圖2示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖2中所示，防黏連結構132電耦合到內連結構110。在一些實施例中，防黏連結構132電耦合到所述多個上部導通孔130中的一個或多個上部導通孔（例如，一個或多個金屬通孔）。內連結構110可將防黏連結構132電耦合到感測電路106。在另一些實施例中，感測電路106被配置成測量並分析可移動體126與防黏連結構132之間的電容性耦合的變化，以匯出和可移動體126與防黏連結構132之間的距離變化相關聯的物理量（例如，加速度）的測量值。在又一些實施例中，內連結構110可將防黏連結構電耦合到特定的電連接（例如，5伏、0伏等）。

由於防黏連結構132是導電的且電耦合到感測電路106，因此防黏連結構132可用作感測電極。在此種實施例中，防黏連結構132可與第一感測電極128間隔開且與第一感測電極128結合用作第二感測電極。由於防黏連結構132可與第一感測電極128結合用作第二感測電極，因此可改善MEMS裝置100的性能（例如，增加靈敏度、改善精度、減少不正確的感測誤差等）。在其他此種實施例中，防黏連結構132可用作第一感測電極128。換句話說，防黏連結構132與第一感測電極128可為相同的結構。由於防黏連結構132可用作第一感測電極128，因此可降低製作MEMS裝置100的成本（例如，減少微影（photolithography）/沉積（deposition）製程的次數、減少沉積材料的量等）。

圖2中還示出，第一感測電極128與防黏連結構132可包含相同的材料。舉例來說，第一感測電極128及防黏連結構132二者皆可包含矽。在另一些實施例中，第一感測電極128及防黏連結構132二者皆可基本上由矽組成。由於第一感測電極128與防黏連結構132可包含相同的材料，因此可降低製作MEMS裝置100的成本（例如，減少微影/沉積製程的次數）。在一些實施例中，第一感測電極128的化學組合物不同於下部結合環118的化學組合物。

在一些實施例中，第一感測電極128及防黏連結構132二者皆可為矽系半導體。在其他實施例中，防黏連結構132與第一感測電極128可具有不同的化學組合物（例如，分別具有Si及TiN）。在另一些實施例中，防黏連結構132與第一感測電極128可具有相同的晶態結構。舉例來說，防黏連結構132及第一感測電極128二者皆可為非晶態固體（例如，非晶矽）、晶態固體（例如，單晶矽、多晶矽等）、單晶態固體（例如，單晶矽）或多晶態固體（例如，多晶矽）。由於第一感測電極128與防黏連結構132可具有相同的晶態結構，因此可降低製作MEMS裝置100的成本（例如，減少微影製程的次數）。在其他實施例中，防黏連結構132與第一感測電極128可具有不同的晶態結構。舉例來說，防黏連結構132可為晶態固體且第一感測電極128可為非晶態固體，或反之亦然。

圖3示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖3中所示，防黏連結構132包含一種或多種逸氣（outgasing）物種302。在一些實施例中，逸氣物種可為例如氬（Ar）、氫（H）、氮（N）、一些其他逸氣物種或上述的組合。所述一種或多種逸氣物種302被配置成在空腔124被密封之後（或在密封空腔124期間）增大空腔124內部的壓力。在此種實施例中，所述一種或多種逸氣物種302可通過從防黏連結構132逸氣到空腔124中來增大空腔124內部的壓力。由於防黏連結構132可包含所述一種或多種逸氣物種302，因此可降低製作MEMS裝置100的成本（例如，減少形成分開的逸氣結構的微影/沉積/注入（implantation）製程的次數）。此外，由於防黏連結構132是矽系半導體，因此防黏連結構132相對於其他材料可具有改善的逸氣性質（例如，與金屬系逸氣結構相比，矽系半導體逸氣結構可使所述一種或多種逸氣物種302的逸氣更有效）。

在一些實施例中，第一感測電極128包含所述一種或多種逸氣物種302。由於第一感測電極128可包含所述一種或多種逸氣物種302，因此可降低製作MEMS裝置100的成本（例如，減少形成分開的逸氣結構的微影/沉積/注入製程的次數）。在另一些實施例中，第一感測電極128及防黏連結構132二者皆包含所述一種或多種逸氣物種302。由於防黏連結構132及第一感測電極128可包含所述一種或多種逸氣物種302，因此可改善空腔124內部的壓力（例如，增大的壓力、對壓力的改善的控制等）。第一感測電極128與防黏連結構132可包含相同的一種或多種逸氣物種302及/或所述一種或多種逸氣物種302的相同濃度。在其他實施例中，第一感測電極128可包含所述一種或多種逸氣物種302的第一集合（或濃度），且防黏連結構132可包含所述一種或多種逸氣物種302的第二集合（或濃度），第二集合（或濃度）與第一集合（或濃度）不同。

圖4示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖4中所示，在一些實施例中，MEMS裝置100包括多個感測電極128a到128b。舉例來說，MEMS裝置可包括第三感測電極128a及第四感測電極128b。應理解，在一些實施例中，所述多個感測電極128a到128b中的每一者可包括針對第一感測電極128闡述的特徵（例如，結構特徵、化學組合物等），或反之亦然。在一些實施例中，所述多個感測電極128a到128b的上表面是共面的。

第三感測電極128a與第四感測電極128b可具有相同的化學組合物。在其他實施例中，第三感測電極128a具有與第四感測電極128b不同的化學組合物。在一些實施例中，第三感測電極128a與第四感測電極128b具有相同的晶態結構。在其他實施例中，第三感測電極128a與第四感測電極128b可具有不同的晶態結構。

在一些實施例中，防黏連結構132可設置在第四感測電極128b上。應理解，在一些實施例中，防黏連結構132可設置在第三感測電極128a上，或者可在所述多個感測電極128a到128b上分別設置多個防黏連結構。防黏連結構132設置在可移動元件與第四感測電極128b之間。在一些實施例中，防黏連結構132的上表面設置為高於第四感測電極128b的上表面。在另一些實施例中，防黏連結構132的相對的側壁實質上分別與第四感測電極128b的相對的側壁對齊。在又一些實施例中，可移動體126的厚度小於第二半導體基底112的相鄰的部分的厚度。在此種實施例中，可移動體126的最底表面可設置在第二半導體基底112的相鄰的部分的最底表面之間。

圖5示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

在一些實施例中，第四感測電極128b的最外側壁設置在防黏連結構132的最外側壁之間。在另一些實施例中，防黏連結構132可沿著第四感測電極128b的最外側壁在垂直方向上延伸。在又一些實施例中，防黏連結構132可覆蓋第四感測電極128b的上表面及第四感測電極128b的側壁。防黏連結構132可接觸ILD結構108及第四感測電極128b二者。

圖6示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖6中所示，在一些實施例中，MEMS裝置100包括多個防黏連結構132a到132c。舉例來說，MEMS裝置可包括第一防黏連結構132a、第二防黏連結構132b及第三防黏連結構132c（未在圖6中示出）。應理解，在一些實施例中，所述多個防黏連結構132a到132c中的每一者可包括針對防黏連結構132闡述的特徵（例如，結構特徵、化學組合物等），或反之亦然。在一些實施例中，第一防黏連結構132a與第二防黏連結構132b具有相同的化學組合物。在另一些實施例中，第一防黏連結構132a與第二防黏連結構132b具有相同的晶態結構。在其他實施例中，第一防黏連結構132a與第二防黏連結構132b可具有不同的晶態結構。

在一些實施例中，第一感測電極128設置在所述多個防黏連結構132a到132c中的兩個或更多個防黏連結構之間。舉例來說，第一感測電極128可設置在第一防黏連結構132a與第二防黏連結構132b之間。所述多個防黏連結構132a到132c的上表面可與第一感測電極128的上表面共面。

圖7示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖7中所示，所述多個防黏連結構132a到132c的上表面設置為低於第一感測電極128的上表面。在一些實施例中，所述多個防黏連結構132a到132c的上表面設置在第一感測電極128的上表面與第一感測電極128的底表面之間。在其他實施例中，所述多個防黏連結構132a到132c的上表面設置為低於第一感測電極128的底表面。在另一些實施例中，第一感測電極128設置在ILD結構108的第一部分上且所述多個防黏連結構132a到132c可設置在ILD結構108的多個第二部分上。ILD結構108的第一部分的上表面可設置在ILD結構108的所述多個第二部分的上表面上方。

圖8示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖8中所示，所述多個防黏連結構132a到132c的上表面設置為高於第一感測電極128的上表面。在一些實施例中，所述多個防黏連結構132a到132c的底表面設置為高於第一感測電極128的上表面。在其他實施例中，所述多個防黏連結構132a到132c的底表面設置在第一感測電極128的上表面與第一感測電極128的底表面之間。在另一些實施例中，ILD結構108的第一部分的上表面設置為低於ILD結構108的所述多個第二部分的上表面。在又一些實施例中，第一感測電極128的上表面設置為低於ILD結構108的最上表面。在其他實施例中，ILD結構108的最上表面可設置在第一感測電極128的上表面與第一感測電極128的底表面之間。

圖9示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖9中所示，第三防黏連結構132c延伸到ILD結構108中。在一些實施例中，第三防黏連結構132c的第一上表面設置為低於ILD結構108的上表面且第三防黏連結構132c的第二表面設置為高於ILD結構108的上表面。在另一些實施例中，第三防黏連結構132c沿著ILD結構108的上表面在水平方向上延伸。第三防黏連結構132c的底表面可設置為低於第一防黏連結構132a、第二防黏連結構132b及/或第一感測電極128的底表面。在又一些實施例中，所述多個防黏連結構132a到132c設置在第一感測電極128的第一側上。

在一些實施例中，在ILD結構108中設置有逸氣結構902。逸氣結構902包含所述一種或多種逸氣物種302。在另一些實施例中，逸氣結構902的上表面與ILD結構108的上表面共面。逸氣結構902的上表面可設置為低於第一感測電極128的上表面及/或所述多個防黏連結構132a到132c中的一個或多個防黏連結構的上表面。逸氣結構902的上表面可設置為低於第一感測電極128的底表面及/或所述多個防黏連結構132a到132c中的一個或多個防黏連結構的底表面。在又一些實施例中，逸氣結構902可電耦合到所述多個上部導通孔130中的一個或多個上部導通孔130。

在一些實施例中，逸氣結構902包含半導體材料。逸氣結構902可包含矽。在此種實施例中，逸氣結構902可被稱為矽系逸氣結構。逸氣結構902可基本上由矽組成。在另一些實施例中，逸氣結構902可為矽系半導體。逸氣結構902可為非晶態固體。在其他實施例中，逸氣結構902可為晶態固體。逸氣結構902可為單晶態固體。逸氣結構902可為多晶態固體。由於逸氣結構902是矽系半導體，因此逸氣結構902相對於其他材料可具有改善的逸氣性質（例如，與金屬系逸氣結構相比，矽系半導體逸氣結構可使所述一種或多種逸氣物種302的逸氣更有效）。

在一些實施例中，逸氣結構902與所述多個防黏連結構132a到132c可具有相同的化學組合物。由於逸氣結構902與所述多個防黏連結構132a到132c可具有相同的化學組合物，因此可降低製作MEMS裝置100的成本（例如，減少微影/沉積製程的次數）。在其他實施例中，逸氣結構902具有與所述多個防黏連結構132a到132c不同的化學組合物。在另一些實施例中，逸氣結構902與所述多個防黏連結構132a到132c具有相同的晶態結構。在其他實施例中，逸氣結構902與所述多個防黏連結構132a到132c可具有不同的晶態結構。在又一些實施例中，逸氣結構902可設置在第一感測電極128的第二側上，第一感測電極128的第二側與第一感測電極128的第一側相對。在其他實施例中，逸氣結構902可設置在第一感測電極128的第一側上。

圖10示出圖1所示MEMS裝置100的一些其他實施例的剖視圖。

如圖10中所示，在一些實施例中，逸氣結構902及所述多個防黏連結構132a到132c包含所述一種或多種逸氣物種302。舉例來說，第一防黏連結構132a、第二防黏連結構132b、第三防黏連結構132c及逸氣結構902可包含所述一種或多種逸氣物種302。在一些實施例中，逸氣結構902與所述多個防黏連結構132a到132c可包含相同的一種或多種逸氣物種302及/或所述一種或多種逸氣物種302的相同濃度。在其他實施例中，逸氣結構902可包含所述一種或多種逸氣物種302的第三集合（或濃度）且所述多個防黏連結構132a到132c中的每一者可包含所述一種或多種逸氣物種302的第四集合（或濃度），第四集合（或濃度）與第三集合（或濃度）不同。

在一些實施例中，逸氣結構902的上表面可設置為低於ILD結構108的上表面。在另一些實施例中，逸氣結構902可不電耦合到內連結構110。在此種實施例中，ILD結構108可接觸逸氣結構902的整個底表面。

圖11A到圖11E示出圖1所示防黏連結構132的一些實施例的各種佈局圖。

如圖11A中所示，防黏連結構132可具有方形佈局。如圖11B中所示，防黏連結構132可具有圓形佈局。如圖11C中所示，防黏連結構132可具有矩形佈局。如圖11D中所示，防黏連結構132可具有大致環形佈局（例如，方形環、圓形環、矩形環等）。如圖11E中所示，防黏連結構132可具有C形佈局。儘管圖11A到圖11E示出具有各種幾何形狀佈局的防黏連結構132，然而應理解，防黏連結構132可具有其他幾何形狀佈局。

在一些實施例中，防黏連結構132可具有介於約0.1微米（micrometer，µm）與約10 µm之間的高度（例如，最上表面與最底表面之間的高度）。在另一些實施例中，防黏連結構132可具有介於約1 µm與約100 µm之間的寬度。在另一些實施例中，防黏連結構132可具有介於約1 µm與約100 µm之間的長度。在又一些實施例中，防黏連結構132可設置在具有介於約1 µm與約100 µm之間的長度及介於約1 µm與約100 µm之間的寬度的面積內。應理解，以上高度範圍、寬度範圍、長度範圍及面積範圍是非限制性實例，且取決於MEMS裝置100及/或MEMS裝置100的應用的大小，防黏連結構132的高度、防黏連結構132的寬度、防黏連結構132的長度及/或防黏連結構132設置的面積可在以上範圍之外（例如，小於或大於以上範圍）。

圖12A到圖12C示出圖1所示MEMS裝置100的各種簡化佈局圖。圖12A到圖12C是「簡化的」是由於：未示出第三半導體基底120、未示出第二結合結構122、未示出第二半導體基底112、未示出第一結合結構114、未示出內連結構110、未示出第一感測電極128、空腔124的周界由第一虛線示出且可移動體126的周界由第二虛線示出。

如圖12A中所示，在一些實施例中，MEMS裝置100可僅包括單個防黏連結構132。在另一些實施例中，防黏連結構132的佈局可在垂直方向上與可移動體126的周界對齊。舉例來說，防黏連結構132可設置在ILD結構108上，使得可移動體126的邊緣設置在防黏連結構132的內側壁與外側壁之間。在其他實施例中，防黏連結構132可設置在可移動體126的周界內部或可移動體126的周界外部。

如圖12B中所示，在一些實施例中，MEMS裝置100可包括所述多個防黏連結構132a到132c。在一些實施例中，所述多個防黏連結構132a到132c中的每一者可具有相同的幾何形狀佈局（例如，矩形佈局）。所述多個防黏連結構132a到132c可在垂直方向上與可移動體126的周界對齊。在其他實施例中，所述多個防黏連結構132a到132c可設置在可移動體126的周界內部或可移動體126的周界外部。在一些實施例中，所述多個防黏連結構132a到132c中的一些防黏連結構可在垂直方向上與可移動體126的周界對齊，且所述多個防黏連結構132a到132c中的一些其他防黏連結構可設置在可移動體126的周界內部及/或可移動體126的周界外部。舉例來說，第一防黏連結構132a及第二防黏連結構132b可在垂直方向上與可移動體126的周界對齊，且第三防黏連結構132c可設置在可移動體126的周界內部（或可移動體126的周界外部）。

如圖12C中所示，所述多個防黏連結構132a到132c中的一些防黏連結構可具有與所述多個防黏連結構132a到132c中的一些其他防黏連結構不同的幾何形狀佈局。舉例來說，第一防黏連結構132a可具有第一幾何形狀佈局（例如，圓形佈局），第二防黏連結構132b可具有與第一幾何形狀佈局不同的第二幾何形狀佈局（例如，方形環佈局），且第三防黏連結構132c可具有與第一幾何形狀佈局及第二幾何形狀佈局不同的第三幾何形狀佈局（例如，C形佈局）。

圖13到圖27示出用於形成圖10所示MEMS裝置100的一些實施例的一系列剖視圖。

如圖13中所示，在第一半導體基底102之上設置層間介電（ILD）結構108。在ILD結構108中設置內連結構110。此外，內連結構110包括多個上部導通孔130。另外，在第一半導體基底102上/中設置一個或多個半導體裝置104。

在一些實施例中，形成圖13中所示的結構的方法包括通過在第一半導體基底102中形成源極/汲極區對（例如，通過離子注入形成）來形成所述一個或多個半導體裝置104。之後，在第一半導體基底102之上及所述源極/汲極區對之間形成閘極介電質及閘極電極（例如，通過沉積/生長製程及蝕刻製程形成）。接著在所述一個或多個半導體裝置104之上形成第一ILD層，且在第一ILD層中形成接觸開口。在第一ILD層上及接觸開口中形成導電材料（例如，W）。之後，向導電材料中執行平坦化製程（例如，化學機械研磨（chemical-mechanical polishing，CMP））以在第一ILD層中形成導電接觸件（例如，金屬接觸件）。

接著在第一ILD層及導電接觸件之上形成第二ILD層，且在第二ILD層中形成第一導電線溝槽。在第二ILD層上及第一導電線溝槽中形成導電材料（例如，Cu）。之後，向導電材料中執行平坦化製程（例如，CMP）以在第二ILD層中形成導電線（例如，金屬線）。接著在第二ILD層及導電線之上形成第三ILD層，且在第三ILD層中形成導通孔開口。在第三ILD層上及導通孔開口中形成導電材料（例如，Cu）。之後，向導電材料中執行平面化製程（例如，CMP）以在第三ILD層中形成導通孔（例如，金屬通孔）。可重複進行以上用於形成導電線及導通孔的製程任意次數以形成內連結構110。在一些實施例中，形成所述多個上部導通孔130（例如，通過以上用於形成導通孔的製程形成）便完成了內連結構110的形成。在其他實施例中，形成上部導電線（例如，頂部金屬）便完成了內連結構110的形成。在另一些實施例中，可利用例如以下沉積或生長製程形成以上層及/或結構：化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、熱氧化（thermal oxidation）、濺鍍（sputtering）、電化學鍍覆（electrochemical plating）、無電鍍覆（electroless plating）、一些其他沉積或生長製程或上述的組合。

如圖14中所示，在ILD結構108中形成第一開口1402。在一些實施例中，形成第一開口1402的製程包括在ILD結構108及上部導通孔130上形成圖案化遮蔽層（未示出）（例如，負型/正型微影膠）（例如，通過沉積製程及微影製程形成）。之後，將ILD結構108暴露到蝕刻劑（例如，濕式/乾式蝕刻劑），以移除ILD結構108的未被遮蔽的部分，從而形成第一開口1402。

如圖15中所示，在ILD結構108上、所述多個上部導通孔130上及第一開口1402（參見例如圖14）中形成逸氣層1502。逸氣層1502包含一種或多種逸氣物種302。逸氣物種可為例如氬（Ar）、氫（H）、氮（N）、一些其他逸氣物種或上述的組合。在另一些實施例中，逸氣層1502包含半導體材料。逸氣層1502可包含矽。在此種實施例中，逸氣層1502可被稱為矽系逸氣層。逸氣層1502可基本上由矽組成。在又一些實施例中，逸氣層1502可為矽系半導體。逸氣層1502可為非晶態固體。在其他實施例中，逸氣層1502可為晶態固體。逸氣層1502可為單晶態固體。逸氣層1502可為多晶態固體。

在一些實施例中，形成逸氣層1502的製程包括在ILD結構108上、所述多個上部導通孔130上及第一開口1402中沉積逸氣層1502。可通過例如以下製程沉積逸氣層1502：濺鍍、CVD、PVD、ALD、一些其他沉積製程或上述的組合。在另一些實施例中，在形成逸氣層1502期間（或形成逸氣層1502之後），在逸氣層1502中形成所述一種或多種逸氣物種302。舉例來說，可在沉積逸氣層1502期間將所述一種或多種逸氣物種302泵送到處理室中，從而形成其中具有所述一種或多種逸氣物種302的逸氣層1502。

如圖16中所示，在ILD結構108中形成逸氣結構902。在一些實施例中，逸氣結構902被形成為具有與ILD結構108的上表面共面的上表面。在一些實施例中，形成逸氣結構902的製程包括對逸氣層1502（參見例如圖15）執行平坦化製程1602（例如，CMP），以移除逸氣層1502的上部部分，從而形成逸氣結構902。在又一些實施例中，可對逸氣層1502及ILD結構108執行平坦化製程1602，以使逸氣結構902的上表面與ILD結構108的上表面共面。在一些實施例中，形成逸氣結構902的製程可被稱為鑲嵌形成（damascene formation）製程。

如圖17中所示，在ILD結構108之上形成第一感測電極128及下部結合環118。在一些實施例中，用於形成第一感測電極128及下部結合環118的製程包括在ILD結構108、逸氣結構902及所述多個上部導通孔130上沉積導電層（未示出）。可通過例如以下製程沉積導電層：CVD、PVD、ALD、濺鍍、電化學鍍覆、無電鍍覆、供體晶圓（donor wafer）結合沉積（例如，將單個晶體矽SOI晶圓結合到ILD結構108）、一些其他沉積製程或上述的組合。接著在導電層上形成圖案化遮蔽層（未示出）。之後，將導電層暴露到蝕刻劑，以移除導電層的未被遮蔽的部分，從而形成第一感測電極128及下部結合環118。隨後，在一些實施例中，剝除圖案化遮蔽層。

應理解，可利用多個導電層、多個圖案化遮蔽層及多個蝕刻製程（例如，將層暴露到蝕刻劑）來形成第一感測電極128及下部結合環118。舉例來說，可在ILD結構108、逸氣結構902及所述多個上部導通孔130上沉積第一導電層（例如，Si）。在一些實施例中，第一導電層可被形成為在第一層中具有所述一種或多種逸氣物種302。接著在第一導電層上形成第一圖案化遮蔽層。之後，將第一導電層暴露到第一蝕刻劑，以移除第一導電層的未被遮蔽的部分，從而形成第一感測電極128。隨後，在一些實施例中，剝除第一圖案化遮蔽層。

接著在ILD結構108、逸氣結構902、所述多個上部導通孔130及第一感測電極128上沉積第二導電層（例如，TiN）。接著在第二導電層上形成第二圖案化遮蔽層。之後，將第二導電層暴露到第二蝕刻劑，以移除第二導電層的未被遮蔽的部分，從而形成下部結合環118。隨後，在一些實施例中，剝除第二圖案化遮蔽層。應理解，在一些實施例中，下部結合環118可形成在第一感測電極128之前。

如圖18中所示，在ILD結構108中形成第二開口1802。在一些實施例中，形成第二開口1802的製程包括在ILD結構108、逸氣結構902、第一感測電極128、下部結合環118及上部導通孔130上形成圖案化遮蔽層（未示出）。之後，將ILD結構108暴露到蝕刻劑，以移除ILD結構108的未被遮蔽的部分及所述多個上部導通孔130的未被遮蔽的部分，從而形成第二開口1802。

應理解，在一些實施例中，ILD結構108可包括多個ILD層，其中所述多個上部導通孔130中的一個或多個上部導通孔130設置在多個ILD層中。舉例來說，所述多個上部導通孔130中的第一上部導通孔可設置在第一ILD層中。第一上部導通孔具有第一高度。可在第一ILD層及第一上部導通孔上設置第二ILD層。所述多個上部導通孔130中的第二上部導通孔可設置在第一ILD層及第二ILD層二者中。第二上部導通孔具有比第一高度大的第二高度。在另一些實施例中，第二開口1802可形成在第一上部導通孔之上及第二ILD層中。

如圖19中所示，在ILD結構108、第一感測電極128、下部結合環118、逸氣結構902及所述多個上部導通孔130之上形成防黏連層1902。防黏連層1902包含半導體材料。防黏連層1902可包含矽。在此種實施例中，防黏連層1902可被稱為矽系防黏連層。防黏連層1902可基本上由矽組成。在又一些實施例中，防黏連層1902可為矽系半導體。防黏連層1902可為非晶態固體。在其他實施例中，防黏連層1902可為晶態固體。防黏連層1902可為單晶態固體。防黏連層1902可為多晶態固體。

在一些實施例中，防黏連層1902及第一感測電極128可為矽系半導體。在其他實施例中，防黏連層1902與第一感測電極128可具有不同的化學組合物（例如，分別具有Si及TiN）。在一些實施例中，防黏連層1902與第一感測電極128可具有相同的晶態結構。舉例來說，防黏連層1902及第一感測電極128二者皆可為非晶態固體（例如，非晶矽）、晶態固體（例如，單晶矽、多晶矽等）、單晶態固體（例如，單晶矽）或多晶態固體（例如，多晶矽）。在其他實施例中，防黏連層1902與第一感測電極128可具有不同的晶態結構。舉例來說，防黏連層1902可為晶態固體，而第一感測電極128可為非晶態固體，或反之亦然。

在一些實施例中，防黏連層1902可包含一種或多種逸氣物種302。第一感測電極128與防黏連層1902可包含相同的一種或多種逸氣物種302及/或所述一種或多種逸氣物種302的相同濃度。在其他實施例中，第一感測電極128可包含所述一種或多種逸氣物種302的第一集合（或濃度），且防黏連層1902可包含所述一種或多種逸氣物種302的第二集合（或濃度），第二集合（或濃度）與第一集合（或濃度）不同。

在一些實施例中，形成防黏連層1902的製程包括在ILD結構108上、下部結合環118上、第一感測電極128上、逸氣結構902上、所述多個上部導通孔130上沉積防黏連層1902，並對第二開口1802（參見例如圖18）進行加襯（lining）。可通過例如以下製程沉積防黏連層1902：CVD、PVD、ALD、濺鍍、供體晶圓結合沉積、一些其他沉積製程或上述的組合。在另一些實施例中，在形成防黏連層1902期間（或形成防黏連層1902之後）在防黏連層1902中形成所述一種或多種逸氣物種302。舉例來說，可在沉積防黏連層1902期間將所述一種或多種逸氣物種302泵送到處理室中，從而形成其中具有所述一種或多種逸氣物種302的防黏連層1902。

如圖20中所示，在ILD結構108之上/中形成多個防黏連結構132a到132c。在一些實施例中，形成所述多個防黏連結構132a到132c的製程包括在防黏連層1902（參見例如圖19）上沉積圖案化遮蔽層（未示出）。之後，對具有位於適當位置的圖案化遮蔽層的防黏連層1902執行蝕刻製程2002。蝕刻製程2002包括將防黏連層1902暴露到蝕刻劑，以移除防黏連層1902的未被遮蔽的部分，從而形成所述多個防黏連結構132a到132c。隨後，在一些實施例中，剝除圖案化遮蔽層。在另一些實施例中，蝕刻製程2002可移除逸氣結構902的上部部分，使得逸氣結構902的上表面設置為低於ILD結構108的上表面。應理解，在一些實施例中，第一感測電極128與所述多個防黏連結構132a到132c可通過相同的製程形成（例如，其中第一感測電極128及所述多個防黏連結構132a到132c皆是矽系半導體的實施例）。在又一些實施例中，形成所述多個防黏連結構132a到132c的製程被稱為佈局圖案化形成製程。

如圖21中所示，在第三半導體基底120中形成多個第三開口2102。在一些實施例中，形成所述多個第三開口2102的製程包括在第三半導體基底120上形成圖案化遮蔽層（未示出）。之後，將第三半導體基底120暴露到蝕刻劑，以移除第三半導體基底120的未被遮蔽的部分，從而形成所述多個第三開口2102。隨後，在一些實施例中，剝除圖案化遮蔽層。

如圖22中所示，在第三半導體基底120上形成第二結合結構122。在一些實施例中，形成第二結合結構的製程包括在第三半導體基底120上沉積或生長第一結合層（未示出）並對所述多個第三開口2102進行加襯。接著在第一結合層上形成圖案化遮蔽層（未示出）。之後，將第一結合層暴露到蝕刻劑，以移除第一結合層的未被遮蔽的部分，從而形成第二結合結構122。隨後，在一些實施例中，剝除圖案化遮蔽層。在一些實施例中，可通過例如以下製程沉積或生長第一結合層：CVD、PVD、ALD、熱氧化、濺鍍、磊晶製程（epitaxy process）、電化學鍍覆、無電鍍覆、一些其他沉積或生長製程或上述的組合。在另一些實施例中，第一結合層可包含例如Ge、SiO2、Cu、Al、Au、Sn、Ti、一些其他結合材料或上述的組合。應理解，在一些實施例中，可在形成所述多個第三開口2102之前形成第二結合結構122。

如圖23中所示，將第二半導體基底112結合到第三半導體基底120。在一些實施例中，第二半導體基底112通過第二結合結構122結合到第三半導體基底120。在另一些實施例中，將第二半導體基底112結合到第三半導體基底120的製程包括對第二半導體基底112進行定位，以使第二半導體基底112與第三半導體基底120對齊且面向第二結合結構122。之後，將第二半導體基底112結合到第二結合結構122（例如，通過直接結合製程），從而將第二半導體基底112結合到第三半導體基底120。應理解，在一些實施例中，可通過不同的結合製程（例如，混合結合製程（hybrid boning process）、共晶結合製程等）將第二半導體基底112結合到第三半導體基底120。

如圖24中所示，在第二半導體基底112中形成第四開口2402。第四開口2402會減小第二半導體基底112的一部分的厚度。在一些實施例中，形成第四開口2402的製程包括在第二半導體基底112上形成圖案化遮蔽層（未示出）。之後，將第二半導體基底112暴露到蝕刻劑，以移除第二半導體基底112的未被遮蔽的部分，從而形成第四開口2402。隨後，在一些實施例中，剝除圖案化遮蔽層。

如圖25中所示，在第二半導體基底112上形成上部結合環116。在一些實施例中，上部結合環116被形成為在橫向上環繞第四開口2402。在另一些實施例中，形成上部結合環116的製程包括在第二半導體基底112上沉積或生長第二結合層（未示出）並對第四開口2402進行加襯。接著在第二結合層上形成圖案化遮蔽層（未示出）。之後，將第二結合層暴露到蝕刻劑，以移除第二結合層的未被遮蔽的部分，從而形成上部結合環116。隨後，在一些實施例中，剝除圖案化遮蔽層。在另一些實施例中，可通過例如以下製程沉積或生長第二結合層：CVD、PVD、ALD、熱氧化、濺鍍、磊晶製程、電化學鍍覆、無電鍍覆、一些其他沉積或生長製程或上述的組合。在又一些實施例中，第二結合層可包含例如Ge、Cu、Al、Au、Sn、一些其他結合材料或上述的組合。應理解，在一些實施例中，可在形成第四開口2402之前形成上部結合環116。

如圖26中所示，在第二半導體基底112中形成可移動體126。在一些實施例中，形成可移動體126的製程包括在第二半導體基底112及上部結合環116上形成圖案化遮蔽層（未示出），並對第四開口2402（參見例如圖24）進行加襯。之後，將第二半導體基底112暴露到蝕刻劑以移除第二半導體基底112的未被遮蔽的部分，從而形成可移動體126。隨後，在一些實施例中，剝除圖案化遮蔽層。

如圖27中所示，將第二半導體基底112及第三半導體基底120二者結合到第一半導體基底102。在一些實施例中，第二半導體基底112及第三半導體基底120通過上部結合環116及下部結合環118結合到第一半導體基底102。在另一些實施例中，將第二半導體基底112及第三半導體基底120結合到第一半導體基底102的製程包括對第二半導體基底112及第三半導體基底120進行定位，以使上部結合環116與下部結合環118對齊且面對下部結合環118。之後，將上部結合環116結合到下部結合環118（例如，通過共晶結合製程），從而將第二半導體基底112及第三半導體基底120結合到第一半導體基底102。應理解，在一些實施例中，可通過不同的結合製程（例如，混合結合製程、共晶結合製程等）將第二半導體基底112與第三半導體基底120結合到第一半導體基底102。

在一些實施例中，將上部結合環116結合到下部結合環118會形成在橫向上環繞可移動體126的第一結合結構114。在另一些實施例中，將第二半導體基底112及第三半導體基底120結合到第一半導體基底102會形成其中設置有可移動體126的空腔124。在另一些實施例中，在將第二半導體基底112及第三半導體基底120結合到第一半導體基底102之後，將所述一種或多種逸氣物種302逸氣到空腔124中（例如，通過將MEMS裝置100加熱到逸氣溫度）。在又一些實施例中，在將第二半導體基底112及第三半導體基底120結合到第一半導體基底102之後，便完成了MEMS裝置100的形成。

圖28示出形成具有機械堅固的防黏連結構的微機電系統（MEMS）裝置的方法的一些實施例的流程圖。儘管本文中將圖28所示流程圖2800示出並闡述為一系列動作或事件，然而應理解，此類動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，一些動作可以不同的次序發生及/或與除本文中所示出及/或闡述的動作或事件以外的其他動作或事件同步地發生。此外，可能並非需要所有所示出的動作來實施本文中所作說明的一個或多個方面或實施例，且本文中所繪示動作中的一者或多者可以一個或多個單獨的動作及/或階段施行。

在動作2802處，在層間介電（ILD）結構上/中形成感測電極，其中ILD結構設置在第一半導體基底之上。圖17示出與動作2802對應的一些實施例的剖視圖。在一些實施例中，可在形成感測電極之前（或形成感測電極之後）在ILD結構中形成逸氣結構。圖13到圖16示出用於形成逸氣結構的一些實施例的一系列剖視圖。

在動作2804處，在ILD結構之上/中形成一個或多個防黏連結構，其中所述一個或多個防黏連結構是矽系半導體。圖18到圖20示出與動作2804對應的一些實施例的一系列剖視圖。

在動作2806處，將第二半導體基底結合到第三半導體基底。圖21到圖25示出與動作2806對應的一些實施例的一系列剖視圖。

在動作2808處，在第二半導體基底中形成可移動體。圖26示出與動作2808對應的一些實施例的剖視圖。

在動作2810處，將第二半導體基底及第三半導體基底二者結合到第一半導體基底。圖27示出與動作2810對應的一些實施例的剖視圖。

在一些實施例中，本公開提供一種微機電系統（MEMS）裝置。所述MEMS裝置包括設置在第一半導體基底之上的介電結構，其中所述介電結構至少局部地界定空腔。在所述介電結構之上設置有第二半導體基底。所述第二半導體基底包括可移動體，其中所述可移動體的相對的側壁設置在所述空腔的相對的側壁之間。在所述可移動體與所述介電結構之間設置有防黏連結構，其中所述防黏連結構是第一矽系半導體。

在一些實施例中，本公開提供一種微機電系統（MEMS）裝置。所述MEMS裝置包括設置在第一半導體基底上的感測電路。在所述第一半導體基底及所述感測電路之上設置有層間介電（ILD）結構，其中所述ILD結構至少局部地界定空腔。在所述ILD結構中嵌置有內連結構，其中所述內連結構電耦合到所述感測電路。在所述ILD結構之上設置有第二半導體基底。所述第二半導體基底包括可移動體，其中所述可移動體的相對的側壁設置在所述空腔的相對的側壁之間。在所述可移動體與所述ILD結構之間設置有防黏連結構，其中所述防黏連結構是矽系半導體且電耦合到所述內連結構，且其中所述感測電路被配置成測量所述可移動體與所述防黏連結構之間的電容性耦合的變化。

在一些實施例中，本公開提供一種形成微機電系統（MEMS）裝置的方法。所述方法包括在層間介電（ILD）結構之上形成感測電極，其中所述ILD結構設置在第一半導體基底之上。在所述ILD結構之上形成防黏連結構，其中所述防黏連結構是矽系半導體。將第二半導體基底結合到第三半導體基底。在所述第二半導體基底中形成可移動體。在將所述第二半導體基底與所述第三半導體基底結合在一起之後，將所述第二半導體基底及所述第三半導體基底結合到所述第一半導體基底。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。

100:微機電系統（MEMS）裝置 102:第一半導體基底 104:半導體裝置 106:感測電路 108:層間介電（ILD）結構 110:內連結構 112:第二半導體基底 114:第一結合結構 116:上部結合環 118:下部結合環 120:第三半導體基底 122:第二結合結構 124:空腔 126:可移動體 128:感測電極 128a:感測電極 128b:感測電極 130:上部導通孔 132:防黏連結構 132a:防黏連結構 132b:防黏連結構 132c:防黏連結構 302:逸氣物種 902:逸氣結構 1402:第一開口 1502:逸氣層 1602:平坦化製程 1802:第二開口 1902:防黏連層 2002:蝕刻製程 2102:第三開口 2402:第四開口 2800:流程圖 2802、2804、2806、2808、2810:動作

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。圖1示出具有機械堅固的防黏連結構的微機電系統（MEMS）裝置的一些實施例的剖視圖。圖2示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖3示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖4示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖5示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖6示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖7示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖8示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖9示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖10示出圖1所示MEMS裝置的一些其他實施例的剖視圖。圖11A到圖11E示出圖1所示防黏連結構的一些實施例的各種佈局圖。圖12A到圖12C示出圖1所示MEMS裝置的各種簡化佈局圖。圖13到圖27示出用於形成圖10所示MEMS裝置的一些實施例的一系列剖視圖。圖28示出形成具有機械堅固的防黏連結構的微機電系統（MEMS）裝置的方法的一些實施例的流程圖

100:微機電系統(MEMS)裝置

102:第一半導體基底

104:半導體裝置

106:感測電路

108:層間介電(ILD)結構

110:內連結構

112:第二半導體基底

114:第一結合結構

116:上部結合環

118:下部結合環

120:第三半導體基底

122:第二結合結構

124:空腔

126:可移動體

128:感測電極

130:上部導通孔

132:防黏連結構

Claims

一種微機電系統裝置，包括：介電結構，設置在第一半導體基底之上，其中所述介電結構至少局部地界定空腔；第二半導體基底，設置在所述介電結構之上且包括可移動體，其中所述可移動體的相對的側壁設置在所述空腔的相對的側壁之間；以及防黏連結構，設置在所述可移動體與所述介電結構之間，其中所述防黏連結構是第一矽系半導體。
如申請專利範圍第1項所述的微機電系統裝置，更包括：內連結構，設置在所述介電結構中，其中所述防黏連結構電耦合到所述內連結構。
如申請專利範圍第1項所述的微機電系統裝置，其中所述防黏連結構的電阻率介於約0.5毫歐姆-釐米與約100歐姆-釐米之間。
如申請專利範圍第1項所述的微機電系統裝置，其中所述防黏連結構包含一種或多種逸氣物種。
如申請專利範圍第1項所述的微機電系統裝置，更包括：第一電極，設置在所述可移動體與所述介電結構之間，其中所述第一電極包含第一化學組合物且所述防黏連結構包含與所述第一化學組合物不同的第二化學組合物，且其中所述防黏連結構具有比所述第一電極的屈服應力大的屈服應力。
如申請專利範圍第5項所述的微機電系統裝置，更包括：第二電極，設置在所述可移動體與所述介電結構之間，其中：所述第二電極設置在所述防黏連結構與所述介電結構之間；所述第二電極接觸所述介電結構及所述防黏連結構二者；以及所述第二電極具有與所述第一化學組合物相同的第三化學組合物。
如申請專利範圍第1項所述的微機電系統裝置，更包括：電極，設置在所述可移動體與所述介電結構之間，其中所述防黏連結構的最上表面設置為低於所述電極的最上表面。
如申請專利範圍第1項所述的微機電系統裝置，更包括：電極，設置在所述可移動體與所述介電結構之間，其中所述防黏連結構的最上表面設置為高於所述電極的最上表面。
如申請專利範圍第1項所述的微機電系統裝置，更包括：電極，設置在所述可移動體與所述介電結構之間，其中所述防黏連結構的最上表面與所述電極的最上表面共面。
如申請專利範圍第1項所述的微機電系統裝置，更包括：電極，設置在所述可移動體與所述介電結構之間，其中所述電極是第二矽系半導體。
如申請專利範圍第10項所述的微機電系統裝置，其中所述電極及所述防黏連結構二者是非晶態固體。
如申請專利範圍第10項所述的微機電系統裝置，其中所述電極及所述防黏連結構二者是晶態固體。
如申請專利範圍第10項所述的微機電系統裝置，其中所述電極是晶態固體且所述防黏連結構是非晶態固體。
如申請專利範圍第10項所述的微機電系統裝置，其中所述電極是非晶態固體且所述防黏連結構是晶態固體。
一種微機電系統裝置，包括：感測電路，設置在第一半導體基底上；層間介電結構，設置在所述第一半導體基底及所述感測電路之上，其中所述層間介電結構至少局部地界定空腔；內連結構，嵌置在所述層間介電結構中，其中所述內連結構電耦合到所述感測電路；第二半導體基底，設置在所述層間介電結構之上且包括可移動體，其中所述可移動體的相對的側壁設置在所述空腔的相對的側壁之間；以及防黏連結構，設置在所述可移動體與所述層間介電結構之間，其中所述防黏連結構是矽系半導體且電耦合到所述內連結構，且其中所述感測電路被配置成測量所述可移動體與所述防黏連結構之間的電容性耦合的變化。
如申請專利範圍第15項所述的微機電系統裝置，其中所述防黏連結構具有第一上表面及第二上表面，所述第一上表面設置為低於所述層間介電結構的最上表面，且所述第二上表面設置為高於所述層間介電結構的所述最上表面。
如申請專利範圍第15項所述的微機電系統裝置，更包括：矽系逸氣結構，設置在所述可移動體與所述層間介電結構之間，其中所述矽系逸氣結構與所述防黏連結構間隔開。
如申請專利範圍第17項所述的微機電系統裝置，其中所述矽系逸氣結構的最上表面與所述層間介電結構的最上表面共面，且其中所述防黏連結構的最上表面設置為高於所述矽系逸氣結構的所述最上表面。
如申請專利範圍第17項所述的微機電系統裝置，其中所述防黏連結構包含一種或多種逸氣物種。
一種形成微機電系統裝置的方法，所述方法包括：在層間介電結構之上形成感測電極，其中所述層間介電結構設置在第一半導體基底之上；在所述層間介電結構之上形成防黏連結構，其中所述防黏連結構是矽系半導體；將第二半導體基底結合到第三半導體基底；在所述第二半導體基底中形成可移動體；以及在將所述第二半導體基底與所述第三半導體基底結合在一起之後，將所述第二半導體基底及所述第三半導體基底二者結合到所述第一半導體基底。