TW201906350A - 上行控制通道的發送方法、接收方法、裝置、終端及基地台 - Google Patents

上行控制通道的發送方法、接收方法、裝置、終端及基地台 Download PDF

Info

Publication number
TW201906350A
TW201906350A TW107120665A TW107120665A TW201906350A TW 201906350 A TW201906350 A TW 201906350A TW 107120665 A TW107120665 A TW 107120665A TW 107120665 A TW107120665 A TW 107120665A TW 201906350 A TW201906350 A TW 201906350A
Authority
TW
Taiwan
Prior art keywords
uplink control
control channel
target time
control information
fed back
Prior art date
Application number
TW107120665A
Other languages
English (en)
Other versions
TWI677207B (zh
Inventor
高雪娟
Original Assignee
大陸商電信科學技術研究院有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商電信科學技術研究院有限公司 filed Critical 大陸商電信科學技術研究院有限公司
Publication of TW201906350A publication Critical patent/TW201906350A/zh
Application granted granted Critical
Publication of TWI677207B publication Critical patent/TWI677207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0057—Physical resource allocation for CQI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0027—Scheduling of signalling, e.g. occurrence thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/21—Control channels or signalling for resource management in the uplink direction of a wireless link, i.e. towards the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0091—Signaling for the administration of the divided path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本發明提供一種上行控制通道的發送方法、接收方法、裝置、終端及基地台，該發送方法包括：確定發送待回饋的上行控制資訊的多個目標時隙；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。

Description

上行控制通道的發送方法、接收方法、裝置、終端及基地台
本發明屬於通信技術領域，特別是指一種上行控制通道的發送方法、接收方法、裝置、終端及基地台。
隨著移動通信業務需求的發展變化，ITU(International Telecommunication Union，國際電信聯盟)和3GPP等組織都開始研究新的無線通訊系統(例如5G新空口(5G NR，5 Generation New RAT))。新的無線通訊系統中定義了新的訊框結構，支援不同的基帶參數(numerology，包括如子載波間隔等參數)。針對不同的基帶參數，定義了一個子訊框的長度總是1ms，一個子訊框包含A個時隙(slot)，對應不同的基帶參數，A的個數可能不同，用於滿足一個子訊框的長度為1ms。針對不同的基帶參數，一個時隙中可以包含7或14個符號(OFDM(正交頻分複用技術)符號或DFT-S-OFDM(離散傅裡葉變換擴頻的正交頻分複用多址接入技術)符號等)。例如子載波間隔為30kHz時，假設約定或配置一個slot包含7個符號，則為了滿足一個子訊框長度為1ms，一個子訊框中需包含4個slot，假設約定或配置一個slot包含14個符號，則為了滿足一個子訊框長度為1ms，一個子訊框中需包含2個slot。一個時隙可以有多種時隙結構，不同的結構對應一 個時隙中不同的上下行資源劃分，例如一個時隙中的多個符號可以都用於下行傳輸，即下行傳輸時隙(DL only slot)，也可以都用於上行傳輸，即上行傳輸時隙(UL only slot)，還可以部分用於上行傳輸、部分用於下行傳輸，即上下行傳輸時隙(DL+UL slot)。時隙結構可以半靜態通過無線資源控制RRC信令通知給終端，也可以通過組播公共信令動態通知給終端，實現動態改變時隙結構。
由於一個時隙中包含的上行符號個數可能發生變化，5G NR系統中定義了長PUCCH(Physical Uplink Control Channel，物理上行鏈路控制通道)和短PUCCH兩類PUCCH。其中長PUCCH可以為4到14個符號，短PUCCH可以為1或2個符號。為了提高上行覆蓋，上行控制資訊(UCI)在長PUCCH中傳輸時，還可以在多個時隙中進行重複傳輸。由於不同時隙的上行區域大小可能不同，目前如何在多個時隙中進行長PUCCH傳輸還沒有明確方案。
本發明的目的在於提供一種上行控制通道的發送方法、接收方法、裝置、終端及基地台，實現了在多個時隙中進行上行控制通道的目的。
為了達到上述目的，本發明一些實施例提供一種上行控制通道的發送方法，包括：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送； 獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟，包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；或者，根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；或者，接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟，包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊 的上行控制通道的傳輸長度或格式；或者，根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
其中，該按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
其中，該方法還包括：接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下 行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
其中，該在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道。
本發明一些實施例還提供一種上行控制通道的接收方法，包括：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳 輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟，包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙。
其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟之後，該方法包括：將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟，包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標 時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟之後，該方法還包括：將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
其中，該方法還包括：根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
其中，該方法還包括：通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如 下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道，或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
其中，該按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道之後，該方法還包括：從該上行控制通道中獲取該待回饋的上行控制資訊。
其中，該從該上行控制通道中獲取該待回饋的上行控制資訊的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併，並根據合併後的調製符號確定該待回饋的上行控制資訊；若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；或者，對在每個該目標時隙中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊。
本發明一些實施例還提供一種上行控制通道的發送裝置，包括：第一確定模組，用於確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；第一獲取模組，用於獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；發送模組，用於按照確定的該上行控制通道的傳輸長度或格式，在每 個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
其中，該第一確定模組包括：第一確定子模組，用於根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，第二確定子模組，用於根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，第三確定子模組，用於接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該第一獲取模組包括：第一獲取子模組，用於根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，第二獲取子模組，用於根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，第三獲取子模組，用於根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下 行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，第四獲取子模組，用於根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
其中，該發送模組包括：結構確定子模組，用於根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；第一發送子模組，用於根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
其中，該裝置還包括：第一位置確定模組，用於接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，第二位置確定模組，用於根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
其中，該發送模組包括：第二發送子模組，用於若該待回饋的上行控制資訊的大小小於或者等 於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；第三發送子模組，用於若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道。
本發明一些實施例還提供一種終端，包括：處理器；通過匯流排介面與該處理器相連接的記憶體，以及通過匯流排介面與處理器相連接的收發機；該記憶體用於存儲該處理器在執行操作時所使用的程式和資料；通過該收發機發送控制命令；當處理器調用並執行該記憶體中所存儲的程式和資料時，該處理器執行該程式時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中 發送承載該待回饋的上行控制資訊的上行控制通道。
本發明一些實施例還提供一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
本發明一些實施例還提供一種上行控制通道的接收裝置，包括：第二確定模組，用於確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；第二獲取模組，用於獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；接收模組，用於按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
其中，該第二確定模組包括：第四確定子模組，用於根據預先定義的多個目標時隙的資訊，確定發 送待回饋的上行控制資訊的多個目標時隙。
其中，該裝置還包括：第一資訊發送模組，用於將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該第二獲取模組包括：第五獲取子模組，用於根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，第六獲取子模組，用於根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
其中，該裝置還包括：第二資訊發送模組，用於將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控 制通道。
其中，該接收模組包括：傳輸結構確定子模組，用於根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；第一接收子模組，用於根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
其中，該裝置還包括：第三位置確定模組，用於根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
其中，該裝置還包括：第三資訊發送模組，用於通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
其中，該接收模組包括：第二接收子模組，用於若該待回饋的上行控制資訊的大小小於或者等於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；第三接收子模組，用於若該待回饋的上行控制資訊的大小大於該第一 預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道，或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
其中，該裝置還包括：資訊獲取模組，用於從該上行控制通道中獲取該待回饋的上行控制資訊。
其中，該資訊獲取模組包括：第一資訊獲取子模組，用於若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併，並根據合併後的調製符號確定該待回饋的上行控制資訊；第二資訊獲取子模組，用於若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；或者，對在每個該目標時隙 中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊。
本發明一些實施例還提供一種基地台，包括：處理器；通過匯流排介面與該處理器相連接的記憶體，以及通過匯流排介面與處理器相連接的收發機；該記憶體用於存儲該處理器在執行操作時所使用的程式和資料；通過該收發機發送控制命令；當處理器調用並執行該記憶體中所存儲的程式和資料時，該處理器執行該程式時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
本發明一些實施例還提供一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中 接收承載該待回饋的上行控制資訊的上行控制通道。
本發明的上述技術方案至少具有如下有益效果：本發明一些實施例的上行控制通道的發送方法、接收方法、裝置、終端及基地台中，當終端需要在多個目標時隙中傳輸上行控制通道時，終端在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的傳輸，實現了在多個時隙中進行上行控制通道傳輸的目的。
11~13、41~43‧‧‧步驟
21‧‧‧第一確定模組
22‧‧‧第一獲取模組
23‧‧‧發送模組
300、600‧‧‧處理器
310、610‧‧‧收發機
320、620‧‧‧記憶體
330‧‧‧使用者介面
51‧‧‧第二確定模組
52‧‧‧第二獲取模組
53‧‧‧接收模組
圖1表示本發明一些實施例提供的上行控制通道的發送方法的步驟流程圖；圖2表示本發明一些實施例提供的上行控制通道的發送裝置的組成結構圖；圖3表示本發明一些實施例提供的終端的組成結構圖；圖4表示本發明一些實施例提供的上行控制通道的接收方法的步驟流程圖；圖5表示本發明一些實施例提供的上行控制通道的接收裝置的組成結構圖；圖6表示本發明一些實施例提供的基地台的組成結構圖；圖7表示本發明一些實施例提供方法的具體應用中的時隙圖之一；圖8表示本發明一些實施例提供方法的具體應用中的時隙圖之二；圖9表示本發明一些實施例提供方法的具體應用中的時隙圖之三。
為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
如圖1所示，本發明一些實施例提供一種上行控制通道的發送方法，包括：步驟11，確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送，本步驟中，上行控制通道的發送方法一般應用於終端側，即終端確定待回饋的上行控制資訊UCI，並確定待回饋的UCI在多個目標時隙中通過上行控制通道傳輸；步驟12，獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同，本步驟中，不同的目標時隙中承載待回饋的UCI的上行控制通道的傳輸長度或格式是相同的，例如，目標時隙1中承載待回饋的UCI的上行控制通道的傳輸長度為7個符號，則其他目標時隙中(如目標時隙2、3等)承載待回饋的UCI的上行控制通道的傳輸長度均為7個符號；步驟13，按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道，本步驟中，一種傳輸長度或格式對應了一種傳輸結構，即按照對應的傳輸結構在每個目標時隙中發送承載該待回饋的UCI的上行控制通道。
具體的，本發明的一些實施例中，步驟11包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；預先定義可以是終端和基地台均遵守的某一標準的定義；或者，根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；或者，接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，多個目標時隙的資訊至少包括：多個目標時隙的數量以及多個目標時隙的標識；例如，4個目標時隙，目標時隙1、目標時隙2、目標時隙3以及目標時隙4。
進一步的，本發明的一些實施例中步驟12包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制 通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；例如，根據多個目標時隙中的第一個目標時隙的上行區域的大小來確定上行控制通道的傳輸長度或格式；再例如，根據多個目標時隙中的所有目標時隙的上行區域的大小的平均值來確定上行控制通道的傳輸長度或格式；又例如，根據多個目標時隙中上行區域最小的目標時隙的上行區域的大小來確定上行控制通道的傳輸長度或格式。
需要說明的是，上行控制通道的傳輸長度和格式可以是一一對應，例如一個傳輸長度對應唯一一種格式，或者一種格式對應唯一一個傳輸長度；也可以同一個傳輸長度對應多種格式，則確定了格式就可以確定傳輸長度；還可以同一格式對應多個傳輸長度，則確定了傳輸長度就可以確定格式。
進一步的，本發明的一些實施例中，步驟13包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
本發明的一些實施例中，一個傳輸長度或格式對應一種上行控制資訊UCI和參考信號RS的傳輸結構，即根據傳輸長度或格式可以確定上行控制通道進行UCI和RS映射時的映射結構，即上行控制通道所佔用的多個符號中哪些符號用於傳輸UCI，哪些符號用於傳輸RS。例如，傳輸長度為7個符號，格式為x1，則對應的UCI和RS結構為UURRRUU(或為URUURRU)，其中U表示7個符號中傳輸UCI的符號位置，R表示7個符號中傳輸RS的符號位置。又例如，傳輸長度為4個符號，格式為x2，則對應的UCI和RS結構為URRU(或RURU)。綜上，確定了傳輸長度或格式就可以確定對應的UCI和RS結構，就可以按照該結構在上行控制通道中傳輸UCI和RS。
需要說明的是，上述傳輸結構僅為本發明的一些實施例，還可以有其他結構，針對不同傳輸長度以及是否存在符號之間的跳頻，也可以有不同的UCI和RS結構，不是本發明所關注的內容，在此不進行詳細描述。
本發明的一些實施例中，由於多個目標時隙中可能包含相同的上行區域或用於傳輸上行控制通道的上行區域，也可能包含不同的上行區域或用於傳輸上行控制通道的上行區域，則針對相同傳輸長度或格式的上行控制通道，其上行控制通道在多個目標時隙中的位置可能相同也可能不同。故為了更準確的確定承載待回饋的UCI的上行控制通道的位置，本發明一些實施例提供的上行控制通道的發送方法中還需進一步確定多個目標時隙中該上行控制通道的起始位置和/或截止位置。
具體的，確定多個目標時隙中該上行控制通道的起始位置和 /或截止位置的方法還包括：接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
具體的，若多個目標時隙中的每個目標時隙中包含相同大小的上行區域或用於傳輸上行控制通道的上行區域，此時：該上行控制通道在每個目標時隙的上行區域(或用於傳輸上行控制通道的上行區域)中的起始位置和/或截止位置是相同的，可以是預先約定的位置，也可以是根據預設下行控制通道中的指示域確定的。
若多個目標時隙中的至少兩個目標時隙包含不同大小的上行區域或用於傳輸上行控制通道的上行區域，此時：可通過預設下行控制通道的指示域來確定每個上行控制通道的起始位置和/或截止位置；其中，多個目標時隙中的每個目標時隙都對應一個獨立的指示。
或者在多個目標時隙中的第一個目標時隙中的上行控制通道的起始位置和/或截止位置是根據預設下行控制通道中的指示域確定的；其中，該預設下行控制通道中僅指示一個起始位置和/或截止位置；而在多 個目標時隙中的其他目標時隙中，其上行控制通道的起始位置和/或截止位置是根據預先約定的規則確定的，例如預先約定占滿該目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的第A個符號開始，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的倒數第B個符號截止等。
再或者，在多個目標時隙中的每個目標時隙中，其上行控制通道的起始位置和/或截止位置均是根據預先預定的規則確定的。例如，預先約定占滿該目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的第A個符號開始，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的倒數第B個符號截止等。
需要說明的是：如果沒有獲得指示目標時隙的結構的資訊(即不能確定每個目標時隙中的上行區域或用於傳輸上行控制通道的上行區域)，或者如果目標時隙中的上行區域的大小(或用於傳上行控制通道的上行區域的大小)小於確定的傳輸長度或確定的格式對應的傳輸長度，或根據預設下行控制通道的指示或根據預先約定的規則確定的起始位置和/或截止位置與該目標時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)不吻合(例如指示的起始和/或截止位置不在這個範圍內)，則終端可以跳過這個目標時隙，在下一個目標時隙中繼續傳輸(該目標時隙的個數可以計入N個目標時隙，也可以不計入，N為預先確定的傳輸UCI的目標時隙的個數)。
進一步，在上述情況中，如果終端接收到預設下行控制通道，且預設下行控制通道指示上行控制通道的起始位置和/或截止位置，則終端也可以根據指示的起始位置和/或截止位置，以及確定好的傳輸長度或確定好的格式對應的傳輸長度，在該目標時隙中進行上行控制通道傳輸(即不管該目標時隙中的上下行資源配置，不管該目標時隙中的上行區域或上行區域中用於傳輸上行控制通道的區域的大小，終端總是按照指示的位置進行傳輸)；或者，在上述情況中，終端總是根據預先約定的規則確定的該目標時隙中的起始位置和/或截止位置，以及確定好的傳輸長度或確定好的格式對應的傳輸長度，在該目標時隙中進行上行控制通道傳輸(即不管該目標時隙中的上下行資源配置，不管該目標時隙中的上行區域或上行區域中用於傳輸上行控制通道的區域的大小，終端總是按照指示的位置進行傳輸)。
進一步的，本發明的一些實施例中步驟13包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；第一預設值一般可設置為2位元，即當待回饋的UCI為1位元或2位元時，對該1位元或2位元的UCI進行調製後得到1個調製符號，得到的該1個調製符號分別在該多個目標時隙中的每個目標時隙中，在對應的傳輸長度或格式的上行控制通道中進行重複傳輸。
若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制 資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；即當待回饋的UCI大於2位元時，對待回饋的UCI基於對應傳輸長度或格式的上行控制通道中承載UCI的符號個數進行通道編碼和速率匹配，得到編碼後的第一位元序列，並分別在多個目標時隙中的每個目標時隙中進行重複傳輸。
或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；即當待回饋的UCI大於2位元時，對待回饋的UCI基於對應傳輸長度或格式的上行控制通道中承載UCI的符號個數以及目標時隙的個數進行通道編碼和速率匹配，得到編碼後的第二位元序列，並在第二位元序列中取與目標時隙對應的子位元序列在該目標時隙中進行傳輸。例如，第二位元序列為111000111，目標時隙的個數為3個，分別為目標時隙1、目標時隙2以及目標時隙3，與目標時隙1對應的子位元序列為111，與目標時隙2對應的子位元序列為000，與目標時隙3對應的子位元序列為111；則在目標時隙1中傳輸承載子位元序列為111的上行控制通道，在目標時隙2中傳輸承載子位元序列為000的上行控制通道，在目標時隙3中傳輸承載子位元序列為111的上行控制通道。
綜上，本發明一些實施例提供的上行控制通道的發送方法中，當終端需要在多個目標時隙中傳輸上行控制通道時，終端在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的傳輸， 實現了在多個時隙中進行上行控制通道傳輸的目的。
為了更好的實現上述目的，如圖2所示，本發明一些實施例還提供一種上行控制通道的發送裝置，包括：第一確定模組21，用於確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；第一獲取模組22，用於獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；發送模組23，用於按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
具體的，本發明的一些實施例中該第一確定模組21包括：第一確定子模組，用於根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，第二確定子模組，用於根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，第三確定子模組，用於接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中該第一獲取模組22包括：第一獲取子模組，用於根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，第二獲取子模組，用於根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，第三獲取子模組，用於根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，第四獲取子模組，用於根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
具體的，本發明的一些實施例中該發送模組23包括：結構確定子模組，用於根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；第一發送子模組，用於根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
具體的，本發明的一些實施例中該裝置還包括： 第一位置確定模組，用於接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，第二位置確定模組，用於根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
具體的，本發明的一些實施例中該發送模組23包括：第二發送子模組，用於若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；第三發送子模組，用於若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道。
綜上，本發明一些實施例提供的上行控制通道的發送裝置中， 當終端需要在多個目標時隙中傳輸上行控制通道時，終端在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的傳輸，實現了在多個時隙中進行上行控制通道傳輸的目的。
需要說明的是，本發明一些實施例提供的上行控制通道的發送裝置是與上述上行控制通道的發送方法相對應的發送裝置，則上述上行控制通道的發送方法的所有實施例均適用於該上行控制通道的發送裝置，且均能達到相同或相似的有益效果。
為了更好的實現上述目的，如圖3所示，本發明一些實施例還提供一種終端，包括處理器300；通過匯流排介面與該處理器300相連接的記憶體320，以及通過匯流排介面與處理器300相連接的收發機310；該記憶體用於存儲該處理器在執行操作時所使用的程式和資料；通過該收發機310發送控制命令等；當處理器調用並執行該記憶體中所存儲的程式和資料時，該處理器300執行該程式時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
其中，在圖3中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器300代表的一個或多個處理器和記憶體320代表的 記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機310可以是多個元件，即包括發送機和接收機，提供用於在傳輸介質上與各種其他裝置通信的單元。針對不同的使用者設備，使用者介面330還可以是能夠外接內接需要設備的介面，連接的設備包括但不限於小鍵盤、顯示器、揚聲器、麥克風、操縱桿等。
處理器300負責管理匯流排架構和通常的處理，記憶體320可以存儲處理器300在執行操作時所使用的資料。
綜上，本發明一些實施例提供的終端中，當終端需要在多個目標時隙中傳輸上行控制通道時，終端在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的傳輸，實現了在多個時隙中進行上行控制通道傳輸的目的。
需要說明的是，本發明一些實施例提供的終端是與上述上行控制通道的發送方法相對應的終端，則上述上行控制通道的發送方法的所有實施例均適用於該終端，且均能達到相同或相似的有益效果。
為了更好的實現上述目的，本發明一些實施例還提供一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳 輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
其中，電腦可讀存儲介質包括永久性和非永久性、可移動和非可移動媒體可以由任何方法或技術來實現資訊存儲。資訊可以是電腦可讀指令、資料結構、程式的模組或其他資料。電腦的存儲介質的例子包括，但不限於相變記憶體(PRAM)、靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、其他類型的隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電可擦除可程式設計唯讀記憶體(EEPROM)、快閃記憶體或其他記憶體技術、唯讀光碟唯讀記憶體(CD-ROM)、數位多功能光碟(DVD)或其他光學存儲、磁盒式磁帶，磁帶、磁片存儲或其他磁性存放裝置或任何其他非傳輸介質，可用於存儲可以被計算設備訪問的資訊。按照本文中的界定，電腦可讀介質不包括暫存電腦可讀媒體(transitory media)，如調製的資料信號和載波。
需要說明的是，本發明一些實施例提供的電腦可讀存儲介質是與上述上行控制通道的發送方法相對應的電腦可讀存儲介質，則上述上行控制通道的發送方法的所有實施例均適用於該電腦可讀存儲介質，且均能達到相同或相似的有益效果。
為了更好的對上行控制通道的傳輸方法進行描述，如圖4所示，本發明一些實施例還提供一種上行控制通道的接收方法，應用於基地台側，包括： 步驟41，確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送，本步驟中，上行控制通道的發送方法一般應用於終端側，即終端確定待回饋的上行控制資訊UCI，並確定待回饋的UCI在多個目標時隙中通過上行控制通道傳輸；步驟42，獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同，本步驟中，不同的目標時隙中承載待回饋的UCI的上行控制通道的傳輸長度或格式是相同的，例如，目標時隙1中承載待回饋的UCI的上行控制通道的傳輸長度為7個符號，則其他目標時隙中(如目標時隙2、3等)承載待回饋的UCI的上行控制通道的傳輸長度均為7個符號；步驟43，按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道，本步驟中，一種傳輸長度或格式對應了一種傳輸結構，即按照對應的傳輸結構在每個目標時隙中發送承載該待回饋的UCI的上行控制通道。
具體的，本發明的一些實施例中步驟41包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，預先定義可以是終端和基地台均遵守的某一標準的定義。具體的，多個目標時隙的資訊至少包括：多個目標時隙的數量以及多個目標時隙的標識；例如，4個目標時隙，目標時隙1、目標時隙2、目標時隙3以及目標時隙4。
進一步的，本發明的一些實施例中，步驟41之後，該方法包括：將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中步驟42包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；例如，根據多個目標時隙中的第一個目標時隙的上行區域的大小來確定上行控制通道的傳輸長度或格式；再例如，根據多個目標時隙中的所有目標時隙的上行區域的大小的平均值來確定上行控制通道的傳輸長度或格式；又例如，根據多個目標時隙中上行區域最小的目標時隙的上行區域的大小來確定上行控制通道的傳輸長度或格式。
需要說明的是，上行控制通道的傳輸長度和格式可以是一一對應，例如一個傳輸長度對應唯一一種格式，或者一種格式對應唯一一個傳輸長度；也可以同一個傳輸長度對應多種格式，則確定了格式就可以確 定傳輸長度；還可以同一格式對應多個傳輸長度，則確定了傳輸長度就可以確定格式。
進一步的，本發明的一些實施例中，步驟42之後，該方法還包括：將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中步驟43包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
本發明的一些實施例中，一個傳輸長度或格式對應一種上行控制資訊UCI和參考信號RS的傳輸結構，即根據傳輸長度或格式可以確定上行控制通道進行UCI和RS映射時的映射結構，即上行控制通道所佔用的多個符號中哪些符號用於傳輸UCI，哪些符號用於傳輸RS。例如，傳輸長度為7個符號，格式為x1，則對應的UCI和RS結構為UURRRUU(或為URUURRU)，其中U表示7個符號中傳輸UCI的符號位置，R表示7個符號中傳輸RS的符號位置。又例如，傳輸長度為4個符號，格式為x2，則對 應的UCI和RS結構為URRU(或RURU)。綜上，確定了傳輸長度或格式就可以確定對應的UCI和RS結構，就可以按照該結構在上行控制通道中傳輸UCI和RS。
需要說明的是，上述傳輸結構僅為本發明的一些實施例，還可以有其他結構，針對不同傳輸長度以及是否存在符號之間的跳頻，也可以有不同的UCI和RS結構，不是本發明所關注的內容，在此不進行詳細描述。
本發明的一些實施例中，由於多個目標時隙中可能包含相同的上行區域或用於傳輸上行控制通道的上行區域，也可能包含不同的上行區域或用於傳輸上行控制通道的上行區域，則針對相同傳輸長度或格式的上行控制通道，其上行控制通道在多個目標時隙中的位置可能相同也可能不同。故為了更準確的確定承載待回饋的UCI的上行控制通道的位置，本發明一些實施例提供的上行控制通道的發送方法中還需進一步確定多個目標時隙中該上行控制通道的起始位置和/或截止位置。
具體的，確定多個目標時隙中該上行控制通道的起始位置和/或截止位置的方法還包括：根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
且該方法還包括：通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行 共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，若多個目標時隙中的每個目標時隙中包含相同大小的上行區域或用於傳輸上行控制通道的上行區域，此時：該上行控制通道在每個目標時隙的上行區域(或用於傳輸上行控制通道的上行區域)中的起始位置和/或截止位置是相同的，可以是預先約定的位置，也可以是根據預設下行控制通道中的指示域確定的。
若多個目標時隙中的至少兩個目標時隙包含不同大小的上行區域或用於傳輸上行控制通道的上行區域，此時：可通過預設下行控制通道的指示域來確定每個上行控制通道的起始位置和/或截止位置；其中，多個目標時隙中的每個目標時隙都對應一個獨立的指示。
或者在多個目標時隙中的第一個目標時隙中的上行控制通道的起始位置和/或截止位置是根據預設下行控制通道中的指示域確定的；其中，該預設下行控制通道中僅指示一個起始位置和/或截止位置；而在多個目標時隙中的其他目標時隙中，其上行控制通道的起始位置和/或截止位置是根據預先約定的規則確定的，例如預先約定占滿該目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的第A個符號開始，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的倒數第B個符號截止等。
再或者，在多個目標時隙中的每個目標時隙中，其上行控制通道的起始位置和/或截止位置均是根據預先預定的規則確定的。例如，預先約定占滿該目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的第A個符號開始，或者預先約定從目標子訊框中的上行區域或用於傳輸該上行控制通道的上行區域中的倒數第B個符號截止等。
需要說明的是：如果沒有獲得指示目標時隙的結構的資訊(即不能確定每個目標時隙中的上行區域或用於傳輸上行控制通道的上行區域)，或者如果目標時隙中的上行區域的大小(或用於傳上行控制通道的上行區域的大小)小於確定的傳輸長度或確定的格式對應的傳輸長度，或根據預設下行控制通道的指示或根據預先約定的規則確定的起始位置和/或截止位置與該目標時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)不吻合(例如指示的起始和/或截止位置不在這個範圍內)，則終端可以跳過這個目標時隙，在下一個目標時隙中繼續傳輸(該目標時隙的個數可以計入N個目標時隙，也可以不計入，N為預先確定的傳輸UCI的目標時隙的個數)。
進一步，在上述情況中，如果終端接收到預設下行控制通道，且預設下行控制通道指示上行控制通道的起始位置和/或截止位置，則終端也可以根據指示的起始位置和/或截止位置，以及確定好的傳輸長度或確定好的格式對應的傳輸長度，在該目標時隙中進行上行控制通道傳輸(即不管該目標時隙中的上下行資源配置，不管該目標時隙中的上行區域或上行區域中用於傳輸上行控制通道的區域的大小，終端總是按照指示的位置進 行傳輸)；或者，在上述情況中，終端總是根據預先約定的規則確定的該目標時隙中的起始位置和/或截止位置，以及確定好的傳輸長度或確定好的格式對應的傳輸長度，在該目標時隙中進行上行控制通道傳輸(即不管該目標時隙中的上下行資源配置，不管該目標時隙中的上行區域或上行區域中用於傳輸上行控制通道的區域的大小，終端總是按照指示的位置進行傳輸)。
具體的，本發明的一些實施例中步驟43包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；第一預設值一般可設置為2位元，即當待回饋的UCI為1位元或2位元時，對該1位元或2位元的UCI進行調製後得到1個調製符號，得到的該1個調製符號分別在該多個目標時隙中的每個目標時隙中，在對應的傳輸長度或格式的上行控制通道中進行重複傳輸；若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道；即當待回饋的UCI大於2位元時，對待回饋的UCI基於對應傳輸長度或格式的上行控制通道中承載UCI的符號個數進行通道編碼和速率匹配，得到編碼後的第一位元序列，並分別在多個目標時隙中的每個目標時隙中進行重複傳輸。
或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；即當待回饋的UCI大於2位元時，對待回饋的UCI基 於對應傳輸長度或格式的上行控制通道中承載UCI的符號個數以及目標時隙的個數進行通道編碼和速率匹配，得到編碼後的第二位元序列，並在第二位元序列中取與目標時隙對應的子位元序列在該目標時隙中進行傳輸。例如，第二位元序列為111000111，目標時隙的個數為3個，分別為目標時隙1、目標時隙2以及目標時隙3，與目標時隙1對應的子位元序列為111，與目標時隙2對應的子位元序列為000，與目標時隙3對應的子位元序列為111；則在目標時隙1中傳輸承載子位元序列為111的上行控制通道，在目標時隙2中傳輸承載子位元序列為000的上行控制通道，在目標時隙3中傳輸承載子位元序列為111的上行控制通道。
其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
更進一步的，本發明的一些實施例中，基地台接收到上行控制通道之後，該方法還包括：步驟44，從該上行控制通道中獲取該待回饋的上行控制資訊。
具體的，步驟44包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併(可以是調製符號的合併，也可以是位元的合併)，並根據合併後的調製符號確定該待回饋的上行控制資訊； 若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；即基地台將每個目標時隙中接收到的資訊進行合併，得到終端發送的UCI。或者，對在每個該目標時隙中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊；即基地台將每個目標時隙中接收到的資訊級聯在一起進行通道解碼，得到終端發送的UCI。
綜上，本發明一些實施例提供的上行控制通道的接收方法中，當終端需要在多個目標時隙中傳輸上行控制通道時，基地台在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的接收，實現了在多個時隙中進行上行控制通道接收的目的。
為了更好的實現上述目的，如圖5所示，本發明一些實施例還提供一種上行控制通道的接收裝置，包括：第二確定模組51，用於確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；第二獲取模組52，用於獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同； 接收模組53，用於按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
具體的，本發明的一些實施例中該第二確定模組包括：第四確定子模組，用於根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙。
具體的，本發明的一些實施例中該裝置還包括：第一資訊發送模組，用於將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中該第二獲取模組包括：第五獲取子模組，用於根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，第六獲取子模組，用於根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
具體的，本發明的一些實施例中該裝置還包括：第二資訊發送模組，用於將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道 發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中該接收模組包括：傳輸結構確定子模組，用於根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；第一接收子模組，用於根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
具體的，本發明的一些實施例中該裝置還包括：第三位置確定模組，用於根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
具體的，本發明的一些實施例中該裝置還包括：第三資訊發送模組，用於通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
具體的，本發明的一些實施例中該接收模組包括：第二接收子模組，用於若該待回饋的上行控制資訊的大小小於或者等 於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；第三接收子模組，用於若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道，或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
具體的，本發明的一些實施例中該裝置還包括：資訊獲取模組，用於從該上行控制通道中獲取該待回饋的上行控制資訊。
具體的，本發明的一些實施例中該資訊獲取模組包括：第一資訊獲取子模組，用於若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併，並根據合併後的調製符號確定該待回饋的上行控制資訊；第二資訊獲取子模組，用於若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並 對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；或者，對在每個該目標時隙中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊。
綜上，本發明一些實施例提供的上行控制通道的接收裝置中，當終端需要在多個目標時隙中傳輸上行控制通道時，基地台在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的接收，實現了在多個時隙中進行上行控制通道接收的目的。
需要說明的是，本發明一些實施例提供的上行控制通道的接收裝置是與上述上行控制通道的接收方法相對應的接收裝置，則上述上行控制通道的接收方法的所有實施例均適用於該上行控制通道的接收裝置，且均能達到相同或相似的有益效果。
為了更好的實現上述目的，如圖6所示，本發明一些實施例還提供一種基地台，包括：處理器600；通過匯流排介面與該處理器600相連接的記憶體620，以及通過匯流排介面與處理器600相連接的收發機610；該記憶體620用於存儲該處理器600在執行操作時所使用的程式和資料；通過該收發機610發送控制命令；當處理器600調用並執行該記憶體620中所存儲的程式和資料時，該處理器執行該程式時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送； 獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
其中，在圖6中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器600代表的一個或多個處理器和記憶體620代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機610可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。處理器600負責管理匯流排架構和通常的處理，記憶體620可以存儲處理器600在執行操作時所使用的資料。
處理器600負責管理匯流排架構和通常的處理，記憶體620可以存儲處理器600在執行操作時所使用的資料。
綜上，本發明一些實施例提供的基地台中，當終端需要在多個目標時隙中傳輸上行控制通道時，基地台在多個目標時隙中按照相同的上行控制通道的傳輸長度或格式進行上行控制通道的接收，實現了在多個時隙中進行上行控制通道接收的目的。
需要說明的是，本發明一些實施例提供的基地台是與上述上行控制通道的接收方法相對應的基地台，則上述上行控制通道的接收方法的所有實施例均適用於該基地台，且均能達到相同或相似的有益效果。
為了更好的實現上述目的，本發明一些實施例還提供一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
其中，電腦可讀存儲介質包括永久性和非永久性、可移動和非可移動媒體可以由任何方法或技術來實現資訊存儲。資訊可以是電腦可讀指令、資料結構、程式的模組或其他資料。電腦的存儲介質的例子包括，但不限於相變記憶體(PRAM)、靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、其他類型的隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電可擦除可程式設計唯讀記憶體(EEPROM)、快閃記憶體或其他記憶體技術、唯讀光碟唯讀記憶體(CD-ROM)、數位多功能光碟(DVD)或其他光學存儲、磁盒式磁帶，磁帶、磁片存儲或其他磁性存放裝置或任何其他非傳輸介質，可用於存儲可以被計算設備訪問的資訊。按照本文中的界定，電腦可讀介質不包括暫存電腦可讀媒體(transitory media)，如調製的資料信號和載波。
需要說明的是，本發明一些實施例提供的電腦可讀存儲介質 是與上述上行控制通道的接收方法相對應的電腦可讀存儲介質，則上述上行控制通道的接收方法的所有實施例均適用於該電腦可讀存儲介質，且均能達到相同或相似的有益效果。
為了更好的實現上述目的，下面結合附圖對本發明一些實施例提供的上行控制通道的發送方法和接收方法進行舉例說明：假設一個時隙包含7個符號(OFDM或SC-FDMA符號)，假設一個上行控制通道(PUCCH)約定或配置在2個目標時隙中進行傳輸，如果是配置的，可以是高層信令預先配置的，例如對於週期性CSI/SR回饋；也可以是下行控制通道配置的，例如對於ACK/NACK回饋，混合自動重傳請求HARQ回饋時序可以是前一個時隙中的下行傳輸的ACK/NACK在後一個時隙中的上行區域開始進行回饋，也可以是當前時隙中的下行傳輸的ACK/NACK在當前時隙中的上行區域開始進行回饋，HARQ回饋時序關係可以是預先定義的，也可以是高層信令或上述下行控制通道中的相關指示域配置的。
情況1：多個目標時隙中的上行區域相同，如圖7所示，時隙i和時隙i+1的結構都為2個符號為下行區域，1個符號為保護間隔GP，4個符號為上行區域。
終端根據週期UCI的回饋週期確定需要在時隙i中進行CSI/SR回饋，並根據預先約定或高層信令的預先配置或根據2個時隙中的至少一個時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)的大小，確定上行控制通道PUCCH的傳輸長度為4個符號；或者終端根據上述HARQ回饋時序，確定需要在時隙i中進行ACK/NACK回饋，並根據 預先約定或高層信令的預先配置或2個時隙中的至少一個時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)的大小，或與上行控制通道對應的下行控制通道中的指示域，確定PUCCH的傳輸長度為4個符號。
則在時隙i和時隙i+1中的上行區域中，都按照長度為4的PUCCH的UCI和RS結構進行傳輸，如圖7中的PUCCH1和PUCCH2所示；其中，PUCCH在每個時隙中都在上行區域的第一個符號開始傳輸，當然PUCCH在上行區域的起始位置和/或結束位置還可以是信令通知的，例如對應的下行控制通道通知，則可以實現PUCCH在上行區域的任意部分符號上進行傳輸，可以僅針對第一個時隙進行通知，也可以對每個時隙都有相應的通知信令，則不同時隙中的傳輸位置可以不同。
當UCI不超過2位元時，UCI在每個時隙之間重複傳輸，每一個時隙中，根據確定的同一個傳輸長度對應的UCI和RS結構進行傳輸，基地台側則按照同樣的傳輸長度在時隙i和時隙i+1中接收上行控制通道，並將兩個時隙中的UCI進行合併得到最終的UCI；當超過2位元時，可以在每個時隙之間重複傳輸，即終端側基於根據傳輸長度確定的UCI和RS結構中的UCI的傳輸符號個數進行通道編碼和速率匹配，然後在兩個時隙中重複傳輸相同的編碼後序列，基地台側則按照同樣的傳輸長度在時隙i和時隙i+1中接收上行控制通道，並將兩個時隙中接收到的UCI資訊進行合併，得到最終的UCI資訊，也可以在兩個slot中進行聯合編碼傳輸，即終端側基於兩個時隙中根據傳輸長度確定的UCI和RS結構中UCI的傳輸符號總數進行通道編碼和速率匹配，然後分為兩部分分別在兩個時隙中傳輸，基地 台側則按照同樣的傳輸長度在時隙i和時隙i+1中接收上行控制通道，並將兩個時隙中接收到的UCI資訊級聯在一起進行通道解碼，得到最終的UCI資訊。
情況2：多個目標時隙中的上行區域不相同，如圖8所示，時隙i的結構為2個符號為下行傳輸，1個符號為保護間隔GP，4個符號為上行傳輸，而時隙i+1的結構為全上行，即7個符號都為上行傳輸；或者如圖9所示，時隙i的結構為2個符號為下行傳輸，1個符號為保護間隔GP，4個符號為上行傳輸，而時隙i+1的結構為1個符號為下行傳輸，1個符號為保護間隔GP，5個符號為上行傳輸。
終端根據週期UCI的回饋週期確定需要在時隙i中進行CSI/SR回饋，並根據預先約定或高層信令的預先配置或2個時隙中的至少一個時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)的大小，確定PUCCH的傳輸長度為4個符號，或者根據上述HARQ回饋時序，確定需要在時隙i中進行ACK/NACK回饋，並根據預先約定或高層信令的預先配置或2個時隙中的至少一個時隙中的上行區域(或上行區域中用於傳輸上行控制通道的區域)的大小(例如第一個時隙的上行區域大小，或多個時隙的上行區域中的最小值)，或與上行控制通道對應的下行控制通道中的指示域，確定PUCCH的傳輸長度為4個符號。
則在時隙i和時隙i+1中的上行區域中，都按照長度為4的PUCCH的UCI和RS結構進行傳輸，如圖8中的PUCCH1和PUCCH2所示，或如圖9中的PUCCH1和PUCCH2所示；其中，PUCCH在每個時隙中都在UL區域的最後一個符號結束傳輸，即總是佔用上行區域中的最後4個符號 傳輸，當然也可以都在上行區域的第一個符號開始傳輸，即總是佔用上行區域的前4個符號傳輸，當然PUCCH在上行區域的起始和/或結束位置還可以是信令通知的，例如對應的下行控制通道通知，則可以實現PUCCH在上行區域的任意部分符號上進行傳輸，可以僅針對第一個時隙進行通知，也可以對每個時隙都有相應的通知信令，則不同時隙中的傳輸位置可以不同。
當UCI不超過2位元或超過2位元時的傳輸方法同上情況1，不再贅述。
需要說明的是，一些實施例中的時隙結構僅為舉例，每個時隙中包含14個符號時的工作方式同理；上述PUCCH使用4個符號長度(或4個符號長度對應的格式)傳輸僅為舉例，PUCCH還可以使用其他符號長度傳輸/格式進行傳輸，例如4~14中的任意整數長度，工作方式同理，在此一一贅述。
以上所述是本發明的一些實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。

Claims (34)

  1. 一種上行控制通道的發送方法，包括：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道。
  2. 如請求項1所述的上行控制通道的發送方法，其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟，包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；或者，根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；或者，接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  3. 如請求項1所述的上行控制通道的發送方法，其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟，包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者， 根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
  4. 如請求項1所述的上行控制通道的發送方法，其中，該按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
  5. 如請求項4所述的上行控制通道的發送方法，還包括：接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始 位置和/或截止位置。
  6. 如請求項1所述的上行控制通道的發送方法，其中，該在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道。
  7. 一種上行控制通道的接收方法，包括：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
  8. 如請求項7所述的上行控制通道的接收方法，其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟，包括：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙。
  9. 如請求項7所述的上行控制通道的接收方法，其中，該確定發送待回饋的上行控制資訊的多個目標時隙的步驟之後，該方法包括：將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  10. 如請求項7所述的上行控制通道的接收方法，其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟，包括：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
  11. 如請求項7所述的上行控制通道的接收方法，其中，該獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式的步驟之後，該方法還包括：將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  12. 如請求項7所述的上行控制通道的接收方法，其中，該按照確定的該上 行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
  13. 如請求項12所述的上行控制通道的接收方法，還包括：根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
  14. 如請求項12所述的上行控制通道的接收方法，還包括：通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  15. 如請求項7所述的上行控制通道的接收方法，其中，該在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道，或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得 到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
  16. 如請求項15所述的上行控制通道的接收方法，其中，該按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道之後，該方法還包括：從該上行控制通道中獲取該待回饋的上行控制資訊。
  17. 如請求項16所述的上行控制通道的接收方法，其中，該從該上行控制通道中獲取該待回饋的上行控制資訊的步驟，包括：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併，並根據合併後的調製符號確定該待回饋的上行控制資訊；若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；或者，對在每個該目標時隙中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊。
  18. 一種上行控制通道的發送裝置，包括處理器、收發機和記憶體；其中，該處理器用於讀取該記憶體中的程式，執行下列過程：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同； 按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中發送承載該待回饋的上行控制資訊的上行控制通道；該收發機用於接收和發送資料；該記憶體用於保存該處理器執行操作時所使用的資料。
  19. 如請求項18所述的上行控制通道的發送裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，根據高層信令配置的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；和/或，接收預設下行控制通道發送的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  20. 如請求項18所述的上行控制通道的發送裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，根據高層信令的配置確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；和/或，根據預設下行控制通道中的指示域確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及 用於指示目標時隙的時隙結構的組播下行控制通道；和/或，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
  21. 如請求項18所述的上行控制通道的發送裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中發送承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
  22. 如請求項21所述的上行控制通道的發送裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：接收預設下行控制通道發送的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道；和/或，根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置。
  23. 如請求項18所述的上行控制通道的發送裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對該待回饋的上行控制資訊進行調製得到調製符號，在每個該目標時隙中重複發送承載該調製符號的上行控制通道；若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制 通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第一位元序列，在每個該目標時隙中重複發送承載該第一位元序列的上行控制通道；或者，若該待回饋的上行控制資訊的大小大於該第一預設值，根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配得到編碼後的第二位元序列，在每個該目標時隙中發送承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道。
  24. 一種上行控制通道的接收裝置，包括處理器、收發機和記憶體；其中，該處理器用於讀取該記憶體中的程式，執行下列過程：確定發送待回饋的上行控制資訊的多個目標時隙，其中，該待回饋的上行控制資訊在該目標時隙中通過上行控制通道進行發送；獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；其中，每個該目標時隙中的上行控制通道的傳輸長度或格式相同；按照確定的該上行控制通道的傳輸長度或格式，在每個該目標時隙中接收承載該待回饋的上行控制資訊的上行控制通道。
  25. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據預先定義的多個目標時隙的資訊，確定發送待回饋的上行控制資訊的多個目標時隙。
  26. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：將該多個目標時隙的資訊通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源 釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  27. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據預先定義獲取該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式；或者，根據該多個目標時隙中的至少一個目標時隙中的上行區域的大小或至少一個目標時隙中用於傳輸上行控制通道的上行區域的大小，確定該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式。
  28. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：將該目標時隙中承載該待回饋的上行控制資訊的上行控制通道的傳輸長度或格式通過高層信令或者預設下行控制通道發送給終端；其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  29. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據確定的該上行控制通道的傳輸長度或格式，確定該上行控制通道內上行控制資訊和參考信號的傳輸結構；根據該傳輸結構，在每個該目標時隙中接收承載該待回饋的上行控制資訊和參考信號的該上行控制通道。
  30. 如請求項29所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：根據預先約定的規則確定一個或多個目標時隙中該上行控制通道的起始 位置和/或截止位置。
  31. 如請求項29所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：通過預設下行控制通道將確定的一個或多個目標時隙中該上行控制通道的起始位置和/或截止位置發送給終端，其中，該預設下行控制通道為如下通道中的至少一種：在該上行控制通道中進行上行控制資訊回饋的下行共用通道所對應的下行控制通道、在該上行控制通道中進行上行控制資訊回饋的指示下行半持續調度資源釋放的下行控制通道以及用於指示目標時隙的時隙結構的組播下行控制通道。
  32. 如請求項24所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，在每個該目標時隙中接收承載調製符號的上行控制通道；其中，該調製符號為終端對該待回饋的上行控制資訊進行調製得到的調製符號；若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載第一位元序列的上行控制通道，或者，若該待回饋的上行控制資訊的大小大於該第一預設值，在每個該目標時隙中接收承載與目標時隙對應的第二位元序列的子位元序列的上行控制通道；其中，該第一位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列；該第二位元序列是終端根據該上行控制通道中承載該上行控制資訊的符號個數以及該目標時隙的個數對該待回饋的上行控制資訊進行通道編碼和速率匹配後得到的編碼後的位元序列。
  33. 如請求項32所述的上行控制通道的接收裝置，其中，該處理器用於讀取該記憶體中的程式，進一步執行下列過程：從該上行控制通道中獲取該待回饋的上行控制資訊。
  34. 如請求項33所述的上行控制通道的接收裝置，其中，該處理器用於讀取 該記憶體中的程式，進一步執行下列過程：若該待回饋的上行控制資訊的大小小於或者等於第一預設值，對在每個該目標時隙中接收到的調製符號進行合併，並根據合併後的調製符號確定該待回饋的上行控制資訊；若該待回饋的上行控制資訊的大小大於該第一預設值，對在每個該目標時隙中接收到的第一位元序列進行合併，並對合併後的第一位元序列進行解碼以確定該待回饋的上行控制資訊，或者，對在每個該目標時隙中接收到的與第一位元序列對應的調製符號序列進行合併，並基於合併後的調製符號序列得到第一位元序列，對該第一位元序列進行解碼以確定該待回饋的上行控制資訊；或者，對在每個該目標時隙中接收到的第二位元序列的子序列進行級聯，得到第二位元序列，並對該第二位元序列進行解碼以確定該待回饋的上行控制資訊。
TW107120665A 2017-06-16 2018-06-15 上行控制通道的發送方法、接收方法、裝置、終端及基地台 TWI677207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201710456846.X 2017-06-16
CN201710456846.XA CN109152012B (zh) 2017-06-16 2017-06-16 上行控制信道的发送方法、接收方法、装置、终端及基站

Publications (2)

Publication Number Publication Date
TW201906350A true TW201906350A (zh) 2019-02-01
TWI677207B TWI677207B (zh) 2019-11-11

Family

ID=64658936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120665A TWI677207B (zh) 2017-06-16 2018-06-15 上行控制通道的發送方法、接收方法、裝置、終端及基地台

Country Status (7)

Country Link
US (1) US11381364B2 (zh)
EP (2) EP3641194B1 (zh)
JP (2) JP7241706B2 (zh)
KR (2) KR102376765B1 (zh)
CN (1) CN109152012B (zh)
TW (1) TWI677207B (zh)
WO (1) WO2018228434A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109152012B (zh) * 2017-06-16 2021-09-03 大唐移动通信设备有限公司 上行控制信道的发送方法、接收方法、装置、终端及基站
CN111435872B (zh) * 2019-01-11 2022-04-08 大唐移动通信设备有限公司 一种harq-ack反馈方法及终端
WO2021046784A1 (en) * 2019-09-12 2021-03-18 Nokia Shanghai Bell Co., Ltd. Apparatuses and methods for providing and receiving feedback information

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8792427B2 (en) 2009-05-04 2014-07-29 Qualcomm Incorporated Transmission of feedback information for data transmissions on multiple carriers
US9491743B2 (en) * 2010-10-11 2016-11-08 Lg Electronics Inc. Method for transmitting control information and apparatus for same
US10531434B2 (en) 2014-10-02 2020-01-07 Lg Electronics Inc. Method and user equipment for transmitting uplink signal and user equipment for receiving uplink signal
CN106170940B (zh) * 2015-02-13 2019-05-10 华为技术有限公司 传输上行控制信息的方法、用户设备和接入网设备
CN106160988B (zh) * 2015-04-23 2020-04-10 电信科学技术研究院 一种pucch传输方法及装置
CN106301670A (zh) * 2015-05-15 2017-01-04 中兴通讯股份有限公司 上行控制信息的发送方法及装置
CN109792336B (zh) * 2016-09-30 2021-02-26 诺基亚通信公司 Nr pucch覆盖范围扩展
EP3537796A4 (en) * 2016-11-01 2020-10-21 NTT DoCoMo, Inc. USER TERMINAL DEVICE AND RADIO COMMUNICATION PROCEDURES
WO2018112322A2 (en) * 2016-12-16 2018-06-21 Intel IP Corporation Resource allocation and detailed design for new radio (nr) physical uplink control channel (pucch) with multiple slot duration
WO2018128183A1 (ja) * 2017-01-06 2018-07-12 株式会社Ｎｔｔドコモ ユーザ端末及び無線通信方法
US10499424B2 (en) * 2017-02-03 2019-12-03 Nokia Solutions And Networks Oy Scheduling request arrangement for new radio
US11212046B2 (en) * 2017-05-02 2021-12-28 Ntt Docomo, Inc. User terminal and radio communication method
US11121828B2 (en) * 2017-05-04 2021-09-14 Intel IP Corporation Radio (NR) physical uplink structures and schemes
CN109150801B (zh) * 2017-06-16 2023-04-07 大唐移动通信设备有限公司 一种上行控制信道传输方法及装置
CN109152012B (zh) * 2017-06-16 2021-09-03 大唐移动通信设备有限公司 上行控制信道的发送方法、接收方法、装置、终端及基站
US11140575B2 (en) * 2017-08-11 2021-10-05 Qualcomm Incorporated Modifying CSI transmissions over uplink shared resources
CN109391429B (zh) * 2017-08-11 2021-06-11 大唐移动通信设备有限公司 Pucch传输方法、用户设备和装置

Also Published As

Publication number Publication date
EP3641194A4 (en) 2020-05-27
JP2020523884A (ja) 2020-08-06
CN109152012B (zh) 2021-09-03
EP3641194B1 (en) 2023-08-02
KR102446588B1 (ko) 2022-09-23
EP4243330A2 (en) 2023-09-13
US20200204324A1 (en) 2020-06-25
KR20220040499A (ko) 2022-03-30
EP4243330A3 (en) 2023-12-13
WO2018228434A1 (zh) 2018-12-20
US11381364B2 (en) 2022-07-05
TWI677207B (zh) 2019-11-11
JP7241706B2 (ja) 2023-03-17
EP3641194A1 (en) 2020-04-22
CN109152012A (zh) 2019-01-04
JP2023036696A (ja) 2023-03-14
KR102376765B1 (ko) 2022-03-18
KR20200015769A (ko) 2020-02-12

Similar Documents

Publication Publication Date Title
JP7221990B2 (ja) 下り制御情報ｄｃｉの伝送方法、装置及びネットワーク機器
US20180324787A1 (en) SHORT PUCCH FORMATS AND SCHEDULING REQUEST (SR) TRANSMISSION FOR 5th GENERATION (5G) NEW RADIO ACCESS TECHNOLOGY (NR)
CN110214430B (zh) 第五代(5g)新无线电(nr)的短物理上行链路控制信道(pucch)设计
CN110972286B (zh) 一种上行控制信息uci的传输方法、用户终端及基站
CN110419186A (zh) 用于上行链路超高可靠和低延迟通信的下行链路控制通道
TWI677207B (zh) 上行控制通道的發送方法、接收方法、裝置、終端及基地台
TW201937969A (zh) 上行控制資訊的傳輸方法、接收方法、終端、基地台及裝置
CN111106903A (zh) 混合自动重传的反馈方法、接收方法、终端及网络设备
CN109152078B (zh) 上行控制信道的发送方法、接收方法、装置、终端及基站
JP2020509670A (ja) Ｐｕｃｃｈのためのリソースシグナリング
US20230164787A1 (en) Uplink control information transmission method and device
WO2020228419A1 (zh) 一种信令传输的方法、用户终端、基站及存储介质
CN111447665B (zh) 一种被用于功率调整的用户设备、基站中的方法和装置
WO2017028058A1 (zh) 一种传输上行控制信息的方法及装置
EP3738248B1 (en) Uplink control information handling for new radio
JP7003231B2 (ja) アップリンク制御チャネルリソース割当方法および装置
US20220225364A1 (en) User equipments, base stations and methods for indication of uplink transmission
CA3063777A1 (en) Uplink control information transmission method, device, and system
WO2018228194A1 (zh) 上行控制信道的发送方法、接收方法、装置、终端及基站
CN116095842B (zh) 一种用户终端的传输资源复用方法及装置
CN110753394B (zh) 信息发送、接收方法、终端、网络设备和计算机存储介质
JP2022058452A (ja) アップリンク制御チャネルリソース割当方法および装置
WO2023147955A1 (en) Wireless telecommunications apparatuses and methods
CN116248240A (zh) 复用sr和ack的方法、装置及存储介质