TW201824751A - 頻率產生電路、控制方法及降低功耗之方法 - Google Patents

頻率產生電路、控制方法及降低功耗之方法 Download PDF

Info

Publication number
TW201824751A
TW201824751A TW106119972A TW106119972A TW201824751A TW 201824751 A TW201824751 A TW 201824751A TW 106119972 A TW106119972 A TW 106119972A TW 106119972 A TW106119972 A TW 106119972A TW 201824751 A TW201824751 A TW 201824751A
Authority
TW
Taiwan
Prior art keywords
synthesizing circuit
frequency
power
frequency synthesizing
accumulator
Prior art date
Application number
TW106119972A
Other languages
English (en)
Inventor
沈士琦
馮紹惟
郭俊明
王琦學
林昂生
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201824751A publication Critical patent/TW201824751A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave
    • H04W52/0216—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave using a pre-established activity schedule, e.g. traffic indication frame
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0235—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a power saving command
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

一種頻率產生電路包括一頻率合成電路以及一控制器，該頻率合成電路用於根據一參考時脈信號與一通道數量產生一射頻時脈信號；該控制器，耦接於該頻率合成電路，用於產生一斷電控制信號，以控制該頻率合成電路之至少部分切斷電源；其中，該頻率合成電路包含一累加器，用以根據該通道數量產生一累加值，以及該頻率合成電路根據該參考時脈信號與該累加值產生該射頻時脈信號，以及其中，當該頻率合成電路之該至少部分切斷電源時，該控制器維持該累加器之該累加值。

Description

頻率產生電路、控制方法及降低功耗之方法
本發明係關於一種頻率產生(frequency-generating)電路、控制該頻率產生電路之一頻率合成(frequency synthesizer)電路之方法及降低通信裝置之功耗之方法。
無線裝置可以發送和接收資料以與一無線通信系統進行通信。該無線裝置可以包含用於資料發送之一發送器與用於資料接收之一接收器。發送器和接收器可以整合為一收發器(transceiver)。對於資料傳輸，發送器可以將一發送本地振盪(Local Oscillator,LO)信號與資料進行調變(modulate)以獲取一調變後之射頻信號，對該調變後之射頻信號進行放大(amplify)以獲取具有適當輸出功率準位之一輸出射頻(RF)信號，並透過一天線將該輸出射頻信號發送至一基地台(Base Station,BS)。對於資料接收，接收器可以透過天線獲取一接收到之射頻信號，將該接收到之射頻信號放大並使用一接收到之LO信號對該接收之射頻信號進行降頻轉換(down-convert)，並對該降頻轉換後之信號進行處理以恢復(recover)該基地台所 發送之資料。
該無線裝置可以包含一頻率合成器，用以為該收發器產生在所需頻率(desired frequency)上振盪之一信號。該頻率合成器有可能對該收發器之性能具有較強影響。
有鑒於此，本發明提供至少一種頻率產生電路、控制方法及降低功耗之方法。
根據本發明一實施例之頻率產生電路，包括：一頻率合成電路，用於根據一參考時脈信號與一通道(channel)數量產生一射頻時脈信號；以及一控制器，耦接於該頻率合成電路，該控制器用於產生一斷電(power-down)控制信號，用以控制該頻率合成電路之至少部分切斷電源(power down)；其中，該頻率合成電路包含一累加器，用以根據該通道數量產生一累加值，以及該頻率合成電路根據該參考時脈信號與該累加值產生該射頻時脈信號，以及其中，當該頻率合成電路之該至少部分切斷電源時，該控制器維持(maintain)該累加器之該累加值。
根據本發明一實施例之控制方法，用於控制包含於一通信裝置中之一頻率產生電路之一頻率合成電路，該控制方法包括：使用該通信裝置之一控制器產生一斷電控制信號，以控制該頻率合成電路之至少部分來切斷電源，其中，該頻率合成電路包含一累加器，該累加器用以根據一通道數量產生一累加值，以及該頻率合成電路根據一參考時脈信號與該累加值產生一射頻時脈信號；以及當該頻率合成電路之該至少部分切斷電源時，使用該控制器來維持該累加器之該累加值。
根據本發明一實施例之降低功耗之方法，適用於包含一頻率合成電路之一通信裝置，該降低功耗之方法包括：配置該頻率合成電路運作在一正常功率時段內，其中，該頻率合成電路在運作在該正常功率時段內之一功耗量為一第一功率準位；以及配置該頻率合成電路運作在一省電時段內，其中，該頻率合成電路在運作在該省電時段內之一功耗量為一第二功率準位；其中，該第二功率準位低於該第一功率準位。
根據本發明另一實施例之降低功耗之方法，適用於包含一頻率合成電路之一通信裝置，該降低功耗之方法包括：配置該頻率合成電路在運作在一正常功率時段內時產生一第一時脈信號；以及配置該頻率合成電路在運作在一省電時段內時不產生該第一時脈信號。
本發明所提供之頻率產生電路、控制方法及降低功耗之方法，其優點之一在於能夠經由控制一頻率合成電路而降低包含該頻率合成電路之通信裝置之功耗。
100‧‧‧通信裝置
110‧‧‧無線電收發器
120、220‧‧‧數據機
130‧‧‧應用處理器
140‧‧‧用戶識別卡
150‧‧‧記憶體
221‧‧‧基頻處理裝置
222‧‧‧處理器
223‧‧‧內部記憶體
224‧‧‧網卡
300‧‧‧頻率產生電路
301‧‧‧頻率合成電路
302‧‧‧控制器
310、500、503‧‧‧累加器
311‧‧‧TDC
312‧‧‧相位誤差產生器
313‧‧‧迴路濾波器
314‧‧‧DCO
320‧‧‧信號處理鏈
401、501‧‧‧暫存器
402、502‧‧‧加法器
S902~S904、S1002~S1004、S1102~S1104‧‧‧步驟
第1圖為根據本發明一實施例之通信裝置之示意圖。
第2圖為根據本發明一實施例之數據機之示意圖。
第3圖為根據本發明一實施例之頻率產生電路之示意圖。
第4圖為根據本發明一實施例之一累加器之電路示意圖。
第5圖為根據本發明另一實施例之一累加器之電路示意圖。
第6A圖為根據本發明一實施例之第3圖所示頻率合成電路 之相位域運作之簡化示意圖。
第6B圖為根據本發明一實施例之參考時脈信號CK_Ref與射頻時脈信號CK_RF之波形示意圖。
第6C圖為根據本發明一實施例之相位誤差φe之示意圖。
第7A圖為一傳統頻率合成電路設計之功率示意圖。
第7B圖為傳統設計中所獲取之參考相位φRef之示意圖。
第7C圖為傳統頻率合成電路所輸出之射頻時脈信號CK_RF之示意圖。
第8A圖為根據本發明一實施例所提供之頻率合成電路設計之功率示意圖。
第8B圖為根據本發明一實施例所提供之設計中所獲取之參考相位φRef之示意圖。
第8C圖為根據本發明一實施例所提供之頻率合成電路所輸出之射頻時脈信號CK_RF之示意圖。
第9圖為根據本發明一實施例之控制通信裝置中所包含之一頻率合成電路以降低通信裝置之功耗而不影響頻率合成電路之相位同調性之方法流程圖。
第10圖為根據本發明一實施例之用於降低具有上述頻率合成電路之一通信裝置之功耗之方法流程圖。
第11圖為根據本發明另一實施例之具有上述一頻率合成電路之通信裝置之降低功耗之方法流程圖。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定之元件。所屬領域具有通常知識者應可理解，硬體製 造商可能會用不同名詞來稱呼同一個元件。本說明書及申請專利範圍並不以名稱之差異來作為區分元件之方式，而是以元件在功能上之差異來作為區分之準則。在通篇說明書及申請專利範圍當中所提及之「包含」及「包括」為一開放式之用語，故應解釋成「包含但不限定於」。「大致」是指在可接受之誤差範圍內，所屬領域具有通常知識者能夠在一定誤差範圍內解決所述技術問題，基本達到所述技術效果。此外，「耦接」一詞在此包含任何直接及間接之電性連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或透過其它裝置或連接手段間接地電性連接至該第二裝置。「連接」一詞在此包含任何直接及間接、有線及無線之連接手段。以下所述為實施本發明之較佳方式，目的在於說明本發明之精神而非用以限定本發明之保護範圍，本發明之保護範圍當視後附之申請專利範圍所界定者為准。
第1圖為根據本發明一實施例之通信裝置之示意圖。通信裝置100可以為一可攜式電子裝置，如一行動台(Mobile Station,MS)，其中MS也可稱為用戶設備(User Equipment,UE)。通信裝置100可以包含至少一天線模組、無線電收發器110、數據機(modem)120、應用(application)處理器130、用戶識別卡140及記憶體150，其中該至少一天線模組包含至少一天線。無線電收發器110可以透過天線模組接收無線射頻信號，透過天線模組發送無線射頻信號，並執行射頻信號處理。舉例而言，無線收發器110可以將接收到之信號轉換為待處理之中頻(intermediate,IF)信號或基頻(Baseband,BB)信 號，或者接收來自數據機120之IF信號或BB信號，並將接收到之信號轉換為待發送至一網路裝置之無線射頻信號。根據本發明一實施例，網路裝置可以是網絡側之一小區(cell)、一演進型節點B(eNB)、一BS、一行動性管理實體(Mobility Management Entity,MME)等，並透過無線射頻信號與通信裝置100進行通信。
無線收發器110包含用於執行無線電頻率轉換和射頻信號處理之多個硬體裝置。舉例而言，無線電收發器110可以包含用於放大射頻信號之一功率放大電路、用於對射頻信號中不需要之部分進行濾波之一濾波電路、用於產生在一所需無線電頻率賞振盪之一信號之一頻率合成電路、及/或用於執行無線電頻率轉換之一混頻電路。根據本發明一實施例，此處之無線電頻率可以是，舉例而言，用於全球行動通信系統(GSM)之900MHz或1800MHz，或用於通用行動電信系統(UMTS)之1900MHz，或用於長期演進(LTE)系統之任意特定頻帶(frequency band)之頻率等。
數據機120可以是一蜂巢式(cellular)通信數據機，用於處理蜂巢式系統通信協定運作，並對接收自或發送至無線電收發器110之IF信號或BB信號進行處理。應用處理器130運行通信裝置100之作業系統(Operating System,OS)及運行安裝在通信裝置100中之應用程式。在本發明之多個實施例中，數據機120和應用處理器130可以設計為使用一些匯流排或硬體介面相互耦接之分離之晶片，或者也可以整合於一組合晶片(combo chip)(即，系統單晶片(System on Chip,SoC))，本發 明並不僅限於此。
用戶識別卡140可以是SIM卡、USIM卡、R-UIM卡、CSIM卡及其類似，並可通常包含用戶帳戶信息、國際行動用戶識別碼及一SIM應用工具(SIM Application Toolkit,SAT)命令集，以及用戶識別卡140可以為電話簿聯絡方式提供存儲空間。記憶體150可以耦接於數據機120和應用處理器130，並可儲存系統資料或用戶資料。
請注意，為清楚說明本發明之概念，第1圖僅顯示一簡化區塊圖，圖中僅顯示與本發明有關之多個組件。舉例而言，在本發明一些實施例中，通信裝置可進一步包含第1圖未顯示之一些周邊設備(peripheral devices)。在另一實施例中，在本發明一些實施例中，通信裝置可進一步包含耦接於數據機120和應用處理器130之一中央控制器(central controller)。因此，本發明並不僅限於第1圖所示。
請注意，儘管第1圖顯示一單卡單待(Single-Card Single-Standby,SCSS)應用，本發明並不僅限於此。舉例而言，在本發明一些實施例中，通信裝置可以包含多個用戶識別卡以支援多無線電存取技術(Radio Access Technologies,RATs)通信。在該多RAT通信應用中，數據機、無線收發器及/或天線模組可由多個用戶識別卡所共用(sharing)，並可以具備能夠對多個蜂巢式系統通信協定進行處理、以及根據多個蜂巢式系統通信協定對對應之RF信號、IF信號或BB信號進行處理之能力。在閱讀本說明書上述記載之基礎上，在不脫離本發明之精神與範圍前提下，所屬領域具有通常知識者可以作出多種變形及修 改，以產生包含多個無線電收發器及/或多個天線模組並支援多RAT無線通信之通信裝置。因此，在本發明一些實施例中，通信裝置可以經由一些變形及修改而設計為支援一多卡多待(Multi-Card Multi-Standby,MCMS)應用。
請注意，用戶識別卡140可以為如上所述之專屬硬體卡，或者在本發明一些實施例中，在對應數據機之內部記憶體中有可能存在被燒入(burned in)之一些個別之識別碼、編號、位址及其類似，能夠用於識別通信裝置。因此，本發明並不僅限於圖式中所顯示之內容。
第2圖為根據本發明一實施例之數據機之示意圖。數據機220可以是第1圖所示之數據機120，並可包含至少一基頻處理裝置221、處理器222、內部記憶體223及網卡224。基頻處理裝置221可接收來自無線電收發器110之IF或BB信號，並執行IF或BB信號處理。舉例而言，基頻處理裝置221可以將IF或BB信號轉換為多個數位信號，並對數位信號進行處理；反之亦然。基頻處理裝置221可包含用於執行信號處理之多個硬體裝置，如用於執行類比至數位轉換(ADC)之ADC電路、用於執行數位至類比轉換(DAC)之DAC電路、用於增益調整之一放大電路、用於信號調變之一調變電路、用於信號解調之一解調電路、用於信號編碼之一編碼電路、用於信號解碼之一解碼電路等。
處理器222可以控制數據機220之操作。根據本發明一實施例，處理器222可以用於執行數據機220之對應軟體模組之程式代碼。處理器222可以對不同軟體模組維持並執行個 別之任務、線程及/或協定實例(protocol stacks)。在一實施例中，可以實施一協定實例以分別處理一個RAT之多個無線電活動(activities)。然而，也有可能實施多於一個協定實例來同時處理一個RAT之多個無線電活動，或者同一時間只實施一個協定實例來處理多於一個RAT之多個無線電活動等，本發明並不以此為限。
處理器222也可從耦接於數據機之用戶識別卡(例如用戶識別卡140)中讀取資料，以及向用戶識別卡中寫入資料。內部記憶體223可以為數據機220儲存系統資料和用戶資料。處理器222也可以存取內部記憶體223。
網卡224為通信裝置提供互聯網存取。請注意，儘管第2圖所示網卡224配置於數據機之內部，本發明並不僅限於此。在本發明一些實施例中，通信裝置也可以包含配置於數據機之外部之網卡，或者通信裝置也可以耦接於用於提供互聯網存取服務之一外部網卡。因此，本發明不應局限於特定實施方法。
請注意，為清楚說明本發明之概念，第2圖僅顯示一簡化區塊圖，圖中僅顯示與本發明有關之多個組件。因此，本發明並不僅限於第2圖所示內容。
請注意，在本發明一些實施例中，數據機可以包含多於一個處理器及/或多於一個基頻處理裝置。舉例而言，數據機可以包含多個處理器及/或多個基頻處理裝置，以支援多RAT操作。因此，本發明不應局限於第2圖所示內容。
第3圖為根據本發明一實施例之頻率產生電路之 示意圖。頻率產生電路300可以包含於通信裝置之無線收發器110中。根據本發明一實施例，頻率產生電路300可以包含頻率合成電路301和控制器302。頻率合成電路301根據一參考時脈信號CK_Ref和一通道數量Nc來產生一射頻時脈信號CK_RF。通道數量Nc代表射頻時脈信號CK_RF之頻率與參考時脈信號CK_Ref之頻率之一比率(ratio)。
頻率合成電路301可以包含累加器310和信號處理鏈(signal processing chain)320。累加器310根據通道數量Nc來產生一累加值V_acu。信號處理鏈320包含多個信號產生電路，並根據參考時脈信號CK_Ref和該累加值V_acu來產生射頻時脈信號CK_RF。
根據本發明一實施例，頻率合成電路301可以是一全數位鎖相迴路(All-Digital Phase Locked Loop,ADPLL)。舉例而言，如第3圖所示，頻率合成電路301可以包含多個信號產生電路，如時間數位轉換器(Time to Digital Converter,TDC)311、相位誤差(phase error)產生器312、迴路濾波器313及數控振盪器(Digitally Controlled Oscillator,DCO)314。TDC 311對參考時脈信號CK_RF之被取樣之上升邊緣之前之運作時段內之射頻時脈信號CK_RF之上升邊緣(rising edge)之數量進行累加，並在參考時脈信號CK_Ref之上升邊緣輸出該累計之數量Count_N。累加器310基於參考時脈信號CK_Ref進行運作並在參考時脈信號CK_Ref之上升邊緣輸出該累加值V_acu。相位誤差產生器312接收TDC 311之累計之數量Count_N與累加器310之累加值V_acu，並比較累計之數量Count_N與累加值 V_acu間之差異，以產生一相位誤差信號S_err。迴路濾波器313對該相位誤差信號S_err進行濾波以產生一控制信號S_ctrl。DCO 314接收控制信號S_ctrl，並根據控制信號S_ctrl來產生射頻時脈信號CK_RF。
ADPLL經由比較DCO之可變相位(variable phase)與具有長期高精度之參考時脈信號CK_Ref之參考相位，以運作在真實相位域(true phase domain)。該比較結果為一數位相位誤差，該數位相位誤差在被數位迴路濾波器進行濾波後，以負回授(negative feedback)之方式對該DCO之頻率進行調整。
根據本發明一實施例，累加值V_acu包含頻率合成電路之相位信息，並與參考相位φRef正相關(positively related to)。
第4圖為根據本發明一實施例之一累加器之電路示意圖。累加器400可以包含用以儲存相位資訊之暫存器(register)401與加法器402。加法器402將接受到之通道數量Nc進行累加以產生累加值V_acu。暫存器401儲存該累加值V_acu，在本實施例中為參考相位φRef。
請注意，儘管在第3圖所示之實施例中，頻率合成電路301實施為一不支援多模除數分頻器(Multi Modulus Divider,MMD)之ADPLL(MMD-less ADPLL)，本發明並不僅限於此。在本發明另一些實施例中，頻率合成電路301也可以實施為一支援多模除數分頻器之ADPLL(MMD ADPLL)、一類比鎖相迴路(Phase Locked Loop,PLL)或任意其它類型之PLL。
根據本發明一實施例，當頻率合成電路301為一不 支援MMD之ADPLL時，累加器310為該不支援MMD之ADPLL中之一積分器(integrator)。根據本發明另一實施例，當頻率合成電路301為一支援MMD之ADPLL時，累加器310為該支援MMD之ADPLL中之一三角積分調變(Sigma Delta Modulation,SDM)累加器。
第5圖為根據本發明另一實施例之一累加器之電路示意圖。累加器500為第一階(first-order)SDM累加器，並通常實施於一支援MMD之ADPLL中。累加器500可以包含用於儲存相位資訊之暫存器501、加法器502及累加器503。通道數量Nc之整數部分(integer part)和小數部分(fractional part)在該結構中是分離的。加法器502將通道數量Nc之整數部分與累加器503之累加結果之進位訊號(carrier)相加。累加器503累加通道數量Nc之小數部分。暫存器501儲存累加器503之累加值以作為相位資訊。
第6A圖為根據本發明一實施例之第3圖所示頻率合成電路之相位域(phase domain)運作之簡化示意圖。參考相位φRef是經由累加2π*Nc(φRef=φRef+2π*Nc)之相位來獲取的。射頻時脈相位φRF被回授以與參考相位φRef進行比較，以獲取相位誤差φe。
第6B圖為根據本發明一實施例之參考時脈信號CK_Ref與射頻時脈信號CK_RF之波形示意圖。在本實施例中，一個參考時脈週期之長度為1/fRef，其中1/fRef為參考時脈信號CK_Ref之頻率。如第6B圖所示，參考時脈週期是從時間(t-1)至時間t。在從時間(t-1)至時間t之參考時脈週期內，理想之射 頻時脈信號CK_RF運行Nc個(即，通道數量)週期。因此，在時間t時之參考相位φRef可以推導出為φRef(t)=φRef(t-1)+2π*Nc。
第6C圖為根據本發明一實施例之相位誤差φe之示意圖。如第6C圖所示，透過頻率合成電路之負回授迴路，相位誤差φe可逐漸收斂(converge)，以及射頻時脈相位φRF與參考相位φRef可最終對齊(align)。請注意，此處「重置(Reset)」代表對累加器執行之重置操作。如第6C圖所示，每次累加器被重置，累加值被重置為0或任意隨機值，且相位資訊丟失。以此方式，射頻時脈相位φRF與參考相位φRef需要重新對齊(re-align)。
由於頻率合成電路可能對收發器之性能產生重大影響，因此，在傳統設計中，即便是在未被使用之時段內，頻率合成電路也不會被關閉(shut down)，以確保累加器不會被重置，從而避免相位非同調性(phase incoherence)問題。
然而，功耗已成為目前之重要課題，尤其是當制造一通信裝置之產品時，為降低通信裝置之功耗而不影響頻率合成電路之相位同調性(phase coherency)，本發明提供了有關頻率產生電路及控制方法之新設計。
根據本發明一實施例，頻率產生電路300中之控制器302可以產生斷電控制信號，用於控制頻率合成電路301中之至少部分在一睡眠時段內切斷電源(或者，關閉)，並可產生一電源開啟(power-on)控制信號，用於控制頻率合成電路301之該至少部分在一喚醒時段內開啟電源(或，喚醒)。該睡眠時段可以是頻率合成電路不需要輸出射頻時脈信號CK_RF之 一無用時段，這是因為在該無用時段內通信裝置不需要執行任何發送或接收。喚醒時段可以是頻率合成電路需要輸出射頻時脈信號CK_RF之有用時段。舉例而言，當網路裝置向通信裝置發送非連續分段(discontinuous segments)之資料時，通信裝置可以非連續地執行對應之接收。通信裝置可以在該非連續分段到達之時段內喚醒並接收資料，並在一睡眠時段內進入睡眠。在該睡眠時段內，通信裝置可以運作在一低功率模式下以將頻率合成電路之部分或全部切斷電源來節省功耗。
為減少通信裝置之功耗而不影響頻率合成電路301之相位同調性，當該頻率合成電路之該至少部分在睡眠時段內切斷電源以回應該斷電控制信號時，控制器302可以維持累加器310中之累加值V_acu。
根據本發明第一方面之一實施例，控制器302可以經由不向累加器310提供斷電控制信號來維持累加器310之累加值V_acu，以使得累加器310能夠在至少一信號產生電路切斷電源(或關閉)以回應該斷電控制信號時仍保持運作。更具體地，當在睡眠時段內控制器302向至少一信號產生電路(如DCO 314)提供斷電控制信號以切斷電源時，頻率合成電路在該睡眠時段內不會輸出射頻時脈信號CK_RF。然而，在本發明之該實施例中，控制器302不會向累加器310提供斷電控制信號，以便累加器310能夠保持運作。以此方式，即便當頻率合成電路之其它部分進入睡眠，累加器310仍可以保持累加，以及儲存於暫存器(例如，第4圖所示之暫存器401，或當該頻率合成電路實施為支援MMD之ADPLL時第5圖所示之暫存器501)中之 相位資訊可以被保留而不會丟失。
根據本發明第二方面之一實施例，控制器302也可向累加器310提供斷電控制信號，以控制累加器在睡眠時段內切斷電源。在睡眠時段內，頻率合成電路不會輸出射頻時脈信號CK_RF。當向累加器提供斷電控制信號時，控制器302可以經由讀取累加器310之暫存器(如第4圖所示之暫存器401，或當頻率合成電路實施為一支援MMD之ADPLL時第5圖所示之暫存器501)以獲取一目前累加值，來維持累加器301之累加值V_acu。換言之，控制器302可以在累加器310切斷電源之前獲取該最終累加值。控制器302可以進一步估測累加器310在該睡眠時段結束時應獲取之一未來累加值，並將該未來累加值寫回該暫存器。
以此方式，儲存於暫存器中之相位資訊可以被恢復(restore)。
根據本發明一實施例，控制器302可以根據該目前累加值、該參考時脈信號CK_Ref之參考時脈週期之長度、及該睡眠時段之長度來估測該未來累加值。
使用第6A圖所示之操作作為舉例，並假設當前累加值(換言之，在累加器310切斷電源前之最終累加值)為A1，參考時脈信號CK_Ref之參考時脈週期之長度為L1，睡眠週期之長度為L2：控制器302可以使用(L2/L1)來先計算該睡眠時段占用了多少個參考時脈週期。然後，控制器302可以將該未來累加值估測為φRef=A1+2π*Nc*(L2/L1)。另一種方式是計算從累加器310之「重置」至該喚醒時段之起始之該運作時段之長 度L3。然而，控制器302可以將該未來累加值估測為φRef=2π*Nc*(L3/L1)。
根據本發明一實施例，控制器302所獲取之該未來累加值與累加器310在未切斷電源並持續運作至該睡眠時段結束時應獲取之該累加值相同。在本發明之該實施例中，由於該未來累加值被寫回暫存器，因此，當累加器310再次開啟電源(例如，用以回應一電源開啟控制信號)時，累加器310可以基於當前儲存於該暫存器中之該累加值恢復相位資訊並保持累加。
由於儲存於暫存器中之相位資訊可以被正確恢復，因此，即便頻率合成電路在一睡眠時段內進入睡眠狀態(換言之，切斷電源)以降低通信裝置之功耗，該頻率合成電路之相位同調性也不會受到影響。
第7A圖為一傳統頻率合成電路設計之功率示意圖，其中，SX功率代表頻率合成電路之功率，以及symX代表在時間域中之第X個符元(symbol)。第7B圖為傳統設計中所獲取之參考相位φRef之示意圖。第7C圖為傳統頻率合成電路所輸出之射頻時脈信號CK_RF之示意圖。
如第7A圖所示，頻率合成電路總是開啟電源並不會進入睡眠(換言之，不會切斷電源)，即便是當大多數符元均處於未被使用時段(unused period)而只有符元0、1、2和3處於被使用時段(used period)。如第7B圖所示，由於頻率合成電路未進入睡眠，因此，參考相位φRef可以繼續被累加。如第7C圖所示，頻率合成電路之輸出之相位是同調的，這是因為頻率 合成電路未進入睡眠。
第8A圖為根據本發明一實施例所提供之頻率合成電路設計之功率示意圖。第8B圖為根據本發明一實施例所提供之設計中所獲取之參考相位φRef之示意圖。第8C圖為根據本發明一實施例所提供之頻率合成電路所輸出之射頻時脈信號CK_RF之示意圖。
如第8A圖所示，頻率合成電路僅在被使用時段內開啟電源而在未被使用時段內切斷電源。即便當頻率合成電路切斷電源時，相位資訊參考相位φRef可以被控制器302所恢復並寫回累加器310之暫存器。如第8C圖所示，頻率合成電路之輸出之相位是同調的，這是因為相位資訊可以被控制器302所正確恢復。
請注意，第7B圖所示之所獲取之參考相位φRef也可代表本發明之該第一方面之一實施例中所維持之相位資訊之結果，這是因為在本發明之該第一方面，累加器未被切斷電源；以及如第8B圖所示之所獲取之參考相位φRef代表根據本發明之該第二方面之一實施例所維持之相位資訊之結果。另外，第8A圖可以代表在本發明之該第一方面與該第二方面之多個實施例中所提供之頻率合成電路設計之一功率示意圖，以及第8C圖可以代表在本發明之該第一方面和該第二方面之多個實施例中所提供之頻率合成電路所輸出之射頻時脈信號CK_RF之示意圖。
第9圖為根據本發明一實施例之控制通信裝置中所包含之一頻率合成電路以降低通信裝置之功耗而不影響頻 率合成電路之相位同調性之方法流程圖。首先，控制器產生一斷電控制信號，以控制該頻率合成電路之至少部分在一睡眠時段內切斷電源(步驟S902)。接著，當該頻率合成電路之該至少部分切斷電源時，該控制器維持該累加器之該累加值(步驟S904)。
第10圖為根據本發明一實施例之用於降低具有上述頻率合成電路之一通信裝置之功耗之方法流程圖。首先，該頻率合成電路可以配置為在一正常功率時段內運作在一正常功率模式下(步驟S1002)。根據本發明一實施例，當運作在該正常功率時段內時，頻率合成電路之功耗量處於第一功率準位，該頻率合成電路可以預設配置為運作在正常功率模式下，以及當運作在該正常功率模式下時，該頻率合成電路產生並輸出一第一時脈信號。請注意，該頻率合成電路運作在正常功率模式下之該時段可以視為該正常功率時段。
接著，當有需要時，該頻率合成電路可以配置為在一省電時段內運作在一省電模式下，以降低功耗(步驟S1004)。根據本發明一實施例，當運作在該節點模式下時，該頻率合成電路之功耗量為一第二功率準位，以及該第二功率準位低於該第一功率準位。另外，根據本發明一實施例，當運作在該省電時段內時，該頻率合成電路不會產生並輸出該第一時脈信號。請注意，該頻率合成電路運作在該省電模式下之該時段可以視為該省電時段。
對了不影響該頻率合成電路之相位同調性，當該頻率合成電路運作在省電模式下時，如上述多個實施例所述維 持累加器310之累加值V_acu。
在本發明之多個實施例中，該配置可以使用控制器302、處理器222或基於不同設計之任意其它裝置或方法來實現。作為舉例，根據本發明一實施例，當有需要時，頻率產生電路300中之控制器302可以產生一斷電控制信號，以控制或配置頻率合成電路301運作在省電模式。在該省電模式下，頻率合成電路301之至少部分被切斷電源(或關閉)以降低功耗，且該頻率合成電路不會產生並輸出該第一時脈信號。當該頻率合成電路運作在省電模式下時，控制器302可以進一步根據如上所述之多個實施例來維持累加器310之累加值V_acu，以便不影響該頻率合成電路之相位同調性。
當不需要運作在省電模式下時，頻率合成電路可以配置為退出該省電模式並繼續(resume)運作在正常功率模式下。作為舉例，根據本發明一實施例，頻率產生電路300中之控制器302可以產生電源開啟控制信號，以控制或配置頻率合成電路301繼續運作在正常功率模式下，並產生及輸出一第二時脈信號。經由應用上述已維持之累加值，第二時脈信號之相位與該第一時脈信號之相位同調，例如，如第8C圖所示，在符元1處之頻率合成電路之輸出之相位與在符元0處之輸出之相位是同調的。
第11圖為根據本發明另一實施例之具有上述一頻率合成電路之通信裝置之降低功耗之方法流程圖。首先，當運作在一正常功率時段內時，該頻率合成電路可以配置為產生一第一時脈信號(步驟S1102)。根據本發明一實施例，頻率合成 電路可以預設配置為運作在一正常功率模式下。
接著，當運作在一省電時段內時，當有需要時，該頻率合成電路可以配置為不產生該第一時脈信號，以降低功耗(步驟S1104)。
為不影響該頻率合成電路之相位同調性，當該頻率合成電路運作在該省電時段內時，如上述多個實施例所述維持累加器310之累加值V_acu。
當不需要運作在該省電模式下時，該頻率合成電路可以配置為退出該省電模式/時段，並產生一第二時脈信號。該頻率合成電路之配置之描述可以參考上文所述，簡潔起見，此處不再贅述。經由應用如上所述已維持之累加值，該第二時脈信號之相位與該第一時脈信號之相位同調。
本發明所提供之頻率產生電路、控制方法及降低功耗之方法，其優點之一在於能夠經由控制一頻率合成電路而降低包含該頻率合成電路之通信裝置之功耗。
本發明之多個實施例可以實施為多種方式。舉例而言，該多個實施例可以使用硬體、軟體或其任意組合來實施。應當理解，執行上述多種功能之任意組件或組件之集合，通常可以視為控制上述功能之一個或多個處理器。該一個或多個處理器可以以多種方式來實施，如使用專屬硬體或使用微碼或軟體進行程式化以執行上述多種功能之通用硬體。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬領域具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為准。

Claims (10)

  1. 一種頻率產生電路，包括：一頻率合成電路，用於根據一參考時脈信號與一通道數量產生一射頻時脈信號；以及一控制器，耦接於該頻率合成電路，該控制器用於產生一斷電控制信號，用以控制該頻率合成電路之至少部分切斷電源；其中，該頻率合成電路包含一累加器，用以根據該通道數量產生一累加值，以及該頻率合成電路根據該參考時脈信號與該累加值產生該射頻時脈信號；以及其中，當該頻率合成電路之該至少部分切斷電源時，該控制器維持該累加器之該累加值。
  2. 根據申請專利範圍第1項之頻率產生電路，其中，該控制器進一步將該切斷電源控制信號提供給該累加器，以控制該累加器在一睡眠時段內切斷電源。
  3. 根據申請專利範圍第2項之頻率產生電路，其中，該控制器經由在向該累加器提供該斷電控制信號時讀取該累加器之一暫存器來獲取一目前累加值、估測在該睡眠時段結束時該累加器應獲取之一未來累加值、以及將該未來累加值寫回該暫存器，來維持該累加器之該累加值。
  4. 一種控制方法，用於控制包含於一通信裝置中之一頻率產生電路之一頻率合成電路，該控制方法包括：使用該通信裝置之一控制器產生一斷電控制信號，以控制該頻率合成電路之至少部分來切斷電源，其中，該頻率合 成電路包含一累加器，該累加器用以根據一通道數量產生一累加值，以及該頻率合成電路根據一參考時脈信號與該累加值產生一射頻時脈信號；以及當該頻率合成電路之該至少部分切斷電源時，使用該控制器來維持該累加器之該累加值。
  5. 根據申請專利範圍第4項之控制方法，其進一步包括：向該頻率合成電路之至少一信號產生電路提供該斷電控制信號；以及其中，維持該累加器之該累加值之步驟包括：不向該累加器提供該斷電控制信號，以便該累加器能夠在該至少一信號產生電路切斷電源以回應該斷電控制信號時保持運作。
  6. 一種降低功耗之方法，適用於包含一頻率合成電路之一通信裝置，該降低功耗之方法包括：配置該頻率合成電路運作在一正常功率時段內，其中，該頻率合成電路在運作在該正常功率時段內之一功耗量為一第一功率準位；以及配置該頻率合成電路運作在一省電時段內，其中，該頻率合成電路在運作在該省電時段內之一功耗量為一第二功率準位；其中，該第二功率準位低於該第一功率準位。
  7. 根據申請專利範圍第6項之降低功耗之方法，其進一步包括：當該頻率合成電路運作在該省電時段內時，維持該頻率合 成電路之一累加器之一累加值。
  8. 根據申請專利範圍第6項之降低功耗之方法，其進一步包括：當該頻率合成電路運作在該正常功率時段內時，輸出一第一時脈信號；以及當該頻率合成電路退出該省電時段時，輸出一第二時脈信號，其中，該第二時脈信號之一相位與該第一時脈信號之一相位是同調的。
  9. 一種降低功耗之方法，適用於包含一頻率合成電路之一通信裝置，該降低功耗之方法包括：配置該頻率合成電路在運作在一正常功率時段內時產生一第一時脈信號；以及配置該頻率合成電路在運作在一省電時段內時不產生該第一時脈信號。
  10. 根據申請專利範圍第9項之降低功耗之方法，其進一步包括：配置該頻率合成電路在退出該省電時段時產生一第二時脈信號；其中，該第二時脈信號之一相位與該第一時脈信號之一相位是同調的。
TW106119972A 2016-12-23 2017-06-15 頻率產生電路、控制方法及降低功耗之方法 TW201824751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/389,708 US9966986B1 (en) 2016-12-23 2016-12-23 Methods for controlling a frequency synthesizer circuit and a frequency-generating circuit utilizing the same
US15/389,708 2016-12-23

Publications (1)

Publication Number Publication Date
TW201824751A true TW201824751A (zh) 2018-07-01

Family

ID=57956080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119972A TW201824751A (zh) 2016-12-23 2017-06-15 頻率產生電路、控制方法及降低功耗之方法

Country Status (4)

Country Link
US (1) US9966986B1 (zh)
EP (1) EP3340469B1 (zh)
CN (1) CN108243488B (zh)
TW (1) TW201824751A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077758A (en) * 1990-01-02 1991-12-31 Motorola, Inc. Signal detector and bit synchronizer
DE19614979C2 (de) * 1995-04-20 2001-05-17 Fujitsu Ltd Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
US5983384A (en) 1997-04-21 1999-11-09 General Electric Company Turbo-coding with staged data transmission and processing
US6473607B1 (en) 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
US6366768B1 (en) * 1998-11-09 2002-04-02 Motorola, Inc. Circuit and method of frequency synthesizer control with a serial peripheral interface
US7321755B2 (en) * 2002-07-31 2008-01-22 Broadcom Corporation Dual-mode clock for improved power management in a wireless device
EP2282407B1 (en) * 2008-05-27 2016-10-19 Panasonic Intellectual Property Management Co., Ltd. Reception device
US8019295B2 (en) * 2008-06-25 2011-09-13 Mediatek Inc. Transmitting power level controller and related method
CN101482734B (zh) * 2009-01-22 2011-11-30 深圳市博孚机电有限公司 一种低功耗控制电路及低功耗控制电路的工作方法
US8188782B1 (en) * 2010-12-12 2012-05-29 Mediatek Inc. Clock system and method for compensating timing information of clock system
CN102915138B (zh) * 2011-08-05 2015-09-09 宸鸿光电科技股份有限公司 感测电极阵列控制电路、控制方法及其触控感测系统
US8552804B1 (en) 2011-09-30 2013-10-08 Integrated Device Technology Inc. Frequency synthesizers with dynamic calibration intervals
US9535490B2 (en) * 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices

Also Published As

Publication number Publication date
US9966986B1 (en) 2018-05-08
CN108243488B (zh) 2021-01-22
CN108243488A (zh) 2018-07-03
EP3340469A1 (en) 2018-06-27
EP3340469B1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
JP5256535B2 (ja) 位相同期ループ回路
US8433025B2 (en) Digital phase-locked loop with gated time-to-digital converter
US20070190964A1 (en) Low-power mode clock management for wireless communication devices
US9893875B2 (en) Phase continuity technique for frequency synthesis
US9276622B2 (en) Local oscillator (LO) generator with multi-phase divider and phase locked loop
US20130297957A1 (en) Oscillator settling time allowance
US20200091920A1 (en) Frequency generator and associated method
JP2004501353A (ja) Ｇｐｓ受信器および共通クロック源を備えた個人用通信装置
US20080212658A1 (en) Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
US10374651B1 (en) Systems and methods of relocking for locked loops
US20190028092A1 (en) Feed-forward phase noise/spur cancellation
US9300305B1 (en) Frequency synthesizer and related method for improving power efficiency
KR102644945B1 (ko) 클럭 주파수 공급 장치 및 방법
CN102386945B (zh) 通信设备与无线通信模块
CN108243488B (zh) 频率产生电路、控制及降低功耗方法、通信装置及存储器
US20120208483A1 (en) Radio apparatus
US10615808B1 (en) Frequency synthesis with accelerated locking
US11757412B2 (en) Control of envelope tracker PMIC
TWI631828B (zh) 頻率產生電路及通信設備
US11984900B2 (en) Tuning voltage tracker for receive/transmit phase-locked loop (PLL) fast switching
JP2001127599A (ja) 基準クロック生成回路および携帯機
CN115833827A (zh) 锁相环的控制方法及装置、通信装置及存储介质