TW201604922A - 用於晶圓斜面之即時邊緣侵蝕控制 - Google Patents

用於晶圓斜面之即時邊緣侵蝕控制 Download PDF

Info

Publication number
TW201604922A
TW201604922A TW104113627A TW104113627A TW201604922A TW 201604922 A TW201604922 A TW 201604922A TW 104113627 A TW104113627 A TW 104113627A TW 104113627 A TW104113627 A TW 104113627A TW 201604922 A TW201604922 A TW 201604922A
Authority
TW
Taiwan
Prior art keywords
electrode
ring
power
plasma
generator
Prior art date
Application number
TW104113627A
Other languages
English (en)
Inventor
安德里斯 費雪
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201604922A publication Critical patent/TW201604922A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32385—Treating the edge of the workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一電漿處理系統，包含配置在一腔室中的一底部電極。一下延伸電極配置成圍繞該底部電極。一上陶瓷板配置在該底部電極的上方而呈相對關係。一上延伸電極配置成圍繞該上陶瓷板。一下製程排除區域(PEZ)環位於該下延伸電極與該底部電極之間。一上PEZ環位於該上延伸電極與該上陶瓷板之間，而該上PEZ環具有一RF電極環嵌入其中。該系統亦包含一第一RF產生器，用於產生該底部電極的RF功率，一第二RF產生器，用於產生嵌入該上PEZ環的RF電極環的RF功率，以及一控制器，用於發送處理指令。該處理指令包括該第一與第二RF產生器的功率設定。

Description

用於晶圓斜面之即時邊緣侵蝕控制
本發明係關於用於晶圓斜面之即時邊緣侵蝕控制。
在半導體的製造中，在製程期間，晶圓的斜面邊緣可能出現薄膜積聚(flim build up)。晶圓的斜面邊緣上過剩的薄膜易於剝落(flaking)，例如在晶圓的運送期間。若來自晶圓的斜面邊緣的片狀物，和晶圓(無論相同晶圓或不同晶圓)發生接觸，該晶圓會被汙染且可能形成缺陷。為避免剝落發生，執行斜面邊緣蝕刻來移除薄膜積聚。
現行的斜面邊緣蝕刻方法中，在晶圓斜面的電漿侵蝕輪廓，係使用一組製程排除區域(PEZ)環來控制，該組PEZ環包含了上PEZ環與下PEZ環。該上與下PEZ環的外徑對於在上與下晶圓斜面的電漿侵蝕輪廓有很深的影響，而此輪廓決定了從晶圓尖端移除該薄膜積聚的距離。因此，為了實現不同的侵蝕輪廓以滿足晶片製造業的需求，必須使用具有不同外徑的不同組的PEZ環。
為了實現斜面邊緣蝕刻中不同的侵蝕輪廓，必須使用不同組的PEZ環(有著不同的外徑)係耗時的，因為這涉及到替換腔室中的零件。再者，這需要打破腔室中的真空，而因此致生腔室將受污染的風險。使用不同組的PEZ環亦係耗成本的，因為這需要供應者在庫存中維持具有多種尺寸的PEZ環，而不是僅具有一種尺寸的PEZ環。
此為實施例產生的背景。
在一例示性實施例中，電漿處理系統包含一腔室，以及配置在該腔室中的一底部電極。一下延伸電極配置成圍繞該底部電極。一上陶瓷板配置在該腔室中，而該上陶瓷板與該底部電極呈相對關係地配置在該底部電極的上方，如此，當晶圓存在於該底部電極上時，在該晶圓之頂部表面與該上陶瓷板之間界定出分隔間距，而該分隔間距小於約2.0mm。一上延伸電極配置成圍繞該上陶瓷板。一下製程排除區域(PEZ)環位於該下延伸電極與該底部電極之間。一上製程排除區域(PEZ)環位於該上延伸電極與該上陶瓷板之間，而該上PEZ環具有一射頻(RF)電極環嵌入其中。該電漿處理系統亦包含一第一RF產生器，用於產生該底部電極的RF功率；一第二RF產生器，用於產生嵌入上PEZ環的RF電極環的RF功率；以及一控制器，用於發送處理指令。在其他設定中，該處理指令包括該第一RF產生器的功率設定，以及該第二RF產生器的功率設定。
在一實施例中，第二RF產生器的功率設定低於第一RF產生器的功率設定。在一實施例中，在上陶瓷板、上PEZ環、及上延伸電極的上方，配置一冷卻板，以及，由第二RF產生器產生的功率，係經由通過該冷卻板的一RF饋送桿，而傳遞到嵌入的RF電極環。
在一實施例中，該下PEZ環由絕緣性材料組成，其將底部電極與下延伸電極電性隔絕。在一實施例中，該上PEZ環由絕緣性材料組成，其將嵌入的RF電極環與上延伸電極電性隔絕。
在一實施例中，該上PEZ環具有界定出該上PEZ環的外圓周的側表面、以及界定出該上PEZ環的底部的下表面。該RF電極環被嵌入該上PEZ環中，使得RF電極環的側表面緊鄰於上PEZ環的側表面，且RF電極環的底部表面緊鄰於上PEZ環的下表面。
在一實施例中， 該RF電極環被嵌入該上PEZ環中，使得RF電極環的側表面在上PEZ環的側表面的約1.0mm之內，且RF電極環的底部表面在上PEZ環的下表面的約1.0mm之內。
在另一範例性實施例中，一方法包括產生電漿，用於當晶圓存在時之斜面邊緣處理，該電漿係使用輸送到固持著晶圓的主電極之射頻(RF)功率所產生。該RF功率可由一主RF產生器來產生。該方法包括提供一上PEZ環，其界定出實體邊界而確定了電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量。該方法亦包括施加RF功率到上PEZ環中的一電極。所施加到上PEZ環中的電極的RF功率，係由和主RF產生器分離的次RF產生器所產生。該方法更包括控制所施加到上PEZ環中的電極的RF功率，以提供電漿另外的阻礙，俾減少電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量。電漿的侵蝕量的下降，使更少的晶圓的緣周，被以所產生的電漿做斜面邊緣處理。
在一實施例中，所施加到上PEZ環中的電極的RF功率，係以低頻率來施加。在一實施例中，施加到上PEZ環中的電極的低頻RF功率，係以不超過約200W的相當低的功率位準來施加，使得該低頻RF功率在該上PEZ環中以及周圍產生電場，其對為了斜面邊緣處理所產生的電漿施力，而使得所產生的電漿被推離晶圓中央，藉此增加電漿鞘(plasma sheath)。設定從0W到約200W的增加的功率設定值，以分別增加電場對所產生的電漿施力的量，因而減少了晶圓的緣周被以所產生的電漿做斜面邊緣處理的量。在一實施例中，施加到上PEZ環中的電極的RF功率，係以約400kHz的低頻率來施加。
在一實施例中，為了提供電漿另外的阻礙，俾減少電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量，對於施加到上PEZ環中的電極的RF功率之控制，包括兩操作。第一操作包括確認RF功率位準的範圍，其使電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量，在侵蝕最大量與侵蝕最小量之間變換。第二操作包括將RF功率位準調整至所確認的RF功率位準範圍之內的功率位準，以得到所選擇的電漿的侵蝕量。
在更另一例示性實施例中，一電漿處理系統包含一腔室，以及配置在該腔室中的一底部電極。一下延伸電極配置成圍繞該底部電極。一上陶瓷板配置在該腔室中，而該上陶瓷板與該底部電極呈相對關係地配置在該底部電極的上方，如此，當晶圓存在於該底部電極上時，在該晶圓之頂部表面與該上陶瓷板之間界定出分隔間距，而該分隔間距小於約2.0mm。一上延伸電極配置成圍繞該上陶瓷板。一下PEZ環位於該下延伸電極與該底部電極之間。該下PEZ由絕緣性材料組成，其將底部電極與下延伸電極電性隔絕。一上PEZ環位於該上延伸電極與該上陶瓷板之間。該上製程排除區域環具有一RF電極環嵌入其中。該上PEZ環由絕緣性材料組成，其將嵌入的RF電極環與上延伸電極電性隔絕。該電漿處理系統亦包含用於產生該底部電極的RF功率的一RF產生器，以及一侵蝕功率模組。用於產生底部電極的RF功率的RF產生器，具有與其結合的一匹配電路。該侵蝕功率模組包含一RF產生器，用於產生嵌入上PEZ環中的RF電極環的RF功率、以及一匹配電路，其與用於產生嵌入上PEZ環中的RF電極環的RF功率的該RF產生器結合。該電漿處理系統更包含一控制器，用於發送處理指令。該處理指令包括一般蝕刻設定值以及侵蝕控制設定。
在一實施例中，該侵蝕控制設定包括對於內含在侵蝕功率模組中的RF產生器的功率設定。在一實施例中，該內含在侵蝕功率模組中的RF產生器的功率設定，小於用來產生底部電極的RF功率的RF產生器的功率設定。
在一實施例中，該內含在侵蝕功率模組中的RF產生器的功率設定不超過約200W。在一實施例中，由該內含在侵蝕功率模組中的RF產生器所產生的RF功率，為低頻功率。在一實施例中，該低頻RF功率具有約400kHz的頻率。
從下列結合隨附圖式的實施方式，本發明之其他觀點與優勢將變得顯而易見，其中該隨附圖式以示範本發明之原則的方式來圖解。
為提供例示性實施例之全面性的理解，將於下列實施方式中闡述多個具體細節。然而很明顯地，對於本發明所屬技術領域中具有通常知識者而言，毋須一些該等具體細節即可實施該等例示性實施例。在其他例子中，若製程操作與實施細節已被熟知，則未詳細描述。
圖1A根據例示性實施例，為電漿處理系統之示意圖。如圖1A所示，電漿處理系統100包含一腔室102，而一底部電極104配置於其中。在一範例中，底部電極104由陽極處理Al(anodized aluminum)組成。底部電極104在電漿處理期間提供對晶圓之固持。在電漿處理期間，底部電極104以一冷卻器冷卻到設定溫度。在一例子中，該冷卻器將底部電極104冷卻到環境溫度(例如約20℃)。在另一例子中，該冷卻器將底部電極104冷卻到範圍約10℃至約60℃的溫度。將上陶瓷板106配置在底部電極104的上方，使得當晶圓固持於底部電極104上時，在晶圓的頂部表面上方僅有狹小的間隔，如下方參考圖1B而更詳細描述的。一上冷卻板108位在上陶瓷板106的上方。上延伸電極110配置成圍繞上陶瓷板106，下延伸電極112配置成圍繞底部電極104。設置下延伸電極112與底部電極104，使得兩者之間有足夠空間可避免該等電極之直接RF耦合。上延伸電極110與下延伸電極112兩者均接地，其可用任何合適的傳導性材料製成，例如陽極處理Al或以氧化釔(Y2 O3 )塗布之 Al。
一上製程排除區域(PEZ)環114位在上陶瓷板106與上延伸電極110之間。一下製程排除區域(PEZ)環116位在底部電極104與下延伸電極112之間。將一射頻(RF)電極115嵌入上PEZ環114中。上PEZ環114與下PEZ環116兩者皆可用任何合適的絕緣性材料製成，例如Y2 O3 。用來形成下PEZ環116的絕緣性材料，將底部電極104與下延伸電極112彼此電性隔絕。用來形成上PEZ環114的絕緣性材料，將上PEZ環114與上陶瓷板106實體地分離，並將上PEZ環114與上延伸電極110電性隔絕。理所當然地，如同本發明所屬技術領域中具有通常知識者所應知悉的，RF功率可通過絕緣性材料。因此，以範例的方式，RF功率可經由下PEZ環116，而從底部電極104傳遞至下延伸電極112。嵌入的RF電極115可由任何合適的金屬材料製成，且完全的嵌入上PEZ環114內，以避免將任何金屬汙染帶進腔室102中。
在一範例中，透過在上PEZ環114中製造出合適的成形的開口(例如凹孔或囊袋)並將RF電極115插入該開口中，使射頻(RF)電極115嵌入上PEZ環114中。一旦已經將RF電極115插入上PEZ環114的開口中，可在上PEZ環114上方放置一適合的頂部件以覆蓋該開口，使RF電極115不會將任何金屬汙染帶進腔室102中。須注意應謹慎地製作在上PEZ環114中用於安置RF電極115的開口的尺寸。該開口中不可存在大於約0.5mm的孔洞或間隙，以避免電漿在上PEZ環114中於RF電極115周圍點燃(light up)。本發明所屬技術領域中具有通常知識者應知悉的係，可使用其他技術將RF電極嵌入上PEZ環中。以範例的方式，上PEZ環的成型，可透過將RF電極放置在一模型中，以粉末材料填充該模型，壓製該粉末材料(例如使用等靜壓技術)，並將該壓製的材料經受任何其他所需的處理，以讓粉末粒子鍵結在一起(例如燒結)。
繼續參考圖1A，連結一氣體來源146，與提供合適的處理氣體及調諧氣體的設備流體連通。邊緣處理氣體輸送導管120將處理氣體從氣體來源146輸送至腔室102的斜面邊緣處理區域128。中央氣體輸送導管122將處理氣體以及調諧氣體從氣體來源146輸送至在腔室102被處理的晶圓的中央區域。排氣歧管124收集待排出腔室102的氣體，並引導此氣體到排氣裝置126。
可將特定電漿處理操作的配方輸入電腦134中。該配方可包括侵蝕控制設定136以及一般蝕刻設定138，兩者皆從電腦134傳送到控制器130。控制器130與RF產生器140、氣體來源146以及侵蝕功率模組148連通，以執行闡述於侵蝕控制設定136以及一般蝕刻設定138中的處理指令。為了執行闡述於一般蝕刻設定138中的處理指令，控制器130傳送功率設定值至RF產生器140，使RF產生器140可產生適當的RF功率，並透過RF饋送桿144將該功率輸送至底部電極104。提供匹配電路142以減少RF功率的傳輸損失，而藉此使RF功率的輸送最佳化，如本發明所屬技術領域中具有通常知識者所已知的。控制器130亦將適當訊號傳送至氣體來源146，使所需的處理氣體與調諧氣體可透過導管120與122被輸送至腔室102中。在一實施例中，控制器130可為電腦，或更廣泛而言，為合適的計算元件。
在一範例中，一般蝕刻設定138具體指出用於斜面邊緣處理的RF電漿之產生，係使用13.56MHz的來源以及約0.5kW的輸送功率。在其他範例中，該功率在0到約1000W的範圍中，例如約600W。在一範例中，腔室102在範圍約1Torr到10Torr的壓力下運作。在其他範例中，腔室102在範圍約1Torr到3Torr的壓力下運作，例如約1.9或2.0Torr。
為了執行闡述於侵蝕控制設定136中的處理指令，控制器130的功率設定裝置132傳送功率設定值至侵蝕功率模組148，其包含RF產生器150與匹配電路152。RF產生器150產生適當的RF功率，並透過RF導管156與RF饋送桿154將該功率輸送至嵌入的RF電極115。
在一範例中，侵蝕控制設定136具體指出傳送至嵌入的RF電極115的RF功率以相當低的頻率來產生，且以相當低的功率位準來施加。在一範例中，該相當低的頻率不超過約400kHz。在一範例中，該相當低的功率位準不超過約200W，例如在0到200W的範圍中的功率位準。
圖1B根據例示性實施例，為呈現電漿處理系統的其他細節的示意圖。如圖1B所示，電極支座105提供底部電極104的支撐。配置成圍繞電極支座105的下隔離環117，提供下PEZ環116與下延伸電極112的支撐。上冷卻板108配置在上陶瓷板106、上PEZ環114以及上延伸電極110之上方。由RF產生器150所產生的RF功率，透過RF導管156與RF饋送桿154，經過匹配電路152傳送到嵌入的RF電極115。如圖1B所示，RF饋送桿154經過上冷卻板108以及上PEZ環114而通到嵌入的RF電極115。因為上冷卻板108係處於接地電位的金屬，所以RF饋送桿154應對於上冷卻板108具備充分的介電質隔離，使得RF電流進入地端的量有限。
在一範例中，設置下PEZ環116的頂部表面與底部電極104的頂部表面，使得下PEZ環116的頂部表面稍微低於底部電極104的頂部表面。在一例示性實施例中，下PEZ環116的頂部表面約低於底部電極104的頂部表面10 密耳(mil)(一英吋的千分之十)。在此方式下，當晶圓擺在底部電極104的頂部表面上做電漿處理時，在下PEZ環116的頂部表面與晶圓的下表面之間有些微間距。此外，將底部電極104與上陶瓷板106間隔分離，使晶圓的頂部表面與上陶瓷板106的下表面之間的分隔間距夠狹窄，而足以避免電漿進一步朝晶圓的中央前進。在一範例中，晶圓的頂部表面與上陶瓷板106的下表面之間的間距小於約2.0mm。在另一範例中，晶圓的頂部表面與上陶瓷板106的下表面之間的間距約0.35mm。
為使晶圓便於裝載到電漿處理的位置，上陶瓷板106可在製程位置與晶圓傳送位置之間移動。在製程位置中，如上提及，晶圓的頂部表面與上陶瓷板106的下表面之間的分隔間距小於約2.0mm。在晶圓傳送位置中，將上陶瓷板106朝上方(相對於底部電極104)移動，使底部電極104的上表面與上陶瓷板106的下表面之間的間距至少約20mm。本發明所屬技術領域中具有通常知識者應知悉的係，晶圓傳送位置中的間距的大小係可以變動的，以滿足所使用的特定晶圓傳送裝置之需求。
圖2A為根據例示性實施例的示意圖，圖解上PEZ環與嵌入的RF電極的俯視圖。如圖2A所示，RF電極115以單獨、連續環狀物的型式，嵌入上PEZ環114中。嵌入的RF電極115透過匹配電路152、RF導管156及RF饋送桿154，從RF產生器150接收RF功率。圖2B為根據另一例示性實施例的示意圖，圖解上製程排除區域(PEZ)環與嵌入的RF電極的俯視圖。如圖2B所示，RF電極115以包含四個彎曲片段115w、115x、115y與115z的環狀物的型式，嵌入上PEZ環114中，其中各彎曲片段都跨了約90。 的弧度。RF電極115的各片段藉由片段絕緣體158而與相鄰的片段隔開。此外，RF電極115的各片段從連結到該片段的RF饋送桿154接收RF功率。各RF饋送桿154從連結到該片段的RF導管156接收RF功率。各RF導管156連結到匹配電路152，其從RF產生器150接收RF功率。本發明所屬技術領域中具有通常知識者應知悉的係，用於形成RF電極115的片段之數量係可改變的，以滿足特殊應用之需求。
圖3A為根據例示性實施例的示意圖，圖解關閉RF產生器150，而RF功率未供給到嵌入的RF電極115的狀態下，斜面邊緣處理的橫剖面圖。如圖3A所示，在斜面邊緣處理區域128的電漿以細點線標出。因為嵌入的RF電極115的RF產生器150在此狀態下係關閉的，嵌入的RF電極115未接收RF功率，也因此對於電漿沒有任何影響。因此，在此狀態下朝向晶圓中央的電漿侵蝕，主要係由上PEZ環114的外徑決定。因而，夾止點(pinch off  point，在晶圓上實質不發生蝕刻的點)出現在接近標記為”A”的點，其位置對應到上PEZ環114的外徑。蝕刻發生在該晶圓的緣周，接近晶圓的邊緣為蝕刻效力之最大值，並逐漸減少至點A之最小值。
圖3B為根據例示性實施例的示意圖，圖解RF產生器150以第一功率位準，將RF功率供給到嵌入的RF電極115的情況下，斜面邊緣處理的橫剖面圖。如圖3B所示，在斜面邊緣處理區域128的電漿已被向外推向晶圓的邊緣，使夾止點從A點移動到標記為”B”的點。相對於A點(沒有RF功率)，B點坐落地更靠近晶圓的邊緣，因為由嵌入的RF電極115所產生的電場，對電漿中的帶電物質具有影響力，而藉此作為電漿進入斜面邊緣處理區域128在晶圓正上方(且相鄰於上PEZ環114的外側邊緣)的部分的另外阻礙。因此，電場對於電漿的施力，將電漿推離開上PEZ環114的外側邊緣(比較圖3A與圖3B)。低頻率(例如400kHz)之使用，確保當嵌入的RF電極115被供電時，不會有「新」的電漿在上PEZ環114的旁邊形成。相反地，低頻率在上PEZ環114之外側建立了另外的電漿鞘，其將電漿更推向晶圓的邊緣。
圖3C為根據例示性實施例的示意圖，圖解RF產生器150以第二功率位準，將RF功率供給到嵌入的RF電極115的情況下，斜面邊緣處理的橫剖面圖。如圖3C所示，在斜面邊緣處理區域128的電漿已被更進一步向外推向晶圓的邊緣，使夾止點從B點移動到標記為”C”的點。因為第二功率位準高於第一功率位準，相對於B點(第一功率位準)，C點坐落地更靠近晶圓的邊緣。比起由嵌入的RF電極115在第一功率位準下所產生的電場，由嵌入的RF電極115在第二功率位準下所產生的電場，對電漿中的帶電物質具有更大的影響力。因此，嵌入的RF電極115在第二功率位準下所產生的電場，對電漿施以更大的力，而將電漿更推離上PEZ環114的外側邊緣(比較圖3C與圖3B)。
圖3D根據例示性實施例的示意圖，圖解RF產生器以第三功率位準，將RF功率供給到嵌入的RF電極的情況下，斜面邊緣處理的橫剖面圖。如圖3D所示，在斜面邊緣處理區域128的電漿已被更加向外推向晶圓的邊緣，使夾止點從C點移動到標記為”D”的點。因為第三功率位準高於第二功率位準，相對於C點(第二功率位準)，D點坐落地更靠近晶圓的邊緣。比起由嵌入的RF電極115在第二功率位準下所產生的電場，由嵌入的RF電極115在第三功率位準下所產生的電場，對電漿中的帶電物質具有更大的影響力。因此，嵌入的RF電極115在第三功率位準下所產生的電場，對電漿施以更大的力，而將電漿更推離上PEZ環114的外側邊緣(比較圖3D與圖3C)。
如圖3A到圖3D所示，上PEZ環114具有界定出上PEZ環114的外圓周的側表面114a，以及界定出上PEZ環114的底部的下表面114b。再者，嵌入的RF電極115被嵌入在上PEZ環114中，使嵌入的RF電極115的側表面115a靠近上PEZ環114的側表面114a，且嵌入的RF電極115的底部表面115b靠近上PEZ環114的下表面114b。在一例示性實施例中，嵌入的RF電極115被嵌入在上PEZ環114中，使側表面115a在側表面114a的約1.0mm之內，且底部表面115b在下表面114b的約1.0mm之內。藉著以此方式中使嵌入的RF電極115位在上PEZ環114的角段(corner segment)之內，由嵌入的RF電極115所產生的電場，可對鄰近上PEZ環114的側表面114a的電漿鞘以及鄰近下表面114b的電漿鞘施力。
圖4為根據例示性實施例的流程圖，圖解於晶圓的斜面邊緣處理中所執行的方法操作。在操作200中，當晶圓存在時，使用被輸送到固持著晶圓的主電極的RF功率，來產生用於晶圓斜面邊緣處理的電漿。該RF功率可由主RF產生器來產生。在一例示性實施例中，該主RF產生器使用13.56MHz。本發明所屬技術領域中具有通常知識者應知悉的係，亦可使用其他頻率，例如2MHz、27MHz、60MHz等。在操作202中，提供一上PEZ環。該上PEZ環界定出實體邊界而確定了電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量。在一例示性實施例中，提供呈現於圖3A中的上PEZ環114。對應到上PEZ環114的外徑的側表面114a，界定出實體邊界，其確定了電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量。換句話說，側表面114a作為阻止電漿朝向晶圓中央侵蝕的阻礙。
在操作204中，將RF功率施加到上PEZ環中的電極。可由與該主RF產生器分離的次RF產生器來產生該RF功率。在使用顯示於圖3A中的上PEZ環114的例示性實施例中， RF功率透過RF產生器150(如見於圖3B)被提供到嵌入上PEZ環114的RF電極115。在一範例中，該次RF產生器以相當低的頻率(例如不超過約400kHz的頻率)來產生RF功率。在一範例中，被施加到嵌入於上PEZ環的RF電極的RF功率，係以相當低的功率位準(例如不超過約200W的功率位準)來施加。用於本發明中的詞彙「約」、「接近」，係意指所指定的參數可在一合理的容許度中變動，例如±20%。
本發明所屬技術領域中具有通常知識者應知悉的係，在一般可見於斜面邊緣處理腔室的情況下，將RF功率供應到上PEZ環中的電極，可能導致一些「新」的電漿產生(也就是說，與使用主RF產生器所產生的電漿融合或結合所產生的電漿)。因此，應選擇和供應RF功率到該電極有關的參數(例如功率位準、頻率等)，以將產生足以影響電漿的電場之需求，與避免產生大量的新電漿(因為新電漿可能降低對於電漿從斜面邊緣處理區域朝向晶圓中央侵蝕的控制能力)之需求加以平衡。然而大致上，即使產生新電漿，使用低頻率(例如約400kHz)可確保新電漿的生成被降至最低。使用低頻率確保在上PEZ環114外側的電漿鞘的擴大，與電漿朝向晶圓邊緣的推力一致。
在操作206，控制施加到上PEZ環中的電極的RF功率，以提供電漿另外的阻礙，俾減少電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量。在RF功率係以不超過約200W的功率位準來施加的例示性實施例中，藉由將功率設定值從0W增加到約200W來控制該RF功率。在0W的功率位階時，沒有電場生成(見圖3A)，且實體邊界對應到界定出上PEZ環的外徑的上PEZ環的表面。隨著功率位準增加，在上PEZ環中與周圍所產生之電場對電漿所施加的力亦隨之增加。因此，隨著功率位準增加，電漿被推開晶圓中央(藉此增強電漿鞘)的程度增加(比較圖3B、3C、3D)。因此，隨著功率位準增加，以所產生的電漿做斜面邊緣處理的晶圓的緣周的量下降。
在上述之例示性實施例中，RF功率位準的確定範圍從0W延伸到約200W。在0W的功率位準時，因為制止侵蝕的實體邊界對應到上PEZ環的外徑，所以電漿朝向晶圓中央的侵蝕量係在相對最大值。在約200W的功率位準時，因為電場對電漿施以更大的力，所以電漿的侵蝕量係在相對最小值。是故，在該範圍中的最高功率位準時，電漿從晶圓中央被推開的距離為最長的。因此，藉由增加功率位階，以提供電漿另外的阻礙，用於避免電漿侵蝕的實體邊界，實質地從界定上PEZ環的外徑的表面，被延伸到離晶圓中央更遠的位置。依此方式，電漿朝向晶圓中央的侵蝕量被調整了，但未改變上PEZ環的實體尺寸。這在斜面邊緣電漿處理期間對蝕刻電漿提供了連續、即時地控制。
在一例示性實施例中，經受斜面邊緣處理的晶圓的外緣周，包括了在晶圓邊緣之內約0.5mm到約5mm的區域。在另一範例中，經受斜面邊緣處理的晶圓的外緣周，包括了在晶圓邊緣之內約1mm到約3mm的區域。在更另一範例中，經受斜面邊緣處理的晶圓的外緣周，包括了在晶圓邊緣之內約2.0mm到約2.5mm的區域。上述之經受斜面邊緣處理的晶圓的外緣周的範圍，可適用於300mm的晶圓。本發明所屬技術領域中具有通常知識者應知悉的係，針對具有其他尺寸的晶圓(例如200mm或450mm晶圓) 的斜面邊緣處理，將需要對上述範圍作出適當的調整。
在本文所呈現與所描述的例示性實施例中，RF電極嵌入上PEZ環中，係因為對於頂部斜面之蝕刻的精確控制，比對底部斜面之蝕刻的此種控制更加重要。然而，可將RF電極嵌入下PEZ環中，來提供對於底部斜面之蝕刻的更精確的控制。但要將RF電極嵌入下PEZ環，須小心地避免與主電極(例如底部電極104)串擾(crosstalk)。避免此串擾的一方法為，在嵌入下PEZ環中的RF電極與底部電極104之間提供足夠的空間，藉此減少底部電極104與嵌入下PEZ環中的RF電極之間的電容耦合。另一方法為，將不同的RF頻率供應給與充分且共同的RF過濾結合的各個電極。
因此，該等例示性實施例之揭露的本意為，對於闡述在下列申請專利範圍及其等價態樣中之本發明的範圍的說明(但非限制)。雖然為了理解的明確性，而詳細描述本發明之例示性實施例，但很明顯地係，在隨附申請專利範圍之範疇內，可實施特定的改變與改良。在隨附申請專利範圍中，元件及/或步驟非暗指任何特定的操作順序，除非係在申請專利範圍中明確表示或由本發明所暗示的。
100‧‧‧電漿處理系統
102‧‧‧腔室
104‧‧‧底部電極
105‧‧‧電極支座
106‧‧‧上陶瓷板
107‧‧‧下隔離環
108‧‧‧上冷卻板
110‧‧‧上延伸電極
112‧‧‧下延伸電極
114‧‧‧上PEZ環
114a‧‧‧側表面
114b‧‧‧下表面
115‧‧‧射頻(RF)電極
115a‧‧‧側表面
115b‧‧‧下表面
115w‧‧‧彎曲片段
115x‧‧‧彎曲片段
115y‧‧‧彎曲片段
115z‧‧‧彎曲片段
116‧‧‧下PEZ環
117‧‧‧下隔離環
120‧‧‧邊緣處理氣體輸送導管
122‧‧‧中央氣體輸送導管
124‧‧‧排氣歧管
126‧‧‧排氣裝置
128‧‧‧斜面邊緣處理區域
130‧‧‧控制器
132‧‧‧功率設定裝置
134‧‧‧電腦
136‧‧‧侵蝕控制設定
138‧‧‧一般蝕刻設定
140‧‧‧RF產生器
142‧‧‧匹配電路
144‧‧‧RF饋送桿
146‧‧‧氣體來源
148‧‧‧侵蝕功率模組
150‧‧‧RF產生器
152‧‧‧匹配電路
154‧‧‧RF饋送桿
156‧‧‧RF導管
158‧‧‧片段絕緣體
200‧‧‧操作
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
圖1A根據例示性實施例，為電漿處理系統之示意圖。
圖1B根據例示性實施例，為呈現電漿處理系統的其他細節的示意圖。
圖2A為根據例示性實施例的示意圖，圖解上製程排除區域(PEZ)環與嵌入的RF電極的俯視圖。
圖2B為根據另一例示性實施例的示意圖，圖解上製程排除區域(PEZ)環與嵌入的RF電極的俯視圖。
圖3A為根據例示性實施例的示意圖，圖解在關閉RF產生器，而RF功率未供給到嵌入的RF電極的狀態下，斜面邊緣處理的橫剖面圖。
圖3B為根據例示性實施例的示意圖，圖解在RF產生器以第一功率位準，將RF功率供給到嵌入的RF電極的情況下，斜面邊緣處理的橫剖面圖。
圖3C為根據例示性實施例的示意圖，圖解在RF產生器以第二功率位準，將RF功率供給到嵌入的RF電極的情況下，斜面邊緣處理的橫剖面圖。
圖3D為根據例示性實施例的示意圖，圖解在RF產生器以第三功率位準，將RF功率供給到嵌入的RF電極的情況下，斜面邊緣處理的橫剖面圖。
圖4為根據例示性實施例的流程圖，圖解於晶圓的斜面邊緣處理中所執行的方法操作。
102‧‧‧腔室
104‧‧‧底部電極
106‧‧‧上陶瓷板
108‧‧‧上冷卻板
110‧‧‧上延伸電極
112‧‧‧下延伸電極
114‧‧‧上PEZ環
115‧‧‧射頻(RF)電極
116‧‧‧下PEZ環
120‧‧‧邊緣處理氣體輸送導管
122‧‧‧中央氣體輸送導管
124‧‧‧排氣歧管
126‧‧‧排氣裝置
128‧‧‧斜面邊緣處理區域
130‧‧‧控制器
132‧‧‧功率設定裝置
134‧‧‧電腦
136‧‧‧侵蝕控制設定
138‧‧‧一般蝕刻設定
140‧‧‧RF產生器
142‧‧‧匹配電路
144‧‧‧RF饋送桿
146‧‧‧氣體來源
148‧‧‧侵蝕電力模組
150‧‧‧RF產生器
152‧‧‧匹配電路
154‧‧‧RF饋送桿
156‧‧‧RF導管

Claims (20)

  1. 一種電漿處理系統，包括: 一腔室； 配置在該腔室中的一底部電極； 配置成圍繞該底部電極的一下延伸電極； 配置在該腔室中的一上陶瓷板，而該上陶瓷板與該底部電極呈相對關係地配置在該底部電極的上方，如此，當晶圓存在於該底部電極上時，在該晶圓之頂部表面與該上陶瓷板之間界定出分隔間距，其中該分隔間距小於約2.0mm； 配置成圍繞該上陶瓷板的一上延伸電極； 位於該下延伸電極與該底部電極之間的一下製程排除區域環； 位於該上延伸電極與該上陶瓷板之間的一上製程排除區域環，而該上製程排除區域環具有一射頻(RF)電極環嵌入其中； 一第一RF產生器，用於產生該底部電極的RF功率； 一第二RF產生器，用於產生嵌入上製程排除區域環的RF電極環的RF功率；以及 一控制器，用於發送處理指令，該處理指令包括該第一RF產生器的功率設定，以及該第二RF產生器的功率設定。
  2. 如申請專利範圍第1項之電漿處理系統，其中第二RF產生器的功率設定低於第一RF產生器的功率設定。
  3. 如申請專利範圍第2項之電漿處理系統，其中一冷卻板配置在上陶瓷板、上製程排除區域環、及上延伸電極的上方，且其中由第二RF產生器所產生的功率，係經由通過該冷卻板的一RF饋送桿，而傳遞到嵌入的RF電極環。
  4. 如申請專利範圍第1項之電漿處理系統，其中該下製程排除區域環由絕緣性材料組成，其將該底部電極與該下延伸電極電性隔絕。
  5. 如申請專利範圍第1項之電漿處理系統，其中該上製程排除區域環由絕緣性材料組成，其將嵌入的RF電極環與上延伸電極電性隔絕。
  6. 如申請專利範圍第1項之電漿處理系統，其中該上製程排除區域環具有界定出該上製程排除區域環的外圓周的側表面、以及界定出該上製程排除區域環的底部的下表面，且該RF電極環被嵌入該上製程排除區域環中，使得RF電極環的側表面緊鄰於上製程排除區域環的側表面，以及RF電極環的底部表面緊鄰於上製程排除區域環的下表面。
  7. 如申請專利範圍第7項之電漿處理系統，其中該RF電極環被嵌入該上製程排除區域環中，使得RF電極環的側表面在上製程排除區域環的側表面的約1.0mm之內，且RF電極環的底部表面在上製程排除區域環的下表面的約1.0mm之內。
  8. 一種方法，包括: 產生用於當晶圓存在時之斜面邊緣處理的電漿，該電漿係使用輸送到固持著晶圓的主電極之射頻(RF)功率所產生，該RF功率係由一主RF產生器所產生； 提供一上製程排除區域環，其界定出實體邊界而確定了電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量； 將RF功率施加到上製程排除區域環中的一電極，該被施加到上製程排除區域環中的電極的RF功率，係由和主RF產生器分離的次RF產生器所產生；以及 控制該被施加到上製程排除區域環中的電極的RF功率，以提供電漿另外的阻礙，俾減少電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量，使得被以所產生的電漿做斜面邊緣處理的晶圓的緣周的量下降。
  9. 如申請專利範圍第8項之方法，其中該被施加到上製程排除區域環中的電極的RF功率，係以低頻率來施加。
  10. 如申請專利範圍第8項之方法，其中被施加到上製程排除區域環中的電極的低頻RF功率，係以不超過約200W的相當低的功率位準來施加，使得該低頻RF功率在該上製程排除區域環中以及周圍產生電場，其對為了斜面邊緣處理所產生的電漿施力，而使得所產生的電漿被推離晶圓中央，藉此增加電漿鞘，其中設定從0W到約200W的增加的功率設定值，以分別增加電場對所產生的電漿施力的量，因而減少了晶圓的緣周被以所產生的電漿做斜面邊緣處理的量。
  11. 如申請專利範圍第9項之方法，其中施加到上製程排除區域環中的電極的RF功率，係以約400kHz的低頻率來施加。
  12. 如申請專利範圍第8項之方法，其中控制該被施加到上製程排除區域環中的電極的RF功率，以提供電漿另外的阻礙，俾減少電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量之該步驟，包括: 確認RF功率位準的範圍，其使電漿從斜面邊緣處理區域朝向晶圓中央的侵蝕量，在侵蝕最大量與侵蝕最小量之間變換；以及 將RF功率位準調整至所確認的RF功率位準範圍之內的功率位準，以得到所選擇的電漿的侵蝕量。
  13. 如申請專利範圍第12項之方法，其中該所確認的RF功率位準在0W到約200W的範圍中，而0W的RF功率位準對應到侵蝕的最大量，且200W的RF功率位準對應到侵蝕的最小位準，且RF功率位準被調整至0W到約200W之間的功率位準，以得到所選擇的電漿的侵蝕量。
  14. 如申請專利範圍第13項之方法，其中該RF功率係以大約400kHz之低頻率來施加。
  15. 一種電漿處理系統，包含: 一腔室； 配置在該腔室中的一底部電極； 配置成圍繞該底部電極的一下延伸電極； 配置在該腔室中的一上陶瓷板，而該上陶瓷板與該底部電極呈相對關係地配置在該底部電極的上方，使得當晶圓存在於該底部電極上時，在該晶圓之頂部表面與該上陶瓷板之間界定出分隔間距，其中該分隔間距小於約2.0mm； 配置成圍繞該上陶瓷板的一上延伸電極； 位於該下延伸電極與該底部電極之間的一下製程排除區域環，該下製程排除區域環由絕緣性材料組成，其將底部電極與下延伸電極電性隔絕； 位於該上延伸電極與該上陶瓷板之間的一上製程排除區域環，該上製程排除區域環具有一射頻(RF)電極環嵌入其中，且該上製程排除區域環由絕緣性材料組成，其將嵌入的RF電極環與上延伸電極電性隔絕； 一RF產生器，用於產生該底部電極的RF功率，用於產生底部電極的RF功率的RF產生器，具有與其結合的一匹配電路； 一侵蝕功率模組，該侵蝕功率模組包含一RF產生器，用於產生嵌入上製程排除區域環中的RF電極環的RF功率、以及一匹配電路，其與用於產生嵌入的RF電極環的RF功率的該RF產生器結合；以及 一控制器，用於發送處理指令，該處理指令包括一般蝕刻設定以及侵蝕控制設定。
  16. 如申請專利範圍第14項之電漿處理系統，其中該侵蝕控制設定包括對於內含在侵蝕功率模組中的RF產生器的功率設定。
  17. 如申請專利範圍第16項之電漿處理系統，其中該內含在侵蝕功率模組中的RF產生器的功率設定，小於用來產生底部電極的RF功率的RF產生器的功率設定。
  18. 如申請專利範圍第16項之電漿處理系統，其中該內含在侵蝕功率模組中的RF產生器的功率設定不超過約200W。
  19. 如申請專利範圍第15項之電漿處理系統，其中由該內含在侵蝕功率模組中的RF產生器所產生的RF功率為低頻功率。
  20. 如申請專利範圍第19項之電漿處理系統，其中該低頻RF功率具有約400kHz的頻率。
TW104113627A 2014-04-30 2015-04-29 用於晶圓斜面之即時邊緣侵蝕控制 TW201604922A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/266,575 US20150318150A1 (en) 2014-04-30 2014-04-30 Real-time edge encroachment control for wafer bevel

Publications (1)

Publication Number Publication Date
TW201604922A true TW201604922A (zh) 2016-02-01

Family

ID=54355731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113627A TW201604922A (zh) 2014-04-30 2015-04-29 用於晶圓斜面之即時邊緣侵蝕控制

Country Status (3)

Country Link
US (1) US20150318150A1 (zh)
KR (1) KR20150125614A (zh)
TW (1) TW201604922A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206236A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 刻蚀设备以及用于去除晶背边缘薄膜的晶背边缘刻蚀方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879051B2 (en) * 2016-11-29 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling exposure region in bevel etching process for semiconductor fabrication
KR102706039B1 (ko) * 2017-10-31 2024-09-11 램 리써치 코포레이션 반응기 프로세싱 배치 (batch) 사이즈를 증가시키기 위한 방법들 및 장치들
US10714319B2 (en) * 2018-02-21 2020-07-14 Applied Materials, Inc. Apparatus and methods for removing contaminant particles in a plasma process
WO2020040482A2 (ko) 2018-08-24 2020-02-27 김보언 전문가 플랫폼의 제어 방법, 장치 및 프로그램
KR102116474B1 (ko) * 2020-02-04 2020-05-28 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
KR102589181B1 (ko) * 2021-08-31 2023-10-16 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245202B1 (en) * 1996-04-12 2001-06-12 Hitachi, Ltd. Plasma treatment device
JP4710216B2 (ja) * 2002-06-11 2011-06-29 コニカミノルタホールディングス株式会社 薄膜形成方法
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US7870751B2 (en) * 2005-03-11 2011-01-18 Tokyo Electron Limited Temperature control system and substrate processing apparatus
US8911590B2 (en) * 2006-02-27 2014-12-16 Lam Research Corporation Integrated capacitive and inductive power sources for a plasma etching chamber
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9184030B2 (en) * 2012-07-19 2015-11-10 Lam Research Corporation Edge exclusion control with adjustable plasma exclusion zone ring

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206236A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 刻蚀设备以及用于去除晶背边缘薄膜的晶背边缘刻蚀方法
CN106206236B (zh) * 2016-08-30 2018-05-04 上海华力微电子有限公司 刻蚀设备以及用于去除晶背边缘薄膜的晶背边缘刻蚀方法

Also Published As

Publication number Publication date
US20150318150A1 (en) 2015-11-05
KR20150125614A (ko) 2015-11-09

Similar Documents

Publication Publication Date Title
TW201604922A (zh) 用於晶圓斜面之即時邊緣侵蝕控制
KR102098698B1 (ko) 플라즈마 처리 장치
TWI713078B (zh) 用於控制電容耦合電漿製程設備之邊緣環的射頻振幅的基板支撐件及處理腔室
US11842885B2 (en) Plasma processing apparatus and plasma processing method
TWI428061B (zh) 場加強感應耦合電漿（ｆｅ－ｉｃｐ）反應器
KR102111504B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN113039626B (zh) 边缘环的温度及偏压控制
KR102256216B1 (ko) 플라즈마 처리 장치 및 플라즈마 제어 방법
KR20100128238A (ko) 플라즈마 처리용 원환 형상 부품 및 플라즈마 처리 장치
US9293926B2 (en) Plasma processing systems having multi-layer segmented electrodes and methods therefor
TWI831061B (zh) 高溫雙極靜電卡盤
US11846011B2 (en) Lid stack for high frequency processing
US20200224310A1 (en) Pedestal for substrate processing chambers
US11488852B2 (en) Methods and apparatus for reducing high voltage arcing in semiconductor process chambers
JP2016096342A (ja) プラズマ処理装置
US20200219729A1 (en) Reactive Ion Etching Apparatus
KR102721101B1 (ko) 용량 결합형 플라즈마 처리 장치의 에지 링의 rf 진폭 제어
TW202433663A (zh) 高溫雙極靜電卡盤
JP2024519841A (ja) 端面不均一性チューニングのための低インピーダンス電流経路