TW201539185A - 除錯系統及其除錯裝置和方法 - Google Patents

除錯系統及其除錯裝置和方法 Download PDF

Info

Publication number
TW201539185A
TW201539185A TW103113748A TW103113748A TW201539185A TW 201539185 A TW201539185 A TW 201539185A TW 103113748 A TW103113748 A TW 103113748A TW 103113748 A TW103113748 A TW 103113748A TW 201539185 A TW201539185 A TW 201539185A
Authority
TW
Taiwan
Prior art keywords
debug
sequence
messages
debugging
computer system
Prior art date
Application number
TW103113748A
Other languages
English (en)
Inventor
Shang-Chieh Chen
ming-lun Yang
Original Assignee
Elitegroup Comp Systems Sip Co Ltd
Elitegroup Computer Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elitegroup Comp Systems Sip Co Ltd, Elitegroup Computer Sys Co Ltd filed Critical Elitegroup Comp Systems Sip Co Ltd
Priority to TW103113748A priority Critical patent/TW201539185A/zh
Publication of TW201539185A publication Critical patent/TW201539185A/zh

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

一種除錯系統包含主機板、除錯裝置及終端機。主機板包含有基本輸入輸出系統及系統管理匯流排。基本輸入輸出系統用以初始化電腦系統，並於初始化電腦系統的過程中產生多個除錯訊息。除錯裝置包含接收埠、微處理器及序列輸出埠。接收埠用以自系統管理匯流排接收上述多個除錯訊息。微處理器用以將上述多個除錯訊息解碼成多個序列訊息。每一序列訊息具有除錯碼及文字串，而文字串用以描述電腦系統於初始化時的狀態。終端機用以自序列輸出埠接收上述多個序列訊息，並顯示上述多個序列訊息的除錯碼及文字串。

Description

除錯系統及其除錯裝置和方法
本發明係有關於一種除錯系統及其除錯裝置和方法，尤指一種可擷取除錯訊息中的文字串並予以顯示的除錯系統及其除錯裝置和方法。
隨著電腦工業水平不斷地進步和人類對電腦依賴性日益增加，使用者對電腦系統之可靠性的要求愈來愈高。譬如在電腦監控管理系統、企業資產規劃(ERP)系統、電腦故障診斷等領域，常常需要監控電腦系統的開機自我檢測(Power On Self Test,POST)過程，以瞭解POST過程是否順利，而於發生問題時即時地知道問題的成因，以便採取合適的對策。
此外，在現今主機板在設計、製造或維修過程中，常需透過除錯卡(Debug card)之七段顯示器(Seven-segment display)來呈現出主機板之基本輸入輸出系統(BIOS)目前的運作狀況。一般來說，在電腦系統的POST過程中，主機板上的BIOS會向80埠(80Port)發送十六進制的除錯碼，而不同除錯碼代表不同POST資訊。當除錯卡接收到來自80埠的除錯碼後，除錯卡的七段顯示器即可顯示上述BIOS透過80埠所輸出的除錯碼。之後，進行主機板設計、製造或維修的人員即可依據七段顯示器所顯示的除錯碼，查詢除錯碼所代表的意義，以採取合適的對策，排除主機板所產生的問題。然而，由於除錯卡傳統的除錯卡每次只能傳遞1byte的訊息，七段顯示器無法直接顯示除錯碼所代表的意義，故這樣的除錯方式對於設計、製造或維修人員來說 並不方便。
此外，亦有部分的除錯卡是透過主機板上的序列埠(serial port)自BIOS接收除錯碼。然而，因現今電腦系統走向輕薄短小的趨勢，許多的主機板上並不會設有序列埠。如此一來，除錯卡即因無法與主機板連接，而無法進行除錯。再者，即或主機板設有序列埠，然而因除錯卡仍是藉由其七段顯示器來顯示除錯碼，故這樣的除錯方式對於設計、製造或維修人員來說仍舊不方便。
本發明之一實施例提供一種除錯系統。除錯系統包含主機板、除錯裝置及終端機。主機板包含有基本輸入輸出系統(BIOS)及系統管理匯流排(SMBUS)。基本輸入輸出系統用以初始化電腦系統，並於初始化電腦系統的過程中產生多個除錯訊息。系統管理匯流排用以輸出上述多個除錯訊息。除錯裝置包含接收埠、微處理器及序列輸出埠。接收埠耦接於系統管理匯流排，用以自系統管理匯流排接收上述多個除錯訊息。微處理器耦接於接收埠，用以將上述多個除錯訊息解碼成多個序列訊息。每一序列訊息具有除錯碼及文字串，而文字串用以描述電腦系統於初始化時的狀態。序列輸出埠耦接於微處理器，用以序列地輸出上述多個序列訊息。終端機耦接於序列輸出埠，用以顯示上述多個除錯訊息的除錯碼及文字串。
本發明之一實施例提供一種除錯方法。除錯方法包含藉由主機板的基本輸入輸出系統(BIOS)，初始化電腦系統，並於初始化電腦系統的過程中產生多個除錯訊息；藉由除錯裝置的接收埠，自主機板的系統管理匯流排(SMBUS)接收上述多個除錯訊息；藉由除錯裝置的微處理器，將上述多個除錯訊息解碼成多個序列訊息，其中每一序列訊息具有除錯碼及文字串，而文字串用以描述電腦系統於初始化時的狀態。藉由除錯裝置的序列輸出埠，輸 出上述多個序列訊息；以及終端機自序列輸出埠接收上述多個序列訊息，並顯示上述多個序列訊息的除錯碼及文字串。
本發明之一實施例提供一種除錯裝置。除錯裝置包含接收埠、微處理器以及序列輸出埠。接收埠用以自系統管理匯流排(SMBUS)接收多個除錯訊息。所述的微處理器耦接於接收埠，用以將上述多個除錯訊息解碼成多個序列訊息。每一序列訊息具有除錯碼及文字串，而文字串用以描述電腦系統於初始化時的狀態。序列輸出埠耦接於微處理器，用以序列地輸出上述多個序列訊息。
透過本發明實施例的除錯系統及其除錯裝置和方法，將電腦系統初始化過程中所產生的除錯訊息解碼成序列訊息，並將序列訊息中的除錯碼和文字串顯示於終端機，而由於所顯示的文字串已清楚地描述電腦系統所發生的系統錯誤，故進行電腦系統或主機板之設計、製造或維修的人員不須再查詢除錯碼所代表的意義，即可清楚地明白電腦系統所產生的系統錯誤是什麼樣的系統錯誤。因此，相較於先前技術的除錯方式，本發明可大幅地提高對電腦系統進行除錯時的效率。此外，在電腦尺寸越做越小的趨勢之下，尺寸較小的主機板上序列埠(Serial port)已不復見，而由於本案是透過系統管理匯流排(SMBUS)將除錯訊息從主機板傳送至除錯裝置，且現有市面上多數的主機板包含有與系統管理匯流排(SMBUS)連接的雙行記憶體模組(Dual In-line Memory Module,DIMM)、PCI-E介面或Mini PCIE介面等介面，故本發明適用於對現有市面上許多小型化的主機板進行除錯。
100‧‧‧除錯系統
200‧‧‧電腦系統
210‧‧‧主機板
220‧‧‧基本輸入輸出系統
230‧‧‧系統管理匯流排
232‧‧‧序列時脈線
234‧‧‧序列資料線
240‧‧‧裝置介面
242、244‧‧‧腳位
300‧‧‧除錯裝置
310‧‧‧接收埠
320‧‧‧微處理器
330‧‧‧序列輸出埠
340‧‧‧韌體
400‧‧‧終端機
410‧‧‧螢幕
420‧‧‧輸入埠
C1至Cn‧‧‧除錯碼
SE1至SEn‧‧‧除錯訊息
ST1至STn‧‧‧序列訊息
T1至Tn‧‧‧文字串
S210至S250‧‧‧步驟
第1圖為本發明一實施例除錯系統的功能方塊圖。
第2圖為本發明一實施例除錯方法的流程圖。
請參考第1圖，第1圖為本發明一實施例除錯系統100的功能方塊圖。除錯系統100包含主機板210、除錯裝置300以及終端機400。主機板210包含有基本輸入輸出系統(Basic Input Output System,BIOS)220及系統管理匯流排(System Management Bus,SMBUS)230。基本輸入輸出系統220用以初始化電腦系統200，並用於在初始化電腦系統200的過程中產生的多個除錯訊息SE1至SEn。上述初始化電腦系統200的作業可包含開機自我檢測(Power On Self Test,POST)。在本發明一實施例中，基本輸入輸出系統220為統一可延伸韌體介面(Unified Extensible Firmware Interface,UEFI)的基本輸入輸出系統，但本發明並不以此為限。
當電腦系統200啟動時，主機板210會將基本輸入輸出系統220的程式碼載入並執行，以初始化電腦系統200。在初始化電腦系統200的過程中，藉由執行輸入輸出系統220的程式碼，主機板210會將上述多個除錯訊息SE1至SEn傳送至系統管理匯流排230，再由系統管理匯流排230將上述多個除錯訊息SE1至SEn傳送至除錯裝置300。因此，藉由執行輸入輸出系統220的程式碼，可將傳統由80埠(80Port)輸出除錯碼的方式，改由系統管理匯流排230輸出除錯訊息SE1至SEn。此外，系統管理匯流排230包含序列時脈線(Serial Clock line,SCL)232以及序列資料線(Serial Data line,SDA)234。主機板210可透過南橋晶片的SMBUS控制器並藉由系統管理匯流排230之序列時脈線232及序列資料線234將上述多個除錯訊息SE1至SEn傳送到除錯裝置300。
除錯裝置300可以是一張除錯卡(debug card)或是整合於電腦系統200中的裝置。除錯裝置300包含接收埠310、微處理器320、序列輸出埠330以及韌體340。接收埠310為系統管理匯流排僕裝置(SMBUS Slave Device)而 耦接於系統管理匯流排230，用以自系統管理匯流排230接收上述多個除錯訊息SE1至SEn。微處理器320耦接於接收埠310，用以執行韌體340的程式碼以將上述多個除錯訊息SE1至SEn解碼成多個序列訊息ST1至STn。每一序列訊息ST1至STn具有除錯碼(如C1至Cn其中一個除錯碼)及文字串(如T1至Tn其中一個文字串)，而文字串T1至Tn分別用以描述電腦系統200於初始化過程中的狀態。不同的除錯碼C1至Cn及其對應的文字串T1至Tn所描述的電腦系統200於初始化過程中的狀態並不相同。序列輸出埠330耦接於微處理器320，用以輸出微處理器320所產生的序列訊息ST1至STn。在本發明一實施例中，序列輸出埠330採用序列(serial)的方式傳送上述多個序列訊息ST1至STn至終端機400。其中，序列輸出埠330可以是通用序列匯流排(Universal Serial Bus,USB)輸出埠、COM埠(COM port)等序列埠，但本發明並不以此為限。
此外，終端機400具有輸入埠410以及螢幕420。輸入埠410耦接於除錯裝置300的序列輸出埠330，而終端機400藉由輸入埠410自序列輸出埠330接收上述多個序列訊息ST1至STn。當終端機400接收到上述多個序列訊息ST1至STn之後，終端機400即可將上述多個序列訊息ST1至STn的除錯碼C1至Cn及文字串T1至Tn顯示於螢幕420。如此一來，在電腦系統200初始化的過程中，終端機400可即時地顯示除錯訊息SE中的文字串ST，而電腦系統200之設計、製造或維修的人員可藉由螢幕420所顯示的文字串ST瞭解電腦系統200於初始化過程中是否產生系統錯誤，並於電腦系統200發生系統錯誤時，可立即地明白電腦系統200所產生的系統錯誤是什麼樣的系統錯誤，而進行後續的除錯。此外，終端機400可為一部個人電腦並包含超級終端機(Hyper terminal)程式430，終端機400可藉由執行超級終端機程式430以接收並辨識上述多個序列訊息ST1至STn，並控制螢幕420顯示除錯碼C1至Cn及文字串T1至Tn。
在本發明一實施例中，電腦系統200另包含裝置介面240，而裝置介面240可為雙行記憶體模組(Dual In-line Memory Module,DIMM)、PCI-E介面或Mini PCIE介面。裝置介面240的其中兩個腳位242及244分別耦接於系統管理匯流排230的序列時脈線232及序列資料線234，而除錯裝置300的接收埠310則耦接於上述兩腳位242及244，以接收系統管理匯流排230所輸出的除錯訊息SE1至SEn。由於目前大多數的電腦主機板設有DIMM、PCI-E介面或Mini PCIE介面，而DIMM、PCI-E介面或Mini PCIE介面都會包含上述耦接於系統管理匯流排230的兩腳位242及244，故本發明的除錯裝置300可藉由連接於裝置介面240之兩腳位242及244的方式，測試目前市面上大部分的電腦主機板，故不會產生除錯裝置300與電腦系統200之間的介面不匹配的問題。
請參考第2圖並同時參照第1圖，第2圖為本發明一實施例除錯方法的流程圖。在此實施例中，上述除錯方法包含下列步驟：步驟S210：藉由主機板210的基本輸入輸出系統220，初始化電腦系統200，並於初始化電腦系統200的過程中產生多個除錯訊息SE1至SEn；步驟S220：藉由除錯裝置300的接收埠310，自主機板210的系統管理匯流排230接收上述多個除錯訊息SE1至SEn；步驟S230：藉由除錯裝置300的微處理器320，將上述多個除錯訊息SE1至SEn轉換成多個序列訊息ST1至STn；步驟S240：藉由除錯裝置300的序列輸出埠330，輸出上述多個序列訊息ST1至STn；以及步驟S250：終端機400自序列輸出埠330接收上述多個序列訊息ST1至STn，並顯示上述多個序列訊息ST1至STn中的除錯碼C1至Cn及文字串T1至Tn。
綜上所述，透過本發明實施例的除錯系統及其除錯裝置，除錯訊息中的除錯碼及文字串的資訊可被擷取、解譯出來並予以顯示，而由於所顯示的文字串已清楚地描述電腦系統所發生的系統錯誤，故進行電腦系統或主機板之設計、製造或維修的人員不須再查詢除錯碼所代表的意義，即可清楚地明白電腦系統所產生的系統錯誤是什麼樣的系統錯誤。因此，相較於先前技術的除錯方式，本發明可大幅地提高對電腦系統進行除錯時的效率；且對於現今小尺寸而無序列埠的主機板而言，提供了一個方便的除錯系統及方法。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧除錯系統
200‧‧‧電腦系統
210‧‧‧主機板
220‧‧‧基本輸入輸出系統
230‧‧‧系統管理匯流排
232‧‧‧序列時脈線
234‧‧‧序列資料線
240‧‧‧裝置介面
242、244‧‧‧腳位
300‧‧‧除錯裝置
310‧‧‧接收埠
320‧‧‧微處理器
330‧‧‧序列輸出埠
340‧‧‧韌體
400‧‧‧終端機
410‧‧‧螢幕
420‧‧‧輸入埠
C1至Cn‧‧‧除錯碼
SE1至SEn‧‧‧除錯訊息
ST1至STn‧‧‧序列訊息
T1至Tn‧‧‧文字串

Claims (10)

  1. 一種除錯系統，包含：一主機板，包含：一基本輸入輸出系統(BIOS)，用以初始化一電腦系統，並於初始化該電腦系統的過程中產生多個除錯訊息；以及一系統管理匯流排(SMBUS)，用以輸出該些除錯訊息；一除錯裝置，包含：一接收埠，耦接於該系統管理匯流排，用以自該系統管理匯流排接收該些除錯訊息；一微處理器，耦接於該接收埠，用以將該些除錯訊息解碼成多個序列訊息，每一序列訊息具有一除錯碼及一文字串，而該文字串用以描述該電腦系統於初始化時的狀態；以及一序列輸出埠，耦接於該微處理器，用以序列地輸出該些序列訊息；以及一終端機，耦接於該序列輸出埠，用以顯示該些除錯訊息的除錯碼及文字串。
  2. 如請求項1所述之除錯系統，其中該系統管理匯流排包含一序列時脈線(Serial Clock line,SCL)以及一序列資料線(Serial Data line,SDA)，而該接收埠自該序列時脈線及該序列資料線接收傳遞該些除錯訊息。
  3. 如請求項2所述之除錯系統，其中該序列時脈線及該序列資料線耦接至該主機板的一雙行記憶體模組(Dual In-line Memory Module,DIMM)、PCI-E介面或Mini PCIE介面的兩個腳位，且該除錯裝置的該接收埠耦接於該兩個腳位。
  4. 如請求項1所述之除錯系統，其中該基本輸入輸出系統係為一統一可延伸韌體介面(Unified Extensible Firmware Interface,UEFI)之基本輸入輸出系統。
  5. 如請求項1所述之除錯系統，其中該終端機藉由執行一超級終端機程式(Hyper terminal)接收及辨識該些序列訊息。
  6. 一種除錯方法，包含：藉由一主機板的一基本輸入輸出系統(BIOS)，初始化一電腦系統，並於初始化該電腦系統的過程中產生多個除錯訊息；藉由一除錯裝置的一接收埠，自該主機板的一系統管理匯流排(SMBUS)接收該些除錯訊息；藉由該除錯裝置的一微處理器，將該些除錯訊息解碼成多個序列訊息，其中每一序列訊息具有一除錯碼及一文字串，而該文字串用以描述該電腦系統於初始化時的狀態；藉由該除錯裝置的一序列輸出埠，輸出該些序列訊息；以及一終端機自該序列輸出埠接收該些序列訊息，並顯示該些序列訊息的除錯碼及文字串。
  7. 如請求項6所述之除錯方法，其中該系統管理匯流排包含一序列時脈線(Serial Clock line,SCL)以及一序列資料線(Serial Data line,SDA)，而該接收埠自該序列時脈線及該序列資料線接收傳遞該些除錯訊息。
  8. 如請求項7所述之除錯方法，其中該序列時脈線及該序列資料線耦接至該主機板的一雙行記憶體模組(Dual In-line Memory Module,DIMM)、 PCI-E介面或Mini PCIE介面的兩個腳位，且該除錯裝置的該接收埠耦接於該兩個腳位。
  9. 如請求項6所述之除錯方法，其中該基本輸入輸出系統係為一統一可延伸韌體介面(Unified Extensible Firmware Interface,UEFI)之基本輸入輸出系統。
  10. 一種除錯裝置，包含：一接收埠，用以自一系統管理匯流排(SMBUS)接收多個除錯訊息；一微處理器，耦接於該接收埠，用以將該些除錯訊息解碼成多個序列訊息，每一該些序列訊息具有一除錯碼及一文字串，而該文字串用以描述一電腦系統於初始化時的狀態；以及一序列輸出埠，耦接於該微處理器，用以序列地輸出該些序列訊息。
TW103113748A 2014-04-15 2014-04-15 除錯系統及其除錯裝置和方法 TW201539185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103113748A TW201539185A (zh) 2014-04-15 2014-04-15 除錯系統及其除錯裝置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103113748A TW201539185A (zh) 2014-04-15 2014-04-15 除錯系統及其除錯裝置和方法

Publications (1)

Publication Number Publication Date
TW201539185A true TW201539185A (zh) 2015-10-16

Family

ID=54851315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113748A TW201539185A (zh) 2014-04-15 2014-04-15 除錯系統及其除錯裝置和方法

Country Status (1)

Country Link
TW (1) TW201539185A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628723A (zh) * 2017-03-23 2018-10-09 瑞轩科技股份有限公司 信息处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628723A (zh) * 2017-03-23 2018-10-09 瑞轩科技股份有限公司 信息处理方法

Similar Documents

Publication Publication Date Title
CN100412804C (zh) 主板故障诊断卡错误代码的识别方法及系统
US9514846B2 (en) Memory module status indication
US20080294939A1 (en) Debugging device and method using the lpc/pci bus
US20080046706A1 (en) Remote Monitor Module for Computer Initialization
US8171342B2 (en) Device and method for outputting BIOS POST code
US20070168737A1 (en) Debugging device using an lpc interface capable of recovering functions of bios, and debugging method therefor
US8954629B2 (en) Adapter and debugging method using the same
CN101593139A (zh) 主板故障诊断装置及其诊断方法
US20110296257A1 (en) Post card
CN106250279B (zh) 除错方法及其装置
US20170115996A1 (en) Reboot system and method for baseboard management controller
TW201621657A (zh) 電子裝置
TW201715396A (zh) 伺服器及其偵錯方法
TW201305813A (zh) 電腦系統及其診斷方法
CN104375916A (zh) 一种直接通过usb口实现计算机硬件诊断的方法及装置
CN104063297A (zh) 一种利用usb接口对计算机硬件进行诊断的方法及装置
US7788557B2 (en) Baseboard testing interface and testing method thereof
TW201527965A (zh) Bios調試偵測系統及方法
TW201510716A (zh) 電腦偵錯模組和方法
TW201539185A (zh) 除錯系統及其除錯裝置和方法
US8959397B2 (en) Computer-on-module debug card assembly and a control system thereof
CN116627729A (zh) 外接线缆、外接线缆在位检测装置、开机自检方法及系统
CN104572423A (zh) 调试系统及其调试装置和方法
TWI660267B (zh) 開機檢測裝置、系統及其方法
TWI396969B (zh) 伺服器的偵錯裝置與其偵錯方法