TW201519386A - 設計防止交流電子遷移的金屬線的方法 - Google Patents

設計防止交流電子遷移的金屬線的方法 Download PDF

Info

Publication number
TW201519386A
TW201519386A TW103134040A TW103134040A TW201519386A TW 201519386 A TW201519386 A TW 201519386A TW 103134040 A TW103134040 A TW 103134040A TW 103134040 A TW103134040 A TW 103134040A TW 201519386 A TW201519386 A TW 201519386A
Authority
TW
Taiwan
Prior art keywords
current
limit
metal line
maximum
pulse width
Prior art date
Application number
TW103134040A
Other languages
English (en)
Other versions
TWI562303B (en
Inventor
Chin-Shen Lin
Jerry Changjui Kao
Nitesh Katta
Chou-Kun Lin
Yi-Chuin Tsai
Chien-Ju Chao
Kuo-Nan Yang
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201519386A publication Critical patent/TW201519386A/zh
Application granted granted Critical
Publication of TWI562303B publication Critical patent/TWI562303B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種方法，用以設計產生防止交流電子遷移的金屬線。方法包含下列步驟：依據半導體元件之至少一設計檔案中的金屬線之金屬線段中於波形週期內具有複數峰值之電流之波形函數，決定最大峰值之有效電流脈衝寬度，以計算出有效電流脈衝寬度與波形週期之間的工作比；依據金屬線段之複數物理特性決定金屬線段之直流電流最大限值；依據直流電流最大限值與工作比之函數之比值，決定交流電子遷移電流限值；以及當電流之最大峰值不超過交流電子遷移電流限值時，使設計檔案包含具有物理特性的金屬線段。

Description

設計防止交流電子遷移的金屬線的方法
本揭露內容是有關於一種金屬線，且特別是有關於可防止交流電子遷移之金屬線。
電子遷移是由於傳導電子和擴散的金屬原子間的動量轉換所造成導體內離子的漸進移動，進而造成的材料傳輸。其效應出現於會產生高電流脈衝的應用中，例如微電子及相關結構之中。當電子產品的結構尺寸如積體電路(ICs)縮小時，這種效應會更加明顯。
為了解決上述的問題，本揭露內容提供了一種方法，用以設計防止交流電子遷移的金屬線。方法包含：依據半導體元件之至少一設計檔案中之金屬線之金屬線段中於波形週期內具有複數峰值之電流之波形函數決定最大峰值之有效電流脈衝寬度以計算出有效電流脈衝寬度與波形週期之間的工作比；依據金屬線段之物理特性決定金屬線段之直流電流最大限值；依據直流電流最大限值與工作比之函數之比值決定交流電子遷移電流限值；以及當電流之最大峰值不超過交流電子遷移電流限值時，使至少一設計 檔案包含具有此些物理特性的金屬線段。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：依據電流之波形函數對時間之一積分決定電流之一總電荷；以及將總電荷除以電流之最大峰值之一值以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：依據電流之波形函數的平方對時間之一積分決定電流之一總能量；以及將總能量除以在電流之最大峰值時之一單位總能量以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：決定電流之波形函數中之值超過一臨界值之一總時間週期以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中交流電子遷移電流限值係依據直流電流最大限值與工作比之一冪函數之比值所決定。
本揭露內容又一態樣係提供一種方法，用以設計防止交流電子遷移的金屬線。方法包含：於一半導體元件之至少一設計檔案內挑選出一金屬線之一金屬線段，其中金屬線段具有一直流電流最大限值；依據金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數決定一最大峰值之一有效電流脈衝寬度；依據直流電流最大限值與一工作比之一函數之一比值決定一交流電子遷移電流限值；以及進行下列之一：(a)當電流之最大峰值不超過交流電子遷移電流限值時，使至少一設計檔案包含具有直流電流最 大限值的金屬線段；或(b)當電流之最大峰值超過交流電子遷移電流限值時，於至少一設計檔案內修改金屬線段之物理特性，以使電流之最大峰值不超過交流電子遷移電流限值。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：依據電流之波形函數對時間之一積分決定電流之一總電荷；以及將總電荷除以電流之最大峰值之一值以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：依據電流之波形函數的平方對時間之一積分決定電流之一總能量；以及將總能量除以在最大峰值時之一單位總能量以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中決定有效電流脈衝寬度包含：決定電流之波形函數中之值超過一臨界值之一總時間週期以獲得有效電流脈衝寬度。
根據本揭露內容之一實施例，其中交流電子遷移電流限值係依據直流電流最大限值與工作比之一冪函數之比值所決定。
本揭露內容的優點在於計算金屬線段的交流電子遷移電流限值，以設計可避免受到交流電子遷移效應影響的金屬線。
100‧‧‧半導體元件
110‧‧‧元件部分
200、205、215‧‧‧金屬線
220、225、230、235‧‧‧金屬線段
400、500、700‧‧‧方法
505、510、515、520、525、530、535‧‧‧步驟
405、410、415、420、425、430、435‧‧‧步驟
800‧‧‧電腦系統
705、710、715、720、725、730、735‧‧‧步驟
820‧‧‧記憶體
840‧‧‧儲存器
810‧‧‧處理器
860‧‧‧硬體組件
830‧‧‧網路介面
880‧‧‧核心
850‧‧‧輸入輸出裝置
M1、M2、M3、M4、M5、M6‧‧‧金屬層
870‧‧‧匯流排
890‧‧‧使用者空間
t1、t2、t3、t4‧‧‧時間週期
P1、P2、P3、P4‧‧‧峰值
VSS‧‧‧接地端
VDD‧‧‧電源
IMax‧‧‧最大電流量
I1、I2‧‧‧電流
i(t)‧‧‧波形函數
τ‧‧‧波形週期
Imax/2‧‧‧臨界值
tD_eff‧‧‧有效電流脈衝寬度
第1圖根據本揭露內容之各實施例中，一種半導體元件之示意圖； 第2圖根據本揭露內容之各實施例中，繪示第1圖所示之金屬層的部分頂視示例圖；第3A圖為根據本揭露內容之各實施例中，流經金屬線段之電流的波形示例圖；第3B圖為根據本揭露內容之各實施例中，方波電流的波形示例圖；第4圖係為根據本揭露內容之各實施例中，用以形成第2圖的金屬線的製程的方法的流程圖；第5圖係為根據本揭露內容之各實施例中，用以形成第2圖的金屬線的製程的方法的流程圖；第6圖為根據本揭露內容之各實施例中，流經金屬線段之電流的波形示例圖；第7圖係為根據本揭露內容之各實施例中，用以形成第2圖的金屬線的製程的方法的流程圖；以及第8圖為根據本揭露內容之部分實施例中，電腦系統之方塊圖。
以下將以圖式揭露本揭露內容之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露內容。也就是說，在本揭露內容部分實施方式中，這些實務上的細節是非必要的，或者，這些實務上的細節可與其他元件組合。此外，一些習知慣用的實施方式或步驟沒有被顯示或詳細描述，以避免模糊本揭露內容各 實施例的各方面。
在全篇說明書所使用之用語(terms)，除有特別註明外，通常具有每個用語使用在此領域中與特定內容中的平常意義。在本說明書中所使用的實例，包括本文中所討論的任何用語的實例僅是說明性的，而不是用來限制本揭露內容或是任何示例性用語的範圍和含義。同樣地，本揭露內容並不限定於本說明書之各實施例。
可以理解的是，雖然用詞「第一」、「第二」等的引用可在本文中用來描述各種元件，但這些元件不應該受限於這些用詞。這些用詞用於區分不同的元件。例如，第一元件可以被稱為第二元件，並且類似地，第二元件可以被稱為第一元件，而不偏離各實施例的範圍。關於本文中所使用之「和/或」係包括一或多個相關聯的列出項目的任何和所有組合。
在本文中所使用的用詞「包含」、「包括」、「具有」、「含有」等等，均為開放性的用語，即意指包含但不限於此。
在全篇說明書中對「一個實施例」或「實施例」的引用意味著一個與該實施例相關的特定的特徵、結構、實施方式或特性被包括在本揭露內容之至少一實施例中。因此，於全篇說明書的不同地方使用用語「在一個實施例中」或者「在實施例中」，不一定都指的是同一實施例。此外，特定的特徵、結構、實施方式或特性可以在一個或多個實施例中以任何適合的方式組合。
請參照第1圖，第1圖根據本揭露內容之各實施例中，一種半導體元件100之示意圖。半導體元件100包含元件部分110以及複數金屬層M1~M6。
在一些實施例中，金屬層M1~M6係被形成於元件部分110上並且被連接至元件部份110。金屬層M1~M6包含複數條金屬線(圖示未標示)以將元件部分110內不同的積體電路(integrated circuit；IC)組件(圖示未標示)連接在一起。
請參照第2圖，第2圖根據本揭露內容之各實施例中，第1圖所示之金屬層M6的部分頂視示例圖。
如第2圖所示，金屬層M6包含金屬線200、205、215。在一些實施例中，金屬線200以及金屬線205是電源軌，分別連接至電源VDD以及接地端VSS以供電至第1圖所繪示之半導體元件100中的元件部份110之積體電路組件。在一些實施例中，金屬線215係為信號線以於元件部分110之不同的積體電路組件間傳輸信號。於再一實施例中，金屬線215於元件部分110之不同的積體電路組件間傳輸資料信號或是時脈信號。
每一個金屬線200、205、215包含複數個金屬線段，例如金屬線200之金屬線段220、225、230、235。每一個所形成的金屬線段220、225、230、235具有有利於直流電流最大限值Ipeak_dc的物理特性。在一些實施例中，這些物理特性包含幾何形狀以及金屬線段220、225、230、235的類型。幾何形狀包含每一個金屬線段220、225、230、 235的寬度以及長度。
金屬線段220、225、230、235的類型包含但不限於不同的材料，例如銅、銀、金等。金屬線段220、225、230、235的物理特性決定了其可允許流過的最大電流，即直流電流最大限值Ipeak_dc。在一些實施例中，直流電流最大限值Ipeak_dc係為金屬線段220、225、230、235中，每個不同類型金屬之寬度及長度的多項式函數。
每一個金屬線段220、225、230、235進一步傳送包含具有多個峰值的電流脈衝的電流，例如流經金屬線段220的電流I1。
請參照第3A圖，第3A圖係為根據本揭露內容之各實施例中，流經金屬線段220之電流I1的波形示例圖。如第3A圖所示，橫軸代表時間並以奈秒(ns)為單位，而縱軸代表電流量並以毫安培(mA)為單位。
電流I1於一個波形週期τ內包含有四個峰值P1、P2、P3、P4，其中最大峰值P1具有一個最大電流量Imax。在一些實施例中，波形週期τ的持續時間是依據金屬線200所被連接到的電路的工作頻率來決定。
電流I1的波形係由波形函數i(t)所描述。電流I1之有效電流脈衝寬度tD_eff係依據波形週期τ內的波形函數i(t)所決定。
請參照第3B圖，第3B圖係為根據本揭露內容之各實施例中，方波電流I2的波形示例圖。
電流I2的波形，其電流值等於最大電流量Imax， 且脈衝寬度等於有效電流脈衝寬度tD_eff。在一些實施例中，電流I1對金屬線段220的效應，類似於電流I2對金屬線段220的效應。以另一種方式解釋，電流I1的量化特徵之量類似於電流I2的量化特徵之量。因此，當電流I1流過金屬線段220時，電流I1對金屬線段220內的金屬原子產生效應，而該效應係類似於當電流I2流過金屬線段220時，對金屬原子產生的效應。在一些實施例中，該量化特徵表示電流I1或是電流I2所攜帶電荷的總量，或是電流I1或電流I2具有的總能量。
一有效電流脈衝寬度tD_eff和波形週期τ之間的工作比r進一步被計算。在一些實施例中，工作比r係由下面的方程式所描述：R=tD_eff/τ
交流電子遷移(AC EM)電流限值Ipeak,limit係依據金屬線段220的直流電流最大限值Ipeak_dc與工作比r之函數的比值所決定。在一些實施例中，工作比r之函數係為工作比r的冪函數，而交流電子遷移電流限值Ipeak,limit係由下面的方程式所描述：Ipeak,limit=Ipeak_dc/rn
其中n為一實數。
金屬線段220係被如此形成，以使對應至電流脈衝之最大峰值P1所具有的電流I1的最大電流量Imax不超過交流電子遷移電流限值Ipeak,limit。
在一些方法中，直流電流最大限值Ipeak_dc係被 設定為電子遷移峰值限值。在這種情形下，因為電流I1被視為在波形週期τ內，其電流值為直流電流最大限值Ipeak_dc的方波脈衝來處理，需要運用較嚴苛的交流電子遷移規則(AC electromigration rule)。
在上述方法中，有效電流脈衝寬度tD_eff與波形週期τ的計算使得金屬線段220被形成時，可運用一個較為寬鬆的交流電子遷移規則，該較為寬鬆的交流電子遷移規則係使用交流電子遷移電流限值Ipeak,limit，其能反映出電流對金屬線段220、225、230、235的實際效應。因此之故，金屬線段220係被如此形成，使得在較為寬鬆的交流電子遷移規則之下，足以防止因為湧入電流(inrush current)脈衝所產生的電子遷移。
在一些實施例中，每一個金屬線段225、230、235均係依據它們自身的電流狀況，利用上述相同的方法所形成。當金屬線段220、225、230、235被形成時，整個金屬線200也被形成。
請參照第4圖，第4圖係為根據本揭露內容之各實施例中，用以形成第2圖的金屬線200的製程的方法400的流程圖。
為說明起見，第2圖之金屬線200的形成係由方法400所說明，並一併參考第3A圖至第3B圖。
在步驟405中，於半導體元件100之至少一設計檔案中挑選出金屬線200中的金屬線段220。
在步驟410中，有效電流脈衝寬度tD_eff係依據 電流I1的總電荷Qtotal所決定。電流I1總電荷Qtotal的計算是基於波形函數i(t)在波形週期τ內對時間的積分，以計算出工作比r。
在一些實施例中，總電荷Qtotal的計算是基於波形函數i(t)對時間的積分，並表示為：
有效電流Ieff以及最大電流量I max和有效電流脈衝寬度tD_eff之間的關係求出為：
有效電流脈衝寬度tD_eff係藉由總電荷Qtotal除以電流最大峰值P1的值Imax所導出：
如上述所示，此方法是基於電流I1和電流I2之間的電荷守恆。在這種情況下，在第3A圖電流I1的波形下的總面積，與在第3B圖電流I2的波形下的總面積相同。電流I1於波形週期τ內流過金屬線段220的總電荷量與電流I2於波形週期τ內流過金屬線段220的總電荷量相同。
因此，當電流I1流過金屬線段220時，電流I1對金屬線段220內的金屬原子產生的效應，類似於當電流I2流過金屬線段220時，所產生的效應。
工作比r藉由有效電流脈衝寬度tD_eff除以波形週期τ以進一步被計算出來。
在步驟415中，金屬線段220的直流電流最大限值Ipeak_dc係依據金屬線段220的物理特性所決定。
在步驟420中，交流電子遷移電流限值Ipeak,limit係依據直流電流最大限值Ipeak_dc與工作比r之一函數的一比值所決定。在一些實施例中，交流電子遷移電流限值Ipeak,limit係由下面的方程式所描述：Ipeak,limit=Ipeak_dc/rn
其中n為一實數。
在步驟425中，決定最大峰值P1的值Imax是否超過交流電子遷移電流限值Ipeak,limit。
在步驟430中，當最大峰值P1的值Imax不超過交流電子遷移電流限值Ipeak,limit時，金屬線段220及其物理特性被包含在設計檔案內。
在步驟435中，當最大峰值P1的值Imax超過交流電子遷移電流限值Ipeak,limit時，設計檔案內的金屬線段220之物理特性被修改。因此，於修改後，最大峰值P1的值Imax不超過交流電子遷移電流限值Ipeak,limit，並且被修改過的金屬線段220被包含在設計檔案內。在一些實施例中，步驟410、415、420、425係用來決定被修改過的金屬線段220是否符合要求。
當步驟430或步驟435完成後，下一個金屬線段225在步驟405被挑出，以重複上述的步驟，直到金屬線200中的所有金屬線段220、225、230、235都已經被包含。
此外，半導體元件100是依據設計檔案來製造。
基於步驟405~435，金屬線200的金屬線段220、225、230、235係依據交流電子遷移電流限值Ipeak,limit 所形成。交流電子遷移電流限值Ipeak,limit的計算係藉由直流電流最大限值Ipeak_dc除以工作比r之函數，而非直接使用直流電流最大限值Ipeak_dc。工作比係基於有效電流脈衝寬度tD_eff所決定，而有效電流脈衝寬度tD_eff係依據電荷守恆所導出。交流電子遷移電流限值Ipeak,limit反映出電流對金屬線段220、225、230、235的實際效應。因此，較為寬鬆的交流電子遷移規則於形金屬線段220、225、230、235時被運用。
請參照第5圖，第5圖係為根據本揭露內容之各實施例中，用以形成第2圖金屬線200的製程的方法500之流程圖。
為說明起見，第2圖之金屬線200的形成係由方法500所說明，並一併參考第3A圖與第3B圖。
在步驟505中，於半導體元件100之至少一設計檔案中挑選出金屬線200中的金屬線段220。
在步驟510中，最大峰值P1的有效電流脈衝寬度tD_eff係依據電流I1的總能量Etotal所決定。電流I1總能量Etotal的計算是基於波形函數i(t)在波形週期τ內對時間的積分，以計算出工作比r。
在一些實施例中，總能量Etotal的計算是基於波形函數i(t)的平方對時間的積分並表示為：
其中R為金屬線段220的電阻。
有效功率Peff以及最大電流量I max和有效電流 脈衝寬度tD_eff之間的關係求出為：
有效電流脈衝寬度tD_eff係藉由總能量Etotal除以在最大峰值電流值時之單位總能量所導出：
如上述所示，此方法是基於電流I1和電流I2之間的能量守恆。電流I1內流過金屬線段220的總能量與電流I2內流過金屬線段220的總能量相同。
因此，當電流I1流過金屬線段220時，電流I1對金屬線段220內的金屬原子具有的效應，類似於當電流I2流過金屬線段220時，所產生的效應。
工作比r藉由有效電流脈衝寬度tD_eff除以波形週期τ以進一步被計算出來。
由於步驟515、520、525、530、535實質上與第4圖中之步驟415、420、425、430、435相同，因此不再贅述。
此外，半導體元件100是於金屬線段220、225、230、235都已經被包含在設計檔案後，依據設計檔案來製造。
基於步驟505~535，金屬線200的金屬線段220、225、230、235係依據交流電子遷移電流限值Ipeak,limit所形成。交流電子遷移電流限值Ipeak,limit的計算係藉由直流電流最大限值Ipeak_dc除以工作比r之函數，而非直接使用直流電流最大限值Ipeak_dc。工作比係基於有效電 流脈衝寬度tD_eff所決定，而有效電流脈衝寬度tD_eff係依據能量守恆所導出。交流電子遷移電流限值Ipeak,limit反映出電流對金屬線段220、225、230、235的實際效應。因此，較為寬鬆的交流電子遷移規則於形金屬線段220、225、230、235時被運用。
請參照第6圖，第6圖係為根據本揭露內容之各實施例中，流經金屬線段220之電流I1的波形示例圖。第6圖所示之電流I1的波形圖實質上與第3A圖所示之電流I1的波形圖相同。在第6圖中，電流I1的波形函數中的值超過臨界值Imax/2的時間週期t1、t2、t3、t4被進一步說明。
請參照第7圖，第7圖係為根據本揭露內容之各實施例中，用以形成第2圖金屬線200的製程的方法700之流程圖。
為說明起見，第2圖之金屬線200的形成係由方法700同時參考第6圖來進行說明。
在步驟705中，於半導體元件100之至少一設計檔案中挑選出金屬線200中的金屬線段220。
在步驟710中，最大峰值P1的有效電流脈衝寬度tD_eff係依據電流I1的波形函數中的值於波形週期τ內超過臨界值的總時間週期Ttotal所決定，以計算出工作比r。
在一些實施例中，臨界值實質上係為對應於最大峰值P1的最大電流量Imax的一半，即Imax/2。電流I1的波形函數中的值超過臨界值Imax/2的總時間週期為t1+t2+ t3+t4，如第6圖所示。因此，有效電流脈衝寬度tD_eff被決定為：tD_eff=Ttotal=t1+t2+t3+t4
如上述所示，此方法是基於電流I1中超過臨界值Imax/2並且有機會破壞金屬線段220的部分，以獲得有效電流脈衝寬度tD_eff。
工作比r藉由有效電流脈衝寬度tD_eff除以波形週期τ以進一步被計算出來。
由於步驟715、720、725、730、735實質上與第4圖中之步驟415、420、425、430、435相同，因此不再贅述。
此外，半導體元件100是於金屬線段220、225、230、235都已經被包含在設計檔案後，依據設計檔案來製造。
基於步驟705~735，金屬線200的金屬線段220、225、230、235係依據交流電子遷移電流限值Ipeak,limit所形成。交流電子遷移電流限值Ipeak,limit的計算係藉由直流電流最大限值Ipeak_dc除以工作比r之函數，而非直接使用直流電流最大限值Ipeak_dc。工作比係基於電流I1中所具有的電流量超過臨界值Imax/2的部分所決定。交流電子遷移電流限值Ipeak,limit反映出電流對金屬線段220、225、230、235的近似效應。因此，較為寬鬆的交流電子遷移規則於形金屬線段220、225、230、235時被運用。
請參照第8圖，第8圖係為根據部分實施例中，電 腦系統800之方塊圖。與第1圖至第7圖有關的一或多個工具及/或系統及/或步驟係藉由第8圖中之一或多個電腦系統800於一些實施例中被實現。電腦系統800包含有處理器810、記憶體820、網路介面(I/F)830、儲存器840、輸入輸出(I/O)裝置850、以及一或多個經由匯流排870或是其他互連通訊機制被通信耦接的硬體組件860。
於一些實施例中，記憶體820包含隨機存取記憶體(RAM)及/或其他動態儲存裝置及/或唯讀記憶體(ROM)及/或其他靜態儲存裝置。記憶體820係被耦接至匯流排870以儲存資料及/或被處理器810執行的指令，例如核心(kernel)880、使用者空間(userspace)890、部分之核心及/或使用者空間以及上述之組件。在一些實施例中，記憶體820亦被用來於執行被處理器810所執行的指令時，儲存暫時變數或是其他中間資訊。
於一些實施例中，儲存器840例如磁碟或是光碟，係被耦接至匯流排870以儲存以儲存資料及/或指令，例如核心880、使用者空間890等。輸入輸出裝置850包括輸入裝置、輸出裝置及/或複合輸入輸出裝置，以使使用者可以跟電腦系統800互動。輸入裝置包含有，例如鍵盤、鍵板、滑鼠、軌跡球、觸控板及/或游標方向鍵，以傳送資訊及指令至處理器810。輸出裝置包含有，例如顯示器、印表機、語音合成器等以傳送資訊至使用者。
在一些實施例中，與第1圖至第8圖有關的工具及/或系統之一或多個步驟及/或功能性係藉由處理器810實 現。處理器810係被程式化以實施這些步驟及/或功能性。記憶體820、網路介面830、儲存器840、輸入輸出裝置850、硬體組件860、以及匯流排870中之一或多個係可步驟以接收由處理器810所處理的指令、資料、設計規則、網路連線表、布局、模式及/或其他參數。
在一些實施例中，與第1圖至第8圖有關的工具及/或系統之一或多個步驟及/或功能性，係被特別配置的硬體(例如一或多個特殊應用積體電路(ASIC(s))或是被包含的特殊應用積體)所實施，該特別配置的硬體可與處理器810分開或是代替處理器810。一些實施例於單一的特殊應用積體電路中納入超過一個所述的或步驟及/或功能性。
在一些實施例中，這些步驟及/或功能性係被實現為存儲在一個非暫態電腦可讀取記錄媒體中的程式的功能。非暫態電腦可讀取記錄媒體的例子包含，但不限於外接/可移式及/或內部/內建儲存或記憶單元，例如：一或多個光碟如數位多功能影音光碟、磁碟如硬碟、半導體記憶體如ROM、RAM、記憶卡等。
上述臨界值的選擇只是用來說明，不同的臨界值係在本揭露內容的設想範圍內。
在一些實施例中，一種方法被揭露，方法包含步驟如下。依據一半導體元件之至少一設計檔案中之一金屬線之一金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數決定一最大峰值之一有效電流脈衝寬度以計算出有效電流脈衝寬度與波形週期之間的一工作比。依據金 屬線段之一幾何形狀以及一類型決定金屬線段之一直流電流最大限值。依據直流電流最大限值與工作比之一函數之一比值決定一交流電子遷移(AC EM)電流限值。當電流之最大峰值不超過交流電子遷移電流限值時，包含金屬線段以及物理特性於至少一設計檔案之內。
一種方法亦被揭露，方法包含步驟如下。於一半導體元件之至少一設計檔案內挑選出一金屬線之一金屬線段，其中金屬線段具有一直流電流最大限值。依據金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數決定一最大峰值之一有效電流脈衝寬度。依據直流電流最大限值與一工作比之一函數之一比值決定一交流電子遷移電流限值。進行隨後的步驟之一：(a).當電流之最大峰值不超過交流電子遷移電流限值時，包含金屬線段以及直流電流最大限值於至少一設計檔案之內；(b).當電流之最大峰值超過交流電子遷移電流限值時，於至少一設計檔案內修改金屬線段之物理特性以使電流之最大峰值不超過交流電子遷移電流限值。
一種非暫態電腦可讀取媒體被揭露，非暫態電腦可讀取媒體。
包含有指令，當由一電腦系統之一處理器執行時，使處理器執行一方法。
方法包含步驟如下。依據一半導體元件之至少一設計檔案中之一金屬線之一金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數決定一最大峰值之一有效 電流脈衝寬度以計算出有效電流脈衝寬度與波形週期之間的一工作比。依據金屬線段之一幾何形狀以及一類型決定金屬線段之一直流電流最大限值。依據直流電流最大限值與工作比之一函數之一比值決定一交流電子遷移(AC EM)電流限值。當電流之最大峰值不超過交流電子遷移電流限值時，包含金屬線段以及物理特性於至少一設計檔案之內。
關於本文中所使用之『連接』可指『電連接』，『耦接』可指『電耦接』。『連接』及『耦接』亦可指二或多個元件相交互合作或互動。
關於本文中金屬層以及金屬線的數量與配置都是為了說明的目的。各種不同的金屬層以及金屬線的數量與配置都在本揭露內容的設想範圍內。
上述的說明包括示例性的步驟，但是步驟並不一定依照所示的順序實施。步驟可依據本揭露內容之各實施例的精神與範圍，視情況被添加、替換、改變順序、及/或消除。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
400‧‧‧方法
405、410、415、420、425、430、435‧‧‧步驟

Claims (10)

  1. 一種方法，用以設計防止交流電子遷移的金屬線，該方法包含：依據一半導體元件之至少一設計檔案中的一金屬線之一金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數，決定一最大峰值之一有效電流脈衝寬度，以計算出該有效電流脈衝寬度與該波形週期之間的一工作比(duty ratio)；依據該金屬線段之複數物理特性決定該金屬線段之一直流電流最大限值；依據該直流電流最大限值與該工作比之一函數之一比值，決定一交流電子遷移(AC EM)電流限值；以及當該電流之該最大峰值不超過該交流電子遷移電流限值時，使該至少一設計檔案包含具有該等物理特性的該金屬線段。
  2. 如請求項1所述之方法，其中決定該有效電流脈衝寬度包含：依據該電流之該波形函數對時間之一積分決定該電流之一總電荷；以及將該總電荷除以該電流之該最大峰值之一值以獲得該有效電流脈衝寬度。
  3. 如請求項1所述之方法，其中決定該有效電流脈 衝寬度包含：依據該電流之該波形函數的平方對時間之一積分決定該電流之一總能量；以及將該總能量除以在該電流之該最大峰值時之一單位總能量以獲得該有效電流脈衝寬度。
  4. 如請求項1所述之方法，其中決定該有效電流脈衝寬度包含：決定該電流之該波形函數中之值超過一臨界值之一總時間週期以獲得該有效電流脈衝寬度。
  5. 如請求項1所述之方法，其中該交流電子遷移電流限值係依據該直流電流最大限值與該工作比之一冪函數之該比值所決定。
  6. 一種方法，用以設計防止交流電子遷移的金屬線，該方法包含：於一半導體元件之至少一設計檔案內挑選出一金屬線之一金屬線段，其中該金屬線段具有一直流電流最大限值；依據該金屬線段中於一波形週期內具有複數峰值之一電流之一波形函數決定一最大峰值之一有效電流脈衝寬度；依據該直流電流最大限值與一工作比之一函數之一比值決定一交流電子遷移(AC EM)電流限值；以及 進行下列之一：(a)當該電流之該最大峰值不超過該交流電子遷移電流限值時，使該至少一設計檔案包含具有該直流電流最大限值的該金屬線段；或(b)當該電流之該最大峰值超過該交流電子遷移電流限值時，於該至少一設計檔案內修改該金屬線段之複數物理特性，以使該電流之該最大峰值不超過該交流電子遷移電流限值。
  7. 如請求項6所述之方法，其中決定該有效電流脈衝寬度包含：依據該電流之該波形函數對時間之一積分決定該電流之一總電荷；以及將該總電荷除以該電流之該最大峰值之一值以獲得該有效電流脈衝寬度。
  8. 如請求項6所述之方法，其中決定該有效電流脈衝寬度包含：依據該電流之該波形函數的平方對時間之一積分決定該電流之一總能量；以及將該總能量除以在該最大峰值時之一單位總能量以獲得該有效電流脈衝寬度。
  9. 如請求項6所述之方法，其中決定該有效電流脈 衝寬度包含：決定該電流之該波形函數中之值超過一臨界值之一總時間週期以獲得該有效電流脈衝寬度。
  10. 如請求項6所述之方法，其中該交流電子遷移電流限值係依據該直流電流最大限值與該工作比之一冪函數之該比值所決定。
TW103134040A 2013-09-30 2014-09-30 Method for designing metal lines for preventing ac electromigration TWI562303B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361884516P 2013-09-30 2013-09-30
US14/267,537 US9152751B2 (en) 2013-09-30 2014-05-01 Metal lines for preventing AC electromigration

Publications (2)

Publication Number Publication Date
TW201519386A true TW201519386A (zh) 2015-05-16
TWI562303B TWI562303B (en) 2016-12-11

Family

ID=52741469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134040A TWI562303B (en) 2013-09-30 2014-09-30 Method for designing metal lines for preventing ac electromigration

Country Status (2)

Country Link
US (1) US9152751B2 (zh)
TW (1) TWI562303B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216870B2 (en) 2016-01-13 2019-02-26 International Business Machines Corporation Methodology to prevent metal lines from current pulse damage
US10157257B2 (en) * 2016-09-22 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Method for analyzing an electromigration (EM) rule violation in an integrated circuit
US10963609B2 (en) 2019-08-08 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for analyzing electromigration (EM) in integrated circuit
CN112347726B (zh) 2019-08-08 2024-07-12 台湾积体电路制造股份有限公司 分析集成电路中电迁移的方法
US20230238280A1 (en) * 2022-01-26 2023-07-27 International Business Machines Corporation Adaptive fill techniques for avoiding electromigration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737580A (en) * 1995-04-28 1998-04-07 International Business Machines Corporation Wiring design tool improvement for avoiding electromigration by determining optimal wire widths
US5924015A (en) * 1996-04-30 1999-07-13 Trw Inc Power control method and apparatus for satellite based telecommunications system
US6493859B1 (en) * 2001-10-01 2002-12-10 International Business Machines Corporation Method of wiring power service terminals to a power network in a semiconductor integrated circuit
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP5390168B2 (ja) * 2008-11-10 2014-01-15 ルネサスエレクトロニクス株式会社 配線のレイアウト方法及びプログラム
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8694950B2 (en) * 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness

Also Published As

Publication number Publication date
US20150095873A1 (en) 2015-04-02
US9152751B2 (en) 2015-10-06
TWI562303B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
TW201519386A (zh) 設計防止交流電子遷移的金屬線的方法
Davis et al. A stochastic wire-length distribution for gigascale integration (GSI). II. Applications to clock frequency, power dissipation, and chip size estimation
Mui et al. A global interconnect optimization scheme for nanometer scale VLSI with implications for latency, bandwidth, and power dissipation
Lu et al. Transient electrical-thermal analysis of 3-D power distribution network with FETI-enabled parallel computing
JP2011100482A (ja) 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム
KR20110040684A (ko) 고속 세라믹 모듈의 노이즈 결합 저감 및 임피던스 불연속성 제어
Cao et al. Impact of on-chip interconnect frequency-dependent R (f) L (f) on digital and RF design
Muramatsu et al. Effects of on-chip inductance on power distribution grid
Saini et al. Schmitt trigger as an alternative to buffer insertion for delay and power reduction in VLSI interconnects
Kaplan et al. Mixing drivers in clock-tree for power supply noise reduction
Lu et al. A fast analytical technique for estimating the bounds of on-chip clock wire inductance
Chun et al. MDSI: Signal integrity interconnect fault modeling and testing for SOCs
Bairamkulov et al. Versatile framework for power delivery exploration
Velasquez et al. Computation of boolean matrix chain products in 3d reram
Gupta et al. Intrabus crosstalk estimation using word-level statistics
Natsui et al. Stochastic behavior-considered VLSI CAD environment for MTJ/MOS-hybrid microprocessor design
Sarfati et al. Optimal VLSI delay tuning by space tapering with clock-tree application
Xu et al. Distributed port assignment for extraction of power delivery networks
Tu et al. RLC effects on worst-case switching pattern for on-chip buses
Mitra et al. Pre-layout decap allocation for power supply noise suppression and performance analysis of 512-point FFT core
Chakraborty et al. A CAD approach for pre-layout optimal PDN design and its post-layout verification
Jakushokas et al. Inductance model of interdigitated power and ground distribution networks
Köse et al. Current profile of a microcontroller to determine electromagnetic emissions
Kim et al. Design and Analysis of Interposer-Level Integrated Voltage Regulator for Power Noise Suppression in High Bandwidth Memory I/O Interface
Matsuno et al. Modeling of power noise generation in standard-cell based CMOS digital circuits