TW201435304A

TW201435304A - 整合式慣性感測裝置

Info

Publication number: TW201435304A
Application number: TW103102353A
Authority: TW
Inventors: Ali J Rastegar; Sanjay Bhandari; Sudheer S Sridharamurthy
Original assignee: Mcube Inc
Priority date: 2013-01-22
Filing date: 2014-01-22
Publication date: 2014-09-16
Also published as: TWI506246B

Abstract

本發明揭示一種系統，其包括一整合式微電子機械系統(MEMS)迴轉儀架構。該系統可包含具有上覆一互補金屬氧化物半導體積體電路(CMOS IC)基板之一MEMS諧振器之一MEMS迴轉儀。該CMOS IC基板可包含：低雜訊電荷感測放大器以處理所感測信號、可程式化增益放大器、一解調變器、混頻器、耦合至該MEMS迴轉儀之一自動增益控制(AGC)環路以驅動MEMS諧振器。該CMOS IC亦包含可程式化正交消除。類比及數位移相器實施於該架構中以確保正交消除及解調變以達成最佳效能。該AGC迴路以一方式作用，使得來自驅動信號之所產生之所要信號振幅將MEMS諧振器速度維持於一所要頻率及振幅，同時消耗低功率。一晶片上溫度感測器能夠調節包含正交消除及解調變的各種晶片參數，以補償溫度變動。

Description

整合式慣性感測裝置

[相關申請案之交叉參考]

為了所有目的，本申請案主張以下待審專利申請案之優先權且以引用的方式併入本文中：2013年1月22日申請之美國臨時申請案61/755,450號、2013年1月22日申請之美國臨時申請案61/755,451號、2014年1月17日申請之美國專利申請案14/158,765號(代理人檔案號92580-010010US-898233)及2014年1月17日申請之美國專利申請案14/158,756號(代理人檔案號92580-010110US-898203)。

積體微電子之研究及發展已持續在CMOS及MEMS方面產生令人驚奇之進步。CMOS技術已變成積體電路(IC)之主要製造技術。基於微電子機械系統(MEMS)之感測器可與IC技術一起介接以實施若干進化之感測器應用。

本發明係關於一種用於一MEMS(微電子機械系統)之裝置或系統架構。

本發明包含一種用於一整合式MEMS迴轉儀系統之裝置架構。此系統架構包含一MEMS區塊，其可為一單軸或多軸MEMS迴轉儀元件。感測元件展示為具有電容性但其他感測元件亦為可能，且與MEMS元件介接之第一放大器經適當設計。MEMS迴轉儀可包含耦合至一感測路徑之感測電容器及耦合至一驅動路徑之驅動反饋電容器。

CP1‧‧‧電荷泵

CSA_DRV‧‧‧驅動電荷感測放大器

CSA-SNS‧‧‧具有電荷感測放大器之感測路徑

DAC2‧‧‧數位/類比轉換器2

DEL1‧‧‧區塊

Mixer‧‧‧混頻器

MX1‧‧‧多工器

PGA1‧‧‧可程式化增益放大器

PGA2‧‧‧可程式化增益放大器

PS0‧‧‧90度移相器

PS1‧‧‧移相器

PS2‧‧‧移相器

圖1係繪示根據本發明之一實施例之具有一整合式MEMS迴轉儀架構之一系統之一簡化方塊圖。

本發明係關於MEMS(微電子機械系統)。更具體言之，本發明之實施例提供一種具有一整合式MEMS迴轉儀架構之系統。本文所描述之實施例將涵蓋用於具體應用之各種態樣，但吾人將認識到本發明具有一更廣泛之使用範圍。

圖1係繪示根據本發明之一實施例之具有一整合式MEMS迴轉儀架構之一系統之一簡化方塊圖。一些所包含組件為電荷感測放大器(CSA)、可程式化增益放大器(PGA)、低通濾波器(LPF)、I2C。CSA用於處理來自一迴轉儀或其他MEMS慣性感測裝置之驅動路徑及感測路徑之信號。I2C為連通至晶片上之數位暫存器之一串列匯流排。在一特定實施例中，整流器、比較器、比例積分微分(PID)控制器、高壓(HV)驅動器、MEMS諧振器、CSA_DRV及90度移相器PS0形成一自動增益控制(AGC)迴路。

圖1中所展示之MEMS區塊為一單軸或多軸MEMS迴轉儀元件。感測元件展示為具有電容性但其他感測元件亦為可能且與MEMS元件介接之第一放大器經適當設計。在一實施例中，迴轉儀架構包含用於一整合式MEMS慣性感測裝置(例如迴轉儀)之一驅動迴路組態。MEMS迴轉儀具有需在所要頻率及振幅處持續諧振之一驅動元件或驅動諧振器。

當MEMS驅動諧振器在比所要振幅之更低振幅處產生信號時，AGC迴路需要以將增加至MEMS驅動器諧振器之力、繼而增加反饋信號之一方式來發揮作用。來自CSA之整流信號之振幅與提供至PID之參考信號相比更小。PID區塊產生與輸入信號之差異成比例之輸出。 PID區塊之輸出控制HV驅動器之增益，其決定驅動MEMS諧振器之交流電壓Vac之振幅。另一方面，當MEMS驅動諧振器在比所要振幅之更高振幅處產生信號時，AGC迴路需要以將減少至MEMS驅動諧振器之力、繼而減少反饋信號之一方式來發揮作用。在一實施例中，本發明提出以一有效方式在低功率下此AGC機構之一實施。

藉由諧振器產生之位移與該諧振器之輸入力及Q成比例。例如，Q越大，位移越大。此外，對於一給定Q，力越大，MEMS驅動元件之位移越大。MEMS元件之一更大位移產生一更大信號(例如電容變化)。因此，AGC迴路以一方式作用，使得自驅動信號產生所要信號振幅，且同樣將MEMS諧振器速度維持為所要頻率及振幅。

迴轉儀之感測機構係基於一科里奥利(Coriolis)力，其與迴轉儀之角速率之向量積及MEMS驅動器諧振器之速度成比例。該科里奥利力沿與驅動速度及外部角速率成正交之一方向產生MEMS感測元件之一位移。經由一感測電荷感測放大器(CSA)感測位移信號。感測CSA之輸出處之信號將在驅動諧振器之諧振之頻率處具有一載波信號，將藉由與運動之角速率成比例之一信號而振幅調變該載波信號。

在一特定實施例中，架構內之一驅動CSA(CSA_DRV)感測電容中歸因於驅動元件之變化且將其轉化至電壓信號中。為了提供同相反饋信號，將一90度移相器PS0添加至驅動迴路中。可以微分器或積分器或其他已知技術實施90度移相。

在一實施例中，整流器、比較器、比例積分微分(PID)控制器、高壓(HV)驅動器形成一自動增益控制(AGC)迴路。當MEMS驅動諧振器在比所要振幅之更低振幅處產生信號時，用於處理來自迴轉儀之驅動路徑及感測路徑之信號之來自CSA之整流信號之振幅比提供至PID之參考信號更小。PID區塊產生與輸入信號之差異成比例之輸出。PID區塊之輸出驅動電荷泵。PID區塊之輸出將與至PID之參考電壓輸入中之差異及整流信號振幅成比例。若PID之輸出較高，則電荷將提供較大電壓輸出。

整流器區塊整流來自移相器之信號。一低通濾波器(LPF)可通常應用於此信號以提供所偵測之反饋信號之平均包絡。接著，比較平均振幅與藉由來自PID控制器中之能隙或類似晶片上或晶片外參考之參考信號提供之所要振幅。

PID區塊在自動增益控制(AGC)迴路中提供多個功能性。在正常操作期間，當封閉迴路時，PID區塊之輸出與所偵測之信號(基於整流器提供之包絡資訊)至參考信號Vref之「量值」之間之振幅的差異成比例。成比例之功能性可具有一些增益或可具有統一性。為使迴路濾除快速暫態且作用於「平均」資訊，PID區塊併入一「積分器」。將積分器之時間常數保持為可程式化，使得AGC迴路可更快或更慢地進行。然而，在封閉驅動迴路之前(例如旋即在啟動迴轉儀之後)，期望AGC迴路更快速地作用而非在一長段時間內平均地作用。藉由PID區塊之「微分器」來實施此功能性。微分器容許在更短時間封閉迴路，這有助於迴轉儀之更短的「啟動時間」。

PID區塊亦提供一差動信號，其對於AGC迴路啟動係必要的以便尤其在通電期間更快速地泵送電荷泵輸出。在正常模式中，一積分器對PID之輸出進行積分，使得雜訊脈衝無法引起AGC路徑中之非所要變化，並使穩態誤差為零。PID區塊的輸出與所整流及所過濾之驅動反饋(CSA_DRV)信號與所要參考之間的差異成比例。在本發明之實施例之一者中，基於PID區塊之輸出導出一脈衝寬度調變(PWM)信號。

在一實施例中，三角波產生器用於產生三角形脈衝。例如，可藉由對電容器進行線性充電及放電來實現此波形。接著，比較三角波形與「比較器」區塊中之PID的輸出。若PID區塊輸出處於所要位準(Vref)，則比較器輸出維持來自電荷泵之電流值的PWM脈衝。若PID 區塊輸出低於所要值，則PWM脈衝的作用時間循環有效地增加。若PID區塊輸出高於所要值，則PWM脈衝的作用時間循環有效地減少。

在一實施例中，以充當HV驅動器之電源供應器之電荷泵的組合來實施AGC。若電荷泵輸出較高，則HV驅動器成比例地輸出將注入更多力至MEMS驅動器諧振器中的較高振幅脈衝，其與來自HV驅動器之直流電與交流電電壓輸出的乘積成比例。HV驅動器可為類比HV放大器或簡單變流器。

自電荷泵CS1提供HV驅動器之供應電壓。在本發明之實施例之一者中，電荷泵CP1提供用於控制來自HV驅動器之輸出振幅之一方法，其有效地將自動增益控制交流電脈衝提供至迴轉儀諧振器。在一特定實施例中，HV驅動器可以一簡單數位閘極實施。可使用一電荷泵CP1控制HV驅動器之電源供應器。亦可藉由在任何所要電壓處(諸如1.8V或其他)之一習知外部供應器(VDD)替換HV驅動器。

電荷泵之輸出與PWM作用時間循環成比例。例如，電荷泵架構經設計以便在PWM之作用時間循環高於50%時增加電荷泵輸出振幅、在作用時間循環低於50%時減少電荷泵輸出振幅且在作用時間循環為50%時維持電流值處之輸出。所提出之AGC迴路之益處之一者為電荷泵本質上包含用於其輸出電壓之充電之一「時間常數」。此在無需額外電路之情況下將低通功能性併入至AGC迴路中。

在一特定實施例中，一額外電荷泵CS2可用於容納與晶片上電壓相比可更低之外部電源供應器電壓。例如，外部電源可為1.8V且內部電壓可為3.3V且HV驅動器之電荷泵處可具有更高電壓。多個電荷泵架構容許功率之更有效使用。例如，外部供應電壓1.8V之增強必須增強至32V。此可藉由自1.8V增強至3.3V及自3.3V增強至32V而完成。此特徵將容許在較高電壓處使用裝置以略過電荷泵CS2之一者。

在一替代實施例中，HV驅動器直接藉由外部VDD供電。在另一實施例中，HV驅動器可藉由未調變振幅之電荷泵CP1供電。

由諧振器產生之位移與諧振器之輸入力及Q成比例(例如，Q越大，位移越大)。此外，對於一給定Q，力越大，MEMS驅動元件之位移越大。MEMS元件之較大位移產生一較大信號(例如電容變化)。因此，AGC迴路以自驅動信號產生所要信號振幅，且同樣將MEMS諧振器速度維持為所要頻率及振幅之方式作用。

亦將驅動信號注入至感測路徑且與科里奥利位移相比成90度異相，且因此將其稱之為「正交耦合」。一可程式化正交消除DAC為一高精確度之可程式化電容器陣列，其容許正交信號之一所要部分自輸入信號中消除。可經由一串列介面及外部硬體或軟體而組態此可程式化電容器陣列以控制晶片至晶片變動及即時變動(例如溫度)之正交消除。另外，為準確地消除可具有不同於90度之一相位之正交，在本架構實施例中使用一移相器PS1。

CSA感測為具有電容性反饋之一低雜訊放大器。為了維持放大器輸入處之DC偏壓，需要低頻處之一非常高之阻抗反饋。在本發明之各種實施例中，藉由使用可產生約數千兆歐姆(Giga-ohm)之阻抗之在一次閥值區域中操作之MOS電晶體而實現此組態。用以維持輸入共同電壓之反饋僅在DC時所期望。為了確保高阻抗共同模式反饋之較小影響且最小化高頻處之雜訊影響，將一非常低之截止頻率低通濾波器添加至反饋路徑中。

可程式化增益放大器1(PGA1)將來自CSA之信號放大至一所要位準。速率信號需自感測CSA之輸出處之信號解調變。信號路徑中之混頻器藉由混合來自驅動CSA之載波信號與來自由PGA放大之感測CSA之複合信號而達成解調變。

在一特定實施例中，混頻器經實施為一差動傳輸閘極，其輸入由具有或不具有PGA1之驅動CSA驅動且藉由以適當相移解調變來自驅動路徑之脈衝來控制。傳輸閘極之一輸入為通過可程式化移相器PS2之後來自比較器之脈衝。移相器PS2以自-180度至+180度之一可程式化量位移脈衝，以藉此調節驅動迴路中之信號與感測路徑中之信號之間之相位超前及相位延滯兩者。

在一特定實施例中，可藉由將移相器PS1及PS2程式化為透過一可程式化串列介面基於使用一晶片上溫度感測器所量測之溫度來驅動而達成溫度補償。此做法將導致以溫度進行最優化之一解調變及正交消除。在另一實施例中，迴轉儀之溫度補償迴路涉及經由介面(諸如I2C)使用晶片上溫度感測器讀取晶片溫度。可在外部透過軟體或硬體處理器進行溫度變化之處理以進行可使用介面電路(諸如I2C、SPI或類似物)經程式化返回至晶片中之最優化校正。

在一實施例中，實施解調變器之可程式化移相之PS2之可程式性經控制以補償沿任一方向(超前或延滯)之相位變動。可程式化PS2可即時透過串列介面(諸如I2C或SPI)經程式化以在修整期間或即時透過一外部主機處理器或任何硬體或軟體而補償自晶片至晶片之各種變動以便進行補償(例如溫度補償)。

可程式化增益放大器PGA2放大所解調變之速率信號。PGA2亦包含一低通濾波功能。本發明之一實施例藉由僅在PGA2之反饋路徑中添加一電容器而包含一LPF。由於藉由PGA2中之LPF抑制載波分量，所以動態範圍可在轉換至一數位域之前有效地用於所要速率信號放大。

相對於90度之一較小移相可存在於CSA驅動中，其將在解調變後產生DC或低頻分量，藉此在混頻器之後消耗動態範圍。根據一特定實施例，一可程式化移相器PS2可在架構內經組態以有效地消除此分量。耦合至比較器之PS可用於最佳地調節相位差異以補償類比移相且消除非所要載波(諧振)頻率之分量。

根據另一特定實施例，包含或由一數位低通濾波器及DAC2組成之一迴路可提供於該架構內。此迴路消除因類比區塊之位移或藉由未在速率信號頻率之範圍中之混頻器所產生之DC或低頻分量而可存在於信號路徑中之一較小位移或低頻分量。

一高解析度(例如16位元)A/D轉換器(ADC)轉換所解調變之速率信號。該A/D轉換器具有用於多個頻道之輸入，以便多工處理全部頻道之數位信號路徑。A/D轉換器之輸入之一者係來自晶片上溫度感測器。可有效地利用溫度感測器輸出來補償類比域或數位域中隨溫度之諧振器變動的效應。在一實施例中，溫度感測器輸出可經讀取且可用於程式化移相器PS2以補償由於溫度變化而產生之相位的變化。溫度補償亦可應用於具有某些可程式性之數位路徑中。此外，迴轉儀信號之多軸(例如用於3自由度(3DOF)迴轉儀之三軸)可在ADC中進行多工。

數位路徑可具有信號處理(諸如可程式化低通濾波器)以消除所關注之一頻帶外部的雜訊。數位信號路徑亦具有一可程式化高通濾波器(HPF)以實質上消除未在所期望速率信號帶內的DC分量、位移或非常低頻的假影。在一特定實施例中，可使用反饋組態中之DAC(DAC2)及一數位LPF在一頻率處組態可程式化HPF。

圖1之系統架構亦展示容許使用區塊QD、比較器及多工器之正交信號量測之一測試模式。在此實施例中，對應於驅動位移之一電壓係用於解調變來自MEMS感測電容器之信號。此模式透過「正常」模式進行多工，其中對應於驅動速度之電壓用於解調變來自MEMS感測電容器之信號。正交模式提供一方法以量化自MEMS驅動電容器至感測電容器之剩餘的「饋通」或「正交」信號，及以觀察其如何隨環境參數(諸如溫度、濕度等等)變化。

在一特定實施例中，使用區塊DEL1將一數位延遲引入至驅動伺服器之頻率控制迴路中。變動延遲導致迴路鎖定至不同頻率中。例如，可變動延遲以使迴路鎖定至MEMS驅動諧振器之3 dB頻率中且量測3 dB頻寬及質量因數。

迴轉儀MEMS及CMOS之佈局對於達成最佳性能非常關鍵。所有面外感測信號板係使用金屬遮罩在側面(相同金屬層上)及感測板下方之層上來進行屏蔽。在一特定實施例中，可藉由略過一或多個金屬層以最小化寄生電容來放置一遮罩。例如，若感測板位於金屬6上，則遮罩可位於金屬4上而非金屬5上以便提供更多隔離且減少寄生。

亦應瞭解，本文所描述之實例及實施例僅用於繪示性目的，且熟習此項技術者將明瞭其之各種修改或變化且應包含於此申請案之精神及範圍及所附申請專利範圍之範疇內。

Claims

一種系統，其包括一整合式MEMS迴轉儀架構，該系統包括：具有一表面區域之一基板部件；上覆該表面區域之一CMOS IC層，該CMOS IC層具有一CMOS表面區域，該CMOS IC層具有一自動增益控制(AGC)環路，該AGC環路包含一整流器、一比較器、一比例積分微分(PID)控制器、一高壓(HV)驅動器、一驅動電荷感測放大器(CSA)，及一90度移相器、一電荷泵、具有電荷感測放大器之一感測路徑(CSA_SNS)、一可程式化增益放大器(PGA1)、一混頻器、另一可程式化增益放大器(PGA2)、一低通濾波器(LPF)、一A/D轉換器(ADC)，及一數位處理電路；及上覆該CMOS表面區域之一MEMS迴轉儀，該MEMS迴轉儀電耦合至該AGC環路。
如請求項1之系統，其包括耦合至該90度移相器及該驅動CSA之一可程式化類比移相器以準確地消除正交分量。
如請求項1之系統，進一步包括具有高精確度之一可程式化電容器陣列之一正交消除DAC模組，其經由一串列介面及外部硬體或軟體組態以控制用於晶片至晶片變動及即時變動的正交消除。
如請求項1之系統，進一步包括一可程式化移相器(PS2)，其經由一串列介面及外部硬體或軟體組態以補償在修整期間或即時自晶片至晶片的相位變動。
如請求項1之系統，其中混頻器經實施為差動傳輸閘極，其由具有或不具有PGA1之CSA驅動，且由來自該驅動CSA的脈衝以適當相移解調變控制。
如請求項1之系統，進一步包括耦合至該比較器及該HV驅動器之一數位延遲模組，該數位延遲模組經組態以鎖定至一所要頻率中。
如請求項1之系統，進一步包括包含耦合至一數位/類比轉換器(DAC)之數位低通濾波器(LPF)之一電路迴路，該電路迴路耦合至該混頻器或PGA2以有效地消除直流偏移或低頻率非所要假影。
如請求項1之系統，進一步包括具有一截止頻率之一可程式化高通濾波器(HPF)，在一反饋組態中使用一DAC及一數位LPF來實施該可程式化高通濾波器。
如請求項1之系統，其中該比較器為一第一比較器，且該系統進一步包括包含一第二比較器及一多工器之一正交模式電路，其中該正交模式電路經組態以監測來自該MEMS迴轉儀之一正交信號。
如請求項1之系統，進一步包括包含耦合至一串列匯流排介面(I2C)之一晶片上溫度感測器之一溫度補償迴路，該晶片上溫度感測器及I2C經組態以提供基於外部軟體或一外部硬體處理器之溫度補償。
如請求項1之系統，其中該HV驅動器經實施為一簡單數位閘極，其中該電荷泵提供一電源供應器至該HV驅動器以將自動增益控制交流電脈衝提供至該MEMS迴轉儀。
如請求項1之系統，其中該HV驅動器由一所要電壓處之一習知外部供應器(VDD)組成。
一種整合式MEMS慣性感測裝置，該裝置包括：具有一表面區域之一基板部件；上覆該表面區域之一CMOS IC層，該CMOS IC層具有一CMOS 表面區域，該CMOS IC層具有一自動增益控制(AGC)環路，該AGC環路包含一整流器，電耦合至該整流器之一比例積分微分(PID)控制器，電耦合至該PID控制器之一比較器，電耦合至該比較器之一電荷泵，及耦合至該電荷泵之一高壓(HV)驅動器；及上覆該CMOS表面區域之一MEMS慣性感測器，該MEMS慣性感測器電耦合至該AGC環路。
如請求項13之裝置，其中該PID控制器包含一積分器及一微分器，其中該積分器使用一可程式化時間常數以判定該AGC環路之一變動可操作速度，且其中該微分器經組態以減少該AGC環路之一啟動時間。
如請求項13之裝置，其中該PID控制器經組態以輸出具有一PWM信號及一反向PWM信號之一差動PWM信號，且其中該電荷泵之輸出經組態為與該PWM信號之一作用時間循環成比例。
如請求項13之裝置，其中該電荷泵為一第一電荷泵，且該裝置進一步包括耦合至一電荷泵節點之一第二電荷泵，其中一第一電流源耦合至該電荷泵節點、該PWM信號及一供應電壓，且其中一第二電流源耦合至該電荷泵節點、該反向PWM信號及接地。
如請求項13之裝置，進一步包括耦合至該比較器且經組態以產生三角脈衝之三角波產生器，其中該PID之該輸出藉由該比較器與該等三角脈衝進行比較。
如請求項13之裝置，其中該電荷泵經組態為該HV驅動器之一電源供應器。