TW201417094A

TW201417094A - 音訊處理裝置

Info

Publication number: TW201417094A
Application number: TW101140352A
Authority: TW
Inventors: Po-Jen Tu; Jia-Ren Chang; Ming-Chun Yu; Kuei-Ting Tai
Original assignee: Acer Inc
Priority date: 2012-10-31
Filing date: 2012-10-31
Publication date: 2014-05-01
Also published as: EP2728461A3; EP2728461B1; US20140121796A1; EP2728461A2; TWI475557B

Abstract

一種音訊處理裝置，其包括主要處理單元、收音處理單元以及編解碼器。主要處理單元包括第一音訊處理界面。收音處理單元包括第二音訊處理界面，收音處理單元受控於主要處理單元以從外部接收並處理收音資料。編解碼器分別透過第一以及第二音訊處理界面耦接主要處理單元與收音處理單元。編解碼器將收音資料從符合第二音訊處理界面轉換至符合第一音訊處理界面，以將收音資料傳送至主要處理單元，並且主要處理單元藉由所述編解碼器以及所述收音處理單元而處理音訊資料。

Description

音訊處理裝置

本發明是有關於一種資料處理技術，且特別是有關於一種採用不同音訊處理界面來實現的音訊處理裝置。

消費型電子裝置(例如，筆記型電腦、平板電腦)除了能夠使消費者享受到良好的聲光效果以外，還希望這些行動裝置能夠額外擁有更多的附加功能。例如，電子裝置能夠具備較佳收音效果、能夠濾除環境雜音的錄音功能。

音訊處理技術可依照所採用的音訊演算法來決定其收音品質的好壞。例如，由英特爾(Intel)公司所提出的高清晰音效(High Definition Audio；HDA)技術主要應用在採用其公司研發之中央處理器(CPU)和/或平台控制集線器(Platform Controller Hub；PCH)的電子裝置上。HDA技術採用的音訊演算法是透過設置於聲源前方的兩個收音設備進行收音以及音訊處理。但也由於收音設備必須要放置在聲源前方才能獲得較佳的收音品質，使得收音設備若是遠離聲源前方時，則無法維持其收音品質。

目前已出現另一種音訊處理演算法，此種音訊處理方法並不限制麥克風一定要放置在聲源前方，而可將兩個或兩個以上的麥克風設置在設備的前後或兩側即可，並藉由偵測這些麥克風的振幅、頻率、相位差以及收音時間差來濾除環境音/雜訊，因此此種音訊處理方法具備較廣的收音區域。但採用此種音訊處理演算法的數位信號處理器(DSP) 大部分並非採用HDA界面，而是採用整合晶片傳音(Integrated Interchip Sound；I2S)界面，導致難以與英特爾公司的中央處理器/平台控制集線器相互整合。

本發明提供一種音訊處理裝置，其可將不同種類的音訊處理界面加以整合，並藉由編譯單元進行不同界面之間的音訊處理及資料轉換。藉此，音訊處理裝置便可不受原有主要處理單元中預設的音訊處理界面所侷限，而可採用其他種類之音訊處理界面的音訊數位處理器來實現。

本發明提出一種音訊處理裝置，其包括主要處理單元、收音處理單元以及編解碼器。主要處理單元具有第一音訊處理界面。收音處理單元包括第二音訊處理界面。收音處理單元受控於所述主要處理單元，以從外部接收並處理收音資料。編解碼器分別透過所述第一以及所述第二音訊處理界面而耦接到主要處理單元與收音處理單元。編解碼器將所述收音資料從符合所述第二音訊處理界面而轉換至符合所述第一音訊處理界面，以將所述收音資料透過第一音訊處理界面傳送至所述主要處理單元。並且，所述主要處理單元藉由所述編解碼器以及所述收音處理單元處理音訊。

於本發明之一實施例中，上述之音訊處理裝置更包括控制單元。所述控制單元耦接主要處理單元以及收音處理單元。主要處理單元透過所述控制單元的控制界面以使收音處理單元從外部接收並處理所述收音資料。

於本發明之一實施例中，上述之音訊處理裝置更包括邏輯電路以及時脈產生器。邏輯電路耦接所述至少一通用輸入輸出接腳，其依據所述收音處理模式信號所選擇的多個收音處理模式其中之一，藉以提供時脈產生信號。時脈產生器耦接所述收音處理單元以及所述邏輯電路，其接收所述時脈產生信號以決定是否提供時脈信號至所述收音處理單元。

基於上述，本發明實施例所述的音訊處理裝置利用可將第一音訊處理界面(如，高清晰音效(HDA)界面)以第二音訊處理界面(如，整合晶片傳音(I2S)界面)之音訊資料相互轉換的編解碼器(codec)(例如，音訊編解碼器)，藉以作為具有第一音訊處理界面的主要處理單元以及採用第二音訊處理界面之間資料轉換的橋樑，從而整合上述兩者，來實現此音訊處理。藉此，音訊處理裝置便可不受原有中央處理器的高清晰音效(HDA)界面所侷限，可採用任意種類的音訊數位處理器來實現不同的音訊處理演算法，而不必僅限於原有的波束成形(beamforming)演算法。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1及圖2分別是電子裝置100的方塊圖及示意圖。如圖1所示，電子裝置100可採用英特爾(Intel)公司的中央處理器(CPU)和/或平台控制集線器(Platform Controller Hub；PCH)做為主要處理單元110，而中央處理器/平台控制集線器大部分採用英特爾高清晰音效(HDA)技術及其高清晰音效界面130的音訊數位信號處理器(audio DSP)120，藉以進行音訊處理。例如，DSP 120傳送音訊資料給予揚聲放大器140，藉以控制左右聲道揚聲器150、160的音訊信號、音量...等，DSP 120也可透過各種信號連接方式(例如，以實際線路連結、以藍芽技術連結)以控制可具備麥克風的耳機170。

DSP 120可透過設置於電子裝置100機殼處的兩個收音設備(例如，麥克風)180、190以進行收音，如圖2所示。高清晰音效(HDA)技術是採用波束成形(beamforming)音訊演算法來進行收音時的音訊處理，因此兩個收音設備180、190必須在面向發音源(例如面向使用者)的方向進行設置。圖2所示之電子裝置100皆在正面裝設兩個麥克風180、190，並利用所接收到的音訊資料來強化錄音效果。但是，波束成形音訊演算法的較佳錄音環境僅在於兩個麥克風收音的重疊區域210，其他區域的收音品質則會隨之衰減。因此，當有許多人希望同時利用電子裝置100進行通話或是錄音時，此時的收音品質則會較差。

目前尚有其他較佳的音訊演算法，例如可以藉由偵測兩個以上之麥克風的振幅、頻率、相位差以及收音時間差來濾除環境音/雜訊的音訊演算法，其可將不符合相位差以及收音時間差的音訊資料皆視為雜訊而濾除，符合相位差以及收音時間差的音訊資料則為主要聲源信號，如此便可讓麥克風放置於音訊處理設備的任何位置，而不需在電子裝置100的正前方設置，避免高清晰音效(HDA)技術在收音設備之物理位置上的限制。此外，目前電子裝置100大部份採用觸控面板或玻璃來作為其前面板，若是要在電子裝置100正前方設置收音設備，則勢必要在玻璃上挖洞，導致前面板良率將會依此而降低。

但是，採用這些音訊處理技術的數位信號處理器則主要支援整合晶片傳音(I2S)界面而非高清晰音效界面，因而無法與英特爾公司的中央處理器/平台控制集線器相互整合。

於此，本案實施例的音訊處理裝置利用可將第一音訊處理界面(如，高清晰音效(HDA)界面)以第二音訊處理界面(如，整合晶片傳音(I2S)界面、AC97界面)之音訊資料相互轉換的編解碼器(例如，音訊編解碼器)，作為具有第一音訊處理界面的主要處理單元以及採用第二音訊處理界面之間資料轉換的橋樑。藉此，本案實施例可以不受限於原廠中央處理器和/或平台控制集線器的高清晰音效界面，而可採用其他音訊處理界面(如，整合晶片傳音(I2S)界面、AC97界面...等)的數位信號處理器來實現，讓本案的音訊處理裝置能夠有更大的實作彈性。

圖3是根據本發明第一實施例所述之音訊處理裝置300的示意圖。音訊處理裝置300可以適用於電腦系統、筆記型電腦、平板電腦...等消費性電子設備上。音訊處理裝置300主要包括主要處理單元310、收音處理單元320以及編解碼器330。本實施例的音訊處理裝置300還可以包括控制單元340、揚聲放大器140、左右聲道揚聲器150、160以及可具備麥克風的耳機170。

主要處理單元310包括用以處理音訊資料的第一音訊處理界面350。本案實施例所述的主要處理單元310可以是採用英特爾公司的中央處理器和/或平台控制集線器，而第一音訊處理界面350則以高清晰音效界面來實現。然而，本領域技術人員應可知曉，上述第一音訊處理界面350並不僅限於上述揭示，而此處的第一音訊處理界面350是指原廠廠商在設計中央處理器和/或平台控制集線器時已經預設在其中的音訊專用處理界面，例如是高清晰音效界面、AC97音訊界面、超級音訊光碟(Super Audio CD；SACD)音訊界面...等。

收音處理單元320包括與第一音訊處理界面350不同類型的第二音訊處理界面360。本案實施例所述的收音處理單元320可由至少兩個收音設備(例如，麥克風322、324)以及具備第二音訊處理界面360的音訊數位信號處理器326來實現。至少兩個收音設備可分別裝設於音訊處理裝置300外部機殼的不同位置。

圖4及圖5是音訊處理裝置300中收音設備之設置位置的範例性示意圖。如圖4所示，若音訊處理裝置300實現在筆記型電腦400時，收音設備可以設置在位於筆記型電腦400側邊機殼上的位置410、420及430、或是從位於筆記型電腦400背面機殼上的位置440中，並且選擇其中兩個或是兩個以上的位置來設置收音設備，例如可選擇位置410及420做為一組實施例，而可選擇位置430以及440來實現另一組實施例。如圖5所示，若音訊處理裝置300實現在平板電腦500時，其中一個麥克風可以設置在位於平板電腦500正面面板上的位置510，並配合另一個配合設置在平板電腦500背面機殼上位置520處的麥克風來實現本案實施例。

請回到圖3，音訊數位信號處理器326耦接上述至少兩個麥克風322、324。收音處理單元320中的音訊數位信號處理器326透過控制單元340而受控於主要處理單元310，其依照主要處理單元310的命令而從外部接收並處理收音資料。詳言之，音訊數位信號處理器326透過控制單元340以及控制界面(例如，I2C界面370)而接收到收音命令時，則接收這些麥克風322、324的音訊信號，並利用這兩個或兩個以上之音訊信號的振幅、相位差、收音時間差等比對條件，並利用內建的音訊演算法以及下述的收音處理模式來處理這些收音資料，且將這些收音資料透過第二音訊處理界面360傳送給編解碼器330。

編解碼器330透過第一音訊處理界面350(高清晰音效界面)耦接到主要處理單元310，並透過第二音訊處理界面360(整合晶片傳音界面)而耦接到收音處理單元320。也就是說，主要處理單元310及其所執行的應用程式可藉由第一音訊處理界面(HDA介面)350而通知編解碼器330。當音效數位信號處理器326透過第二音訊處理界面360傳送收音資料至編解碼器330時，編解碼器330便依照目前的音訊處理模式而將符合第二音訊處理界面350的收音資料轉換為符合第一音訊處理界面360的收音資料，並透過第一音訊處理界面360將轉換後的收音資料提供給主要處理單元310以進行後續處理。並且，主要處理單元310藉由編解碼器330以及收音處理單元320來處理音訊。於本實施例中，編解碼器330除了透過第二音訊處理界面360耦接收音處理單元320以外，也會透過至少一個通用輸入輸出接腳(例如，通用輸入輸出接腳GPIO1、GPIO2)以耦接收音處理單元320，編解碼器330會透過這些通用輸入輸出接腳GPIO1、GPIO2傳送收音處理模式信號，並於後續的描述中揭示收音處理模式以及其對應的收音處理模式信號。

音訊處理單元300於本案實施例中可以採用第一音訊處理界面350以及第二音訊處理界面360的音訊編解碼器(codec)來實現。換句話說，編解碼器330是可將符合第一音訊處理界面350的音訊資料以及符合第二音訊處理界面360的音訊資料相互進行轉換的音訊編解碼器。另一方面，音訊編解碼器除了作為主要處理單元310以及收音處理單元320在傳輸音訊資料之間的資料轉換橋樑以外，其也可用來將主要處理單元310所提供的音訊資料進行解碼，並轉換為可以給揚聲放大器140或是耳機170來播放的音訊信號，使得音訊處理裝置300得以播放音樂或是已錄音檔案。

控制單元340耦接主要處理單元310以及收音處理單元320的音訊數位信號處理器326。控制單元340利用控制界面370以控制音訊數位信號處理器326，且控制單元340連接音訊數位信號處理器326的重置接腳RESET以及喚醒接腳WR。控制單元340接收主要處理單元310的控制信號CS以決定音訊數位信號處理器326位於睡眠模式或是使其啟動。例如，若是控制信號CS為低電位，則控制單元340可透過控制界面370使音訊數位信號處理器326位於睡眠模式。若是控制信號CS為高電位，控制單元340可透過音訊數位信號處理器326的喚醒接腳WR使其喚醒並啟動。控制單元340也可致能重置接腳RESET以重置音訊數位信號處理器326。本案實施例以嵌入式晶片(Embedded chip；EC)來實現控制單元340，此處的嵌入式晶片可以是在採用此音訊處理裝置300的電腦系統、筆記型電腦...等消費型電子設備上，進行開機時相關軟硬體的初始化之用。本案的控制單元340也可以利用複雜可邏輯式裝置(CPLD)等實現，而不受限於嵌入式晶片。

主要處理單元310透過控制單元340的控制界面370來控制音訊數位信號處理器326，以使收音處理單元320從外部的麥可風322、324接收並處理收音資料。控制界面370可以是內部整合電路(I2C)界面。

在此說明主要處理單元310藉由編解碼器330以及收音處理單元320來處理音訊的致動方式。基於使用者在應用上的需求，收音資訊於音訊數位信號處理器326以及編解碼器330中，先行依照應用需求而判斷是否濾除收音資訊的環境音及雜訊，在將所述收音資訊給予主要處理單元310。本案實施例將收音用途整合成多種的收音處理模式，例如，通話模式、語音辨識模式、錄音模式。通話模式用於透過此音訊處理裝置300與他人進行電話或是網路通訊所用，因此可能需要消除環境音且避免回授音的發生。語音辨識模式則需要強力地消除環境音以及雜訊，只保留人聲部分的音訊，以避免在辨識語音時發生錯誤。錄音模式則是需要將環境音一起收音而進行完整錄音。

由於上述的收音處理模式需要讓音訊數位信號處理器326知曉，因此控制單元340中儲存有可提供給音訊數位信號處理器326的編碼檔案，藉以在收音處理單元320開機時，控制單元340會將所述編碼檔案下載到音訊數位信號處理器326中以供使用。換句話說，本案實施例之收音處理單元320的音訊數位信號處理器326將在初始化或被重置時將從控制單元340讀取編碼檔案，以分別設置好上述多個收音處理模式的需求，並等待主要處理單元310透過第一音訊處理界面350以及編解碼器3330的兩個通用輸入輸出接腳GPIO1、2所傳送而來的收音處理模式信號。編解碼器330透過第一音訊處理界面350以從主要處理單元310獲得所需的收音處理模式信號，並透過通用輸入輸出接腳GPIO1、GPIO2以將收音處理模式信號傳送至收音處理單元320。音訊數位信號處理器326便可依照收音處理模式信號而從這些收音處理模式選擇其中之一，以作為後續收音資料的音訊處理依據。

例如，通用輸入輸出接腳GPIO1、GPIO2所傳送的收音處理模式信號以及收音處理模式的對應可如下表(1)所示：

其中，睡眠模式表示音訊數位信號處理器326於此時可以不需使用，因而使其位於睡眠模式以省電。藉此，當主要處理單元310將控制信號CS維持在低準位，且透過通用輸出接腳GPIO1、GPIO2傳輸兩個邏輯”0”時，音訊數位信號處理器326位於睡眠模式。當主要處理單元310將控制信號CS設定在高準位，且通用輸出接腳GPIO1、GPIO2分別是(邏輯”0”；邏輯”1”)、(邏輯”1”；邏輯”0”)或是(邏輯”1”；邏輯”1”)，音訊數位信號處理器326的收音處理模式便分別是通話、語音辨識或是錄音模式。

於本實施例中，編解碼器330也可耦接至控制單元340，當主要處理單元310想要讓音訊數位信號處理器326位於睡眠模式時，除了可讓控制信號CS維持在低準位以外，也可透過編解碼器330來通知控制單元340，以藉由控制界面370使音訊數位信號處理器326進入睡眠模式。當主要處理單元310想要喚醒音訊數位信號處理器326時，除了可讓控制信號CS維持在低準位以外，也可透過編解碼器330來通知控制單元340，並藉由音訊數位信號處理器326的喚醒接腳WR使其喚醒並啟動。

另一方面，音訊數位信號處理器326必須要特定頻率的時脈信號CLK才能順利進行收音，例如是24MHz或是12MHz的時脈信號。如果主要處理單元310能夠提供符合需求的時脈信號CLK，則可直接由主要處理單元310提供即可。但若是主要處理單元310或是其他元件並沒有提供特定頻率的時脈信號CLK時，則需另外設置時脈產生器來供應時脈信號CLK。

圖6是根據本發明第二實施例所述之音訊處理裝置600的示意圖。第一實施例與第二實施例的主要差異在於，圖6的音訊處理裝置600更包括邏輯電路620以及時脈產生器610，並且音訊數位信號處理器326的時脈信號CLK是由時脈產生器610所提供。詳言之，邏輯電路620耦接通用輸入輸出接腳GPIO1、GPIO2，其依據收音處理模式信號所選擇的多個收音處理模式其中之一，藉以提供時脈產生信號ENCLK。時脈產生器610耦接收音處理單元320的音訊數位信號處理器326以及邏輯電路620，其接收時脈產生信號ENCLK以決定是否提供時脈信號CLK至收音處理單元320。

本實施例的邏輯電路620由或閘(OR)630實現，基於上述表(1)可知，若是音訊數位信號處理器326位於睡眠模式，也就是通用輸入輸出接腳GPIO1、GPIO2皆為邏輯”0”時，此時的時脈產生信號ENCLK將會為低電位，使得時脈產生器610可以同時停止提供時脈信號CLK，藉以省電。

若是音訊數位信號處理器326位於其他正在運作的模式，也就是通用輸入輸出接腳GPIO1、GPIO2至少有一個是邏輯”1”時，此時的時脈產生信號ENCLK將會為高電位，使得時脈產生器610可以繼續提供時脈信號CLK，讓音訊數位信號處理器326維持運作。

由於本案所述的控制單元340是採用消費型電子設備中於開機處理所使用的嵌入式晶片，但此嵌入式晶片在進行消費型電子設備的開機時將需要執行大量的功能並對各個軟硬體裝置進行初始化，導致消費型電子設備的開機時間將會延長。因此，本案提出下述第三實施例以解決上述問題。圖7是根據本發明第三實施例所述之音訊處理裝置700的示意圖。請參閱圖7，第三實施例與第一實施例的主要差異在於，為降低控制單元340所需處理的資料量，音訊處理裝置700在收音處理單元720中額外增加記憶單元728，此記憶單元728儲存有音訊數位信號處理器326在開機時所需的編碼檔案。也就是說，在第一實施例中，所述編碼檔案是儲存於控制單元340；在第三實施例中，編碼檔案則是儲存於收音處理單元720的記憶單元728。

藉此，在初始化圖7的音訊數位信號處理器326時，控制單元340藉由控制界面370下達指令給音訊數位信號處理器326，以使音訊數位信號處理器326自行透過資料傳輸界面727(例如，I2C界面)而從記憶單元728中獲得所需的編碼檔案。本案實施例利用電子抹除式可複寫唯讀記憶體(Electrically-Erasable Programmable Read-Only Memory；EEPROM)來實現記憶單元728，但應用本實施例者應可知曉可用相關具備儲存功能的設備來實現記憶單元728。

因此，當音訊處理裝置700在執行相關的應用程序而需要使用到收音功能時，便會將音訊指令藉由第一音訊處理界面(HDA界面)350通知編解碼器330。此時，主要處理單元310也會利用第一音訊處理界面(HDA界面)350提供時脈信號CLK給予收音處理單元728的音訊數位信號處理器326。藉此，編解碼器330便會處理關於耳機170與喇叭150~160的音訊信號，而音訊數位信號處理器326則會處理關於麥克風322~324的音訊信號。

音訊數位信號處理器326自身也可以具備省電功能，也就是說，由於本案實施例採用兩個GPIO接腳GPIO1~GPIO2來切換上述的多種收音處理模式(請參閱表(1))，因此音訊數位信號處理器326只要接收到睡眠模式的信號時，便將自身進入睡眠模式；相對而言，當音訊數位信號處理器326接收到除了睡眠模式以外的信號時，便會被喚醒而執行相應功能。

在對音訊數位信號處理器326進行初始化時，控制單元340也可以只要控制資料傳輸界面727給音訊數位信號處理器326下載部分重要的編碼檔案，這些編碼檔案的目的是讓音訊數位信號處理器326可以喚醒記憶單元728。然後，音訊數位信號處理器326便可自行從記憶單元728下載其餘的編碼檔案，並在將編碼檔案下載完畢後，將記憶單元728進入睡眠模式，以達到省電的目的。此外，如果不需要使用麥克風322、324進行收音時，音訊數位信號處理器326也可自行進入睡眠模式。綜上所述，本發明實施例所述的音訊處理裝置利用可將第一音訊處理界面(如，高清晰音效(HDA)界面)以第二音訊處理界面(如，整合晶片傳音(I2S)界面)之音訊資料相互轉換的編解碼器(例如，音訊編解碼器(codec))，藉以作為本案具有第一音訊處理界面的主要處理單元以及採用第二音訊處理界面之間資料轉換的橋樑，從而整合上述兩者，來實現此音訊處理。藉此，音訊處理裝置便可不受原有中央處理器的高清晰音效(HDA)界面所侷限，可採用任意種類的音訊數位處理器來實現不同的音訊處理演算法，而不必僅限於原有的波束成形(beamforming)演算法。

此外，由於波束成形演算法必須在聲源正面設置收音設備(麥克風)，但若採用其他較佳的音訊演算法則不一定要在特定地點設置麥克風。因此，本案可讓麥克風的設置更有彈性，採用觸控面板操作的音訊處理裝置也可避免因需在面板正面破孔而產生的玻璃良率及價錢問題，並可使音訊處理裝置周圍的區域皆能進行收音時的雜訊抑制。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧電子裝置

110、310‧‧‧主要處理單元

120‧‧‧音訊數位信號處理器

130‧‧‧高清晰音效界面

140‧‧‧揚聲放大器

150、160‧‧‧左右聲道揚聲器

170‧‧‧耳機

180、190、322、324‧‧‧麥克風

210‧‧‧重疊區域

300、600、700‧‧‧音訊處理裝置

320、720‧‧‧收音處理單元

326‧‧‧音訊數位信號處理器(DSP)

330‧‧‧編解碼器

340‧‧‧控制單元

350‧‧‧第一音訊處理界面

360‧‧‧第二音效處理界面

370‧‧‧控制界面

CS‧‧‧控制信號

GPIO1、GPIO2‧‧‧通用輸入輸出接腳

CLK‧‧‧時脈信號

ENCLK‧‧‧時脈產生信號

RESET‧‧‧重置接腳

WR‧‧‧喚醒接腳

400‧‧‧筆記型電腦

410、440、510~520‧‧‧位置

500‧‧‧平板電腦

610‧‧‧時脈產生器

620‧‧‧邏輯電路

630‧‧‧或閘(OR)

727‧‧‧資料傳輸界面

728‧‧‧記憶單元

圖1及圖2分別是電子裝置的方塊圖及示意圖。

圖3是根據本發明第一實施例所述之音訊處理裝置的示意圖。

圖4及圖5是音訊處理裝置中收音設備之設置位置的範例性示意圖。

圖6是根據本發明第二實施例所述之音訊處理裝置的示意圖。

圖7是根據本發明第三實施例所述之音訊處理裝置的示意圖。