TW201401311A - 電容及具有該電容的多層電路板 - Google Patents

電容及具有該電容的多層電路板 Download PDF

Info

Publication number
TW201401311A
TW201401311A TW101123233A TW101123233A TW201401311A TW 201401311 A TW201401311 A TW 201401311A TW 101123233 A TW101123233 A TW 101123233A TW 101123233 A TW101123233 A TW 101123233A TW 201401311 A TW201401311 A TW 201401311A
Authority
TW
Taiwan
Prior art keywords
portions
electrode
main
layer
electrode layer
Prior art date
Application number
TW101123233A
Other languages
English (en)
Other versions
TWI447764B (zh
Inventor
Ying-Tso Lai
Hsiao-Yun Su
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW101123233A priority Critical patent/TWI447764B/zh
Priority to US13/928,428 priority patent/US9101074B2/en
Publication of TW201401311A publication Critical patent/TW201401311A/zh
Application granted granted Critical
Publication of TWI447764B publication Critical patent/TWI447764B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一種電容及具有電容的多層電路板，電容包括第一電極層、第二電極層及挾設於第一電極層、第二電極層之間的介電層，每一第一電極層、第二電極層分別包括正極連接端與負極連接端，二正極連接端電連接，二負極連接端電連接，第一電極層包括第一正極部、第一負極部及挾設於第一正極部與第一負極部之間的介電層，第二電極層包括第二正極部、第二負極部及挾設於第二正極部與第二負極部之間的介電層，第一正極部與第二負極部於第一電極層與第二電極層的層疊方向上對位設置，第二正極部與第一負極部於第一電極層與第二電極層的層疊方向上對位設置。

Description

電容及具有該電容的多層電路板
本發明涉及一種電容及具有該電容的多層電路板。
電容被大量應用於各種電子產品當中，以滿足電子產品的不同操作頻段以及功能的需求。電容一般由兩片相對設置的金屬極板組成，其電容量與二金屬極板的耦合面積成正比，與二金屬極板之間的介電層厚度成反比。因此，要獲得較大電容量時，可藉由增加二金屬極板大小或者減小二金屬極板之間的介電層厚度的手段來實現。然，上述兩種手段中前者需要增加額外的平面面積，當此電容成形於電路板上時，會額外地增加電路板上的佈線面積；後者則影響該層電路板上的其他信號線的阻抗匹配。
有鑒於此，有必要提供一種在不增加電容整體尺寸的前提下容量較大的電容。
另，還有必要提供一種具有上述電容的多層電路板。
一種電容，其包括至少兩個層疊設置的電極層及夾設於相鄰電極層之間的介電層，其中，每一電極層包括正極連接端與負極連接端，每一電極層的正極連接端相互連接，每一電極層的負極連接端相互連接，該每一電極層包括正極部、負極部及夾設於該正極部與負極部之間的介電層，該正極部包括第一耦合部，該負極部包括第二耦合部，該第一耦合部與該第二耦合部平行設置，該第一耦合部沿長度方向的一側向該第二耦合部延伸出呈梳妝排列的第一主部，相對的另一側與該正極連接端相連；該第二耦合部沿長度方向的一側向該第一耦合部延伸出呈梳妝排列的第二主部，相對的另一側與該負極連接端相連；該第一主部與第二主部交錯排列，該第一主部沿延伸方向的側邊延伸出平行於第一耦合部的至少二個第一支部；該第二主部沿延伸方向的側邊延伸出平行於第二耦合部的至少二個第二支部，至少二個第一支部與至少二個第二支部交錯排列；該介電層將同一電極層上的該第一支部與第二支部之間、第一主部與第二主部之間間隔，一個電極層上的正極部與相鄰的電極層上的負極部於層疊方向上對位設置。
一種多層電路板，其包括頂層、底層以及夾設於該頂層與底層之間的電容，其中，該電容包括至少兩個層疊設置的電極層及夾設於相鄰電極層之間的介電層，其中，每一電極層包括正極連接端與負極連接端，每一電極層的正極連接端相互連接，每一電極層的負極連接端相互連接，該每一電極層包括正極部、負極部及夾設於該正極部與負極部之間的介電層，該正極部包括第一耦合部，該負極部包括第二耦合部，該第一耦合部與該第二耦合部平行設置，該第一耦合部沿長度方向的一側向該第二耦合部延伸出呈梳妝排列的第一主部，相對的另一側與該正極連接端相連；該第二耦合部沿長度方向的一側向該第一耦合部延伸出呈梳妝排列的第二主部，相對的另一側與該負極連接端相連；該第一主部與第二主部交錯排列，該第一主部沿延伸方向的側邊延伸出平行於第一耦合部的至少二個第一支部；該第二主部沿延伸方向的側邊延伸出平行於第二耦合部的至少二個第二支部，至少二個第一支部與至少二個第二支部交錯排列；該介電層將同一電極層上的該第一支部與第二支部之間、第一主部與第二主部之間間隔，一個電極層上的正極部與相鄰的電極層上的負極部於層疊方向上對位設置。
相較習知技術，同一電極層上具有正極部與負極部，是以，在原相鄰的二電極層之間的介電層的厚度保持不變及電容的平面面積不變，即電容的整體尺寸不變的同時，位於同一電極層上的正極部與負極部之間形成電容，使該電容的耦合面積大大增大，相應增加該電容的容量。
請參閱圖1至圖3，電容10包括至少兩層相互間隔且層疊設置的電極層以及夾設於兩電極層之間的至少一層介電層119。本實施方式中，以具有四層電極層的電容10為例進行說明。電容10包括依序層疊設置的第一電極層11、介電層119、第二電極層12、介電層119、第三電極層13、介電層119及第四電極層14。每一該第一電極層11、第二電極層12、第三電極層13及第四電極層14均包括正極連接端80與負極連接端90。四個正極連接端80相互電連接作為電容10的正極，四負極連接端90相互電連接作為電容10的負極。本實施例中，該第一電極層11與第三電極層13的結構一致，該第二電極層12與第四電極層14的結構一致。
該第一電極層11包括第一正極部115、第一負極部113及挾設於該第一正極部115與第一負極部113之間的介電層117。該第一正極部115包括第一耦合部1153及至少一個第一分支部1154。該第一耦合部1153的沿長度方向的其中一側邊與該正極連接端80相連接，該至少一個第一分支部1154由第一耦合部1153的與該正極連接端80相連的相對一側邊延伸而出。當該第一分支部1154為多個時，該多個第一分支部1154呈疏狀設置。每一該第一分支部1154包括第一主部1156及第一支部1157。每一該第一主部1156由第一耦合部1153的側邊朝同一方向延伸而出，該第一主部1156的相對的兩側沿與第一耦合部1153長度方向平行延伸出若干該第一支部1157。該若干第一支部1157之間彼此平行。
該第一負極部113包括第二耦合部1133及至少一個第二分支部1134。該第二耦合部1133可以與該第一耦合部1153平行設置。該第二耦合部1133的沿長度方向的其中一側邊與該負極連接端90相連接，該至少一個第二分支部1134由該第二耦合部1133的與該負極連接端90相連的相對一側邊延伸而出。當該第二分支部1134為多個時，該多個第二分支部1134呈疏狀設置。每一該第二分支部1134包括第二主部1136及第二支部1137。每一該第二主部1136由第二耦合部1133的側邊朝同一方向延伸而出，該第二主部1136的相對的兩側沿與第二耦合部1133長度方向平行延伸出若干該第二支部1137。該若干第二支部1137之間彼此平行。多個該第二分支部1134中，位於第一電極層11邊緣的二第二分支部1134向該第一電極層11內側延伸該第二支部1137，其中遠離該第二耦合部1133的二第二支部1137相對延伸，二延伸端部的距離略大於該正極連接端80的寬度。
此外，將該第一耦合部1153及第一分支部1154對應設置在第二耦合部1133與第二分支部1134所圍成的空隙中。每一第一主部1156與第二主部1136相互間隔，交錯地同設置於同一第一電極層11上。每一第二支部1137與第一支部1157相互間隔，交錯地同設置於同一第一電極層11上。每一第二支部1137的自由端伸入相鄰設置的二第一支部1157之間，該介電層117將該第一支部1157與第二支部1137之間、第一主部1156與第二主部1136之間間隔，以在同一電極層上的第一分支部1154與第二分支部1134之間形成電容。
相應地，請參閱圖4與圖5．該第二電極層12包括第二正極部125、第二負極部123及挾設於該第二正極部125與第二負極部123之間的介電層127。該第二正極部125包括第三耦合部1253及至少一個第三分支部1254。每一該第三分支部1254包括第三主部1256及設置於該第三主部1256上的若干第三支部1257。該第二正極部125的第三耦合部1253及至少一個第三分支部1254，以及第三分支部1254的第三主部1256與第三支部1257的結構與相互之間的關係與第一電極層11的該第一負極部113結構相同。該第三耦合部1253與該正極連接端80相連接。
該第二負極部123包括第四耦合部1233及至少一個第四分支部1234。每一該第四分支部1234包括第四主部1236及設置於該第四主部1236上的若干第四支部1237。該第二負極部123的第四耦合部1233及至少一個第四分支部1234，以及第四分支部1234的第四主部1236與第四支部1237的結構與相互之間的關係與第一電極層11的該第一正極部115結構相同。該第四耦合部1233與該負極連接端90相連接。
該第一電極層11與第二電極層12層疊設置時，該第一分支部1154與該第四分支部1234相對應且於層疊方向上彼此對位，該第二分支部1134與該第三分支部1254相對應且於層疊方向上彼此對位。該第一耦合部1153與第三耦合部1253相對應且於層疊方向上彼此對位，第二耦合部1133與第四耦合部1233相對應且於層疊方向上彼此對位。
藉此，每一第一電極層11上的與正極連接端80電連接的第一分支部1154均被與負極連接端90電連接的第二分支部1134環繞。相同的，該第一電極層11上與負極連接端90電連接的第二分支部1134均被與正極連接端80電連接的第一分支部1154所環繞(參圖6所示)。是以，在所述介電層119的厚度保持不變及電容10的平面面積不變，即電容10的整體尺寸不變的同時，該第一電極層11上的與負極連接端90電連接的第二分支部1134不僅與第二電極層12上的第三分支部1254相耦合，而且同時還與同一第一電極層11上的第一分支部1154相耦合，使該電容10的耦合面積大大增大，相應增加該電容10的容量。
此外，位於同一第一電極層11上的介電層117很薄，對其所佔用的層間平面面積可以控制到很小，因此，介電層117所佔用的層間平面面積而影響對第一電極層11與第二電極層12之間的電容量可忽略不計。進一步地，由於第一電極層11上的第一耦合部1153與第二電極層12上的第三耦合部1253均連接於正極連接端80，二者彼此之間也無電容量產生，因此，也可對上述二者所佔用的層間平面面積控制到很小，以達到對電容量縮小的作用可忽略不計。
請參閱圖6，多層電路板100還包括頂層30、底層50以及夾設於頂層30、底層50之間的該電容10。該電容10無需佔用所述頂層30以及底層50的佈線面積。
該頂層30、底層50均為介電層，並藉由於其表面上佈設的線路實現信號的傳送、電能的傳輸或者設置於頂層30及底層50上的元件之間的電性連接等。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10．．．電容
119．．．介電層
11．．．第一電極層
12．．．第二電極層
13．．．第三電極層
14．．．第四電極層
80．．．正極連接端
90．．．負極連接端
115．．．第一正極部
113．．．第一負極部
117．．．介電層
1153．．．第一耦合部
1154．．．第一分支部
1156．．．第一主部
1157．．．第一支部
1133．．．第二耦合部
1134．．．第二分支部
1136．．．第二主部
1137．．．第二支部
125．．．第二正極部
123．．．第二負極部
1253．．．第三耦合部
1254．．．第三分支部
1256．．．第三主部
1257．．．第三支部
1233．．．第四耦合部
1234．．．第四分支部
1236．．．第四主部
1237．．．第四支部
100．．．電路板
30．．．頂層
50．．．底層
圖1是本發明電容的立體示意圖。
圖2是圖1所示電容的第一電極層的立體分解圖。
圖3是圖1所示電容的第一、第三電極層的平面示意圖。
圖4是圖1所示電容的第二、第四電極層的平面示意圖。
圖5是圖1中V-V處的剖視圖。
圖6是具有圖1中電容的電路板的分解示意圖。
10．．．電容
119．．．介電層
11．．．第一電極層
12．．．第二電極層
13．．．第三電極層
14．．．第四電極層
80．．．正極連接端
90．．．負極連接端
115．．．第一正極部
113．．．第一負極部
117．．．介電層

Claims (10)

  1. 一種電容，其包括至少兩個層疊設置的電極層及夾設於相鄰電極層之間的介電層，其中，每一電極層包括正極連接端與負極連接端，每一電極層的正極連接端相互連接，每一電極層的負極連接端相互連接，該每一電極層包括正極部、負極部及夾設於該正極部與負極部之間的介電層，該正極部包括第一耦合部，該負極部包括第二耦合部，該第一耦合部與該第二耦合部平行設置，該第一耦合部沿長度方向的一側向該第二耦合部延伸出呈梳妝排列的第一主部，相對的另一側與該正極連接端相連；該第二耦合部沿長度方向的一側向該第一耦合部延伸出呈梳妝排列的第二主部，相對的另一側與該負極連接端相連；該第一主部與第二主部交錯排列，該第一主部沿延伸方向的側邊延伸出平行於第一耦合部的至少二個第一支部；該第二主部沿延伸方向的側邊延伸出平行於第二耦合部的至少二個第二支部，至少二個第一支部與至少二個第二支部交錯排列；該介電層將同一電極層上的該第一支部與第二支部之間、第一主部與第二主部之間間隔；一個電極層上的正極部與相鄰的電極層上的負極部於層疊方向上對位設置。
  2. 如申請專利範圍第1項所述之電容，其中，位於第一電極層與第二電極層中部位置的，該至少二第一支部是自該第一主部的相對兩側延伸而成，該至少二第二支部是自該第二主部的相對兩側延伸而成。
  3. 如申請專利範圍第2項所述之電容，其中，位於同一電極層邊緣的二第二主部收容至少二第一支部於二第二主部之間，該二第二主部向該所在的電極層的具有正極連接端的方向平行延伸該第二支部，其中遠離該第二耦合部的二第二支部相對延伸，二延伸端部的距離大於該正極連接端的寬度。
  4. 如申請專利範圍第2項所述之電容，其中，位於同一電極層邊緣的二第一主部收容至少二第二支部於二第一主部之間，該二第一主部向該所在的電極層的具有負極連接端的方向平行延伸該第一支部，其中遠離該第一耦合部的二第一支部相對延伸，二延伸端部的距離大於該負極連接端的寬度。
  5. 如申請專利範圍第3項所述之電容，其中，該至少二第一支部彼此平行，該至少二第二支部彼此平行。
  6. 一種多層電路板，包括頂層、底層以及夾設於該頂層與底層之間的電容，其中，該電容包括其包括至少兩個層疊設置的電極層及夾設於相鄰電極層之間的介電層，其中，每一電極層包括正極連接端與負極連接端，每一電極層的正極連接端相互連接，每一電極層的負極連接端相互連接，該每一電極層包括正極部、負極部及夾設於該正極部與負極部之間的介電層，該正極部包括第一耦合部，該負極部包括第二耦合部，該第一耦合部與該第二耦合部平行設置，該第一耦合部沿長度方向的一側向該第二耦合部延伸出呈梳妝排列的第一主部，相對的另一側與該正極連接端相連；該第二耦合部沿長度方向的一側向該第一耦合部延伸出呈梳妝排列的第二主部，相對的另一側與該負極連接端相連；該第一主部與第二主部交錯排列，該第一主部沿延伸方向的側邊延伸出平行於第一耦合部的至少二個第一支部；該第二主部沿延伸方向的側邊延伸出平行於第二耦合部的至少二個第二支部，至少二個第一支部與至少二個第二支部交錯排列；該介電層將同一電極層上的該第一支部與第二支部之間、第一主部與第二主部之間間隔；一個電極層上的正極部與相鄰的電極層上的負極部於層疊方向上對位設置。
  7. 如申請專利範圍第6項所述之多層電路板，其中，位於第一電極層與第二電極層中部位置的，該至少二第一支部是自該第一主部的相對兩側延伸而成，該至少二第二支部是自該第二主部的相對兩側延伸而成。
  8. 如申請專利範圍第7項所述之多層電路板，其中，位於同一電極層邊緣的二第二主部收容至少二第一支部於二第二主部之間，該二第二主部向該所在的電極層的具有正極連接端的方向平行延伸該第二支部，其中遠離該第二耦合部的二第二支部相對延伸，二延伸端部的距離大於該正極連接端的寬度。
  9. 如申請專利範圍第7項所述之多層電路板，其中，位於同一電極層邊緣的二第一主部收容至少二第二支部於二第一主部之間，該二第一主部向該所在的電極層的具有負極連接端的方向平行延伸該第一支部，其中遠離該第一耦合部的二第一支部相對延伸，二延伸端部的距離大於該負極連接端的寬度。
  10. 如申請專利範圍第8項所述之多層電路板，其中，該至少二第一支部彼此平行，該至少二第二支部彼此平行。
TW101123233A 2012-06-28 2012-06-28 電容及具有該電容的多層電路板 TWI447764B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101123233A TWI447764B (zh) 2012-06-28 2012-06-28 電容及具有該電容的多層電路板
US13/928,428 US9101074B2 (en) 2012-06-28 2013-06-27 Capacitor and multilayer circuit board using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101123233A TWI447764B (zh) 2012-06-28 2012-06-28 電容及具有該電容的多層電路板

Publications (2)

Publication Number Publication Date
TW201401311A true TW201401311A (zh) 2014-01-01
TWI447764B TWI447764B (zh) 2014-08-01

Family

ID=49776966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123233A TWI447764B (zh) 2012-06-28 2012-06-28 電容及具有該電容的多層電路板

Country Status (2)

Country Link
US (1) US9101074B2 (zh)
TW (1) TWI447764B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588010B2 (en) 2019-09-20 2023-02-21 Realtek Semiconductor Corporation Capacitor structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933846B2 (en) 2013-01-28 2018-04-03 Samsung Electronics Co., Ltd. Electronic system with display mode mechanism and method of operation thereof
CN112582538B (zh) * 2019-09-30 2024-06-21 瑞昱半导体股份有限公司 电容器结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295909B (en) * 2004-04-22 2008-04-11 Phoenix Prec Technology Corp Capacitor structure formed in circuit board
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
TWM432221U (en) * 2011-12-28 2012-06-21 Hon Hai Prec Ind Co Ltd Capacitance and multilayer PCB with the capacitance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588010B2 (en) 2019-09-20 2023-02-21 Realtek Semiconductor Corporation Capacitor structure

Also Published As

Publication number Publication date
TWI447764B (zh) 2014-08-01
US20140000949A1 (en) 2014-01-02
US9101074B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
US8526162B2 (en) Feedthrough multilayer capacitor
JP2022174322A (ja) 積層セラミック電子部品及びその実装基板
US10622146B2 (en) Multilayer capacitor and electronic component device
JP4730424B2 (ja) 積層コンデンサ
JP2014036214A (ja) 積層コンデンサ
JP2009027172A5 (zh)
JP4475338B2 (ja) 積層コンデンサ
US9998084B2 (en) Noise filter
TWI447764B (zh) 電容及具有該電容的多層電路板
US10395844B2 (en) Capacitor component
KR20170113280A (ko) 적층 커패시터
JP2012248571A (ja) 貫通型積層コンデンサ
JP2014146754A (ja) 積層貫通コンデンサ
TWI243388B (en) Structure and method for a multi-electrode capacitor
JP5741416B2 (ja) 電子部品の実装構造
US8953301B2 (en) Capacitor and multilayer circuit board using the same
TWI448222B (zh) 電容及具有該電容的多層電路板
JP5031650B2 (ja) 積層コンデンサ
JP2017139403A (ja) 積層貫通コンデンサ及び電子部品装置
CN103515089B (zh) 电容及具有该电容的多层电路板
JPWO2019017206A1 (ja) 回路モジュール
KR20090066609A (ko) 적층 세라믹 캐패시터
CN103578761B (zh) 电容及具有该电容的多层电路板
US10546694B2 (en) Multilayer capacitor
JP2009038333A (ja) 貫通型積層コンデンサ