TW201346507A - 根據處理器的使用動態修改電力／效能權衡的技術 - Google Patents

根據處理器的使用動態修改電力／效能權衡的技術 Download PDF

Info

Publication number
TW201346507A
TW201346507A TW101147478A TW101147478A TW201346507A TW 201346507 A TW201346507 A TW 201346507A TW 101147478 A TW101147478 A TW 101147478A TW 101147478 A TW101147478 A TW 101147478A TW 201346507 A TW201346507 A TW 201346507A
Authority
TW
Taiwan
Prior art keywords
state
policy
performance
power
cores
Prior art date
Application number
TW101147478A
Other languages
English (en)
Other versions
TWI475369B (zh
Inventor
Krishnakanth Sistla
Mark Rowland
Ankush Varma
Ian M Steiner
Matthew Bace
Daniel Borkowski
Vivek Garg
Cagdas Akturan
Avinash N Ananthakrishnan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201346507A publication Critical patent/TW201346507A/zh
Application granted granted Critical
Publication of TWI475369B publication Critical patent/TWI475369B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在一實施例中，本發明包括具有電力控制器之多核心處理器，該電力控制器具邏輯以當該處理器之使用超過臨限位準時，便動態切換電力管理政策從電力取向政策至效能取向政策。因而在低使用下，可實現減少的電力消耗，同時在較高使用下，可實現較大效能。可說明及主張其他實施例。

Description

根據處理器的使用動態修改電力/效能權衡的技術
本發明係有關根據處理器的使用動態修改電力/效能權衡的技術。
半導體處理及邏輯設計中進展已允許可呈現於積體電路裝置上的邏輯量增加。結果，電腦系統組態已從系統中單一或多積體電路發展至個別積體電路上多硬體線程、多核心、多裝置、及/或完整系統。此外，隨著積體電路的密度成長，計算系統(從嵌入系統至伺服器)之電力需求亦升高。此外，軟體效率低下及其硬體需求亦已致使計算裝置能量消耗增加。事實上，若干研究指出計算裝置消耗諸如美國之國家整體電力供應的相當大百分比。結果，存在能量效率及與積體電路有關之維護的迫切需要。該些需求將隨伺服器、桌上型電腦、筆記型電腦、輕薄筆記型電腦、平板電腦、行動電話、處理器、嵌入系統等變得益發普遍(從包含於典型電腦、汽車、及電視中至生物技術)而增加。
在許多計算環境中，大部分時間系統，諸如伺服器，係在操作遠低於峰值效能，這是一個既定事實。在這些低使用期間，焦點在於盡可能省電以便減少能量成本。電力管理技術可在低使用期間厲行顯著省電。然而，每一電力管理技術包含電力/效能權衡，特別是在高活動期間。使 用者理想上可能在低使用時盡可能省電，同時在高使用時實現最大效能。
無法容忍高使用時效能損失的使用者典型地調諧效能政策之電力管理特徵。此暗示當伺服器未充分使用時，將較最佳狀況消耗更多電力。希望於低使用時省電的使用者典型地調諧省電政策之電力管理特徵。此暗示當伺服器高使用時，無法實現伺服器之最高效能。然而，在終端使用者典型地可容忍較高效能損失而低使用伺服器處，未實現可用之省電。
實施例提供用於檢測處理器之低/中使用期間的機構，諸如多核心處理器，並回應於此檢測而調諧電力管理特徵以盡可能省電。同時，該機構可檢測處理器之高使用期間，並調諧電力管理特徵以最小化效能損失。更具體地，提供動態負載線調諧架構以致能此機構。
電力效能負載線代表諸如伺服器之電腦系統在不同使用下的電力消耗。此負載線因而代表於每一厲行的效能位準並考量電力管理特徵之效能衝擊所消耗之電力。圖1描繪針對不同設定電力/效能調諧之伺服器的示範電力效能負載線。當電力/效能設定經由效能政策10而偏向效能時，伺服器達成可能最高效能；然而在低至中使用之電力消耗較高。當電力/效能設定經由省電政策20而偏向電力時，低至中使用下電力消耗減少；然而峰值效能亦減 少。反過來，電力/效能設定中均衡政策30提供電力與效能設定間之中間立場。如文中所使用，電力/效能調諧之概念係採通用方式。以籠統的說法，此代表多電力管理特徵的一組調諧。「效能政策」用詞代表效能導向的一組調諧。類似地，「省電政策」用詞代表電力導向的調諧，及「均衡政策」用詞用以代表省電政策及效能政策之間之調諧。通常，省電政策及均衡政策可視為非效能政策。
在習知系統中，該些不同負載線藉由系統之靜態組態而靜態地實現。例如，作業系統(OS)可提供該些三政策之一者的靜態選擇，其可藉由終端使用者組配。相反地，實施例提供技術以動態及自動切換於偏向電力設定與偏向效能設定之間。以此方式可於低使用下省電，同時於高使用下維護效能。更具體地，實施例提供電力效能負載線，其在低使用下依循省電政策20，並在高使用下經由動態負載線開關25而動態地更換移至效能政策10。
在各式實施例中，動態負載線調諧演算法可用以檢測使用點，在此達到目前電力/效能調諧之可達成最大效能位準並切換政策朝向偏向效能調諧。此最大效能位準可於各式實施例中組配。例如根據使用，動態負載線調諧可儲存約8瓦(W)至30W之間及40%及70%間的使用。亦可見到接近100%的使用，效能位準匹配效能政策。因而實施例於低使用下省電最大化，同時於高使用下效能最大化。
儘管下列實施例係參照特定積體電路中能量保留及能 量效率予以說明，諸如在計算平台或處理器中，其他實施例可應用於其他類型積體電路及邏輯裝置。文中所說明之實施例的類似技術及教示可應用於其他類型電路或半導體裝置，其亦可獲益於較佳能量效率及能量保留。例如，所揭露之實施例不侷限於任何特定類型電腦系統，並可用於其他裝置，諸如手持裝置、單晶片系統(SoC)、及嵌入應用。手持裝置之若干範例包括手機、網際網路協定裝置、數位相機、個人數位助理(PDA)、及手持個人電腦(PC)。嵌入應用典型地包括微控制器、數位信號處理器(DSP)、網路電腦(NetPC)、機上盒、網路集線器、廣域網路(WAN)開關、或可實施以下提及之功能及作業的任何其他系統。再者，文中所說明之設備、方法、及系統不侷限於實體計算裝置，且亦可關於能量保留及效率最佳化之軟體。如同以下說明中將易於變得顯而易見的，文中所說明之方法、設備、及系統的實施例(不論係指硬體、韌體、軟體、或其組合)對於「綠色技術」的未來是重要的，諸如對於包含美國經濟大部分之產品中電力維護及能量效率。
現在參照圖2，顯示依據本發明之實施例之方法的流程圖。如圖2中所示，方法100係於電力控制器中實施，諸如處理器之電力控制單元(PCU)。更具體地，PCU可包括依據本發明之實施例的動態負載線調諧邏輯。如同所見，方法100可藉由決定評估間隔期間多核心處理器之核心處於最大效能狀態所花費之時間量而開始(方塊 110)。如以下將進一步討論，可以不同方式實施決定此時間之持續時間。請注意，雖然圖2之方法關於多核心處理器，應理解本發明之範圍不限於此方面，且其他實施例同等地應用於單一核心處理器。
如同進一步所見，方法100藉由決定評估間隔期間處理器之核心處於啟動狀態所花費之時間量而繼續(方塊120)。處於啟動狀態所花費之時間量有可能大於處於最大效能狀態所花費之時間量，因為至少一核心可能於評估間隔的至少若干時間量處於啟動狀態而非最大效能狀態。
仍參照圖2，在方塊130可決定比率。更具體地，此比率可對應於處於最大效能狀態之持續時間相對於處於啟動狀態之持續時間的比較。以此方式，若二持續時間相同，則比率為1。若所於啟動狀態所花費之時間遠大於處於最大效能狀態所花費之時間，比率將接近0。
實施例可槓桿掌握此比率資訊以決定是否於電力管理政策之間動態切換。具體地如同所見，圖2中在菱形140可決定此比率是否大於第一臨限，即高臨限。儘管本發明之範圍不侷限於這方面，在若干實施例中，此高臨限可介於約70%及90%之間。請注意，此高臨限可藉由使用者動態組配，例如根據系統之典型工作量的描述。若比率高於此高臨限，控制則傳遞至方塊150，其中電力管理政策可設定為效能政策。在此高比率下，核心可於核心啟動的大部分時間處於最大效能狀態，因而系統可能獲益於高效能政策，儘管可能減少省電，但可增加通量因而可能減少總 消耗電力。
仍參照圖2，若比率更換為小於此高臨限，控制則傳遞至菱形160，其中可決定比率是否低於低臨限。儘管本發明之範圍不侷限於這方面，在若干實施例中，此低臨限可介於約10%及30%之間。若比率小於此低臨限，控制則傳遞至方塊180，其中電力管理政策可設定為非效能政策。否則若比率介於臨限之間，控制則傳遞至方塊170，其中可維持目前政策。請注意，政策之更新可藉由更新例如PCU中之組態暫存器之值予以實施。儘管圖2之實施例中顯示此特定實施，理解的是本發明之範圍不侷限於這方面。
隨著所要求之系統效能增加，作業系統要求高效能狀態(已知為P-狀態)。在特定效能狀態，若核心成為閒置，便進入閒置狀態(已知為C-狀態)。該些狀態可依據基於OS之機構，即先進組態及平台介面(ACPI)標準(例如Rev.3.0b，2006年10月10日發佈)。依據ACPI，處理器可以各式電力及效能狀態操作。關於電力狀能，ACPI指明不同電力消耗狀態，一般稱為所謂C1至Cn狀態。當核心啟動時，便以C0狀態運行，當核心閒置時，便可置於核心低電力狀態，所謂核心非零C-狀態(例如C1-C6狀態)。除了該些電力狀態以外，處理器可進一步經組配而以多效能狀態之一者操作，即P0至PN。通常，P1效能狀態可對應於最高保證效能狀態，其可藉由OS要求。除了此P1狀態以外，OS可進一步要求高效能 狀態，即P0狀態，其對應於最大效能狀態。此P0狀態可因而為機會狀態，其中當電力及/或熱預算可用時，處理器硬體可組配處理器或至少其部分而以高於保證頻率操作。
隨著系統使用從中位準移至高位準，平均P-狀態增加及最後達到最大加速狀態。同時可用閒置期間減少及核心保持啟動達大部分時間。在一實施例中，藉由針對整個評估間隔檢測所有核心處於最高P-狀態之點，可推斷達到目前電力/效能設定之最高效能點。
對特定評估期間T(Eval)而言，當第i核心處於最高P-狀態(Pmax)之啟動狀態(例如C0)時，所花費之時間表示為T(i,C0,Pmax)，並可稱為最大啟動時間。
因而跨越所有核心(例如M核心)之此時間的總和等於：T(C0,Pmax)=ΣT(i,C0,Pmax)
T(C0,Pmax)之最高值等於M*T(Eval)。當T(C0,Pmax)達到其最高值時，便達到目前電力/效能設定之最高效能點。這是用於動態切換檢測或依據本發明之實施例的原理。
可顧及關於檢測器之二額外考量。首先，可製造免於效能瞬間變化之檢測器。為此目的，可計算總最大啟動時間度量之指數移動平均值。以下提供所計算第N期間之平均值，其中α代表平均常數。
平均T(C0,Pmax,N)=α*平均T(C0,Pmax,N-1)+(1-α)*T(C0,Pmax)
第二考量為從一工作量至另一工作量及從一期間至另一期間啟動核心改變之數量的事實。為確保檢測器可容納該等改變工作量，可實施下列內容。在每一期間T(Eval)，T(C0,i)代表第i核心之啟動時間。當加總跨越M核心時產生T(C0)，並可稱為啟動時間。現在可使用與計算T(C0,Pmax)之平均值的相同方法計算第N期間T(C0)之平均值：平均T(C0,N)=α*平均T(C0,N-1)+(1-α)*T(C0)
平均T(C0,N)因而代表所有核心之平均啟動時間，且平均T(C0,Pmax,N)代表當所有核心被啟動及處於最高P-狀態時之平均時間。
在最高效能點，二者平均值將變得相互極接近。因而，部分依據下列內容，檢測器可決定效能及非效能政策之間之最佳切換點：檢測器比率=平均T(C0,Pmax,N)/平均T(C0,N)
若檢測器比率極接近1(例如介於約80%及100%之間)，則可實施切換至效能政策。若檢測器比率不同地低 於1，則可切換至非效能政策(根據使用者組態而切換至省電或均衡政策)。
為確保演算法穩定，可定義高及低臨限Threshold_High及Threshold_Low。檢測器因而決定操作點，其可用以動態設定適當政策。若檢測器比率大於Threshold_High，政策可設定為效能政策。若檢測器比率小於Threshold_Low，政策可設定為非效能政策，例如省電或均衡政策之一者。另一方面，OS或其他軟體亦可提供挑選Threshold_High及Threshold_Low之彈性。
圖3為依據本發明之一實施例之動態切換架構的方塊圖。如同在圖3中所見，可於PCU之電路內實施的動態政策切換器200，在一實施例中，可用以決定處理器處於各式狀態之評估間隔期間的時間量，以特定方式比較持續時間，以及至少部分依據比較及可選的臨限而決定於下一作業間隔期間將應用的電力管理政策，在若干實施例中，其可對應於下一評估間隔。如同所見，切換器200接收有關狀態改變為處理器之一或多個核心的資訊。當任何狀態改變時，可更新最大效能累積器210及啟動狀態累積器220之值以維持其中處理器核心處於特定狀態之評估間隔之總持續時間的加總。如同所見，此資訊可提供至累積器取樣器230，其可依據預定間隔而從累積器取樣該值，例如每毫秒。同時，取樣器可致使累積器值重新設定以便開始下一評估間隔的累積。
取樣器230將處理器於評估間隔處於最大效能狀態之 持續時間提供至移動平均最大效能處理器240。此外，取樣器230將對應於處理器之核心處於啟動狀態之評估間隔期間之持續時間的活動狀態值提供至移動平均啟動狀態處理器250。如同所見，該些處理器可進一步接收阿爾發值，以下進一步討論細節。
根據此資訊，該些處理器可產生移動平均，其可為越過若干評估間隔之取樣器輸出的平均值。例如，儘管本發明之範圍不侷限於這方面，在若干實施例中，移動平均值可由介於約5毫秒及100毫秒之間之評估間隔組成。因而該些平均持續時間值可提供至比較器及臨限檢測器260。首先，可決定比率，其對應於處於最大效能狀態之時間量相對於處於啟動狀態之總時間。此比率接著可與一或多個臨限比較。根據此比較，可選擇電力管理政策，其可與先前評估間隔相同，或可為動態切換，例如從非效能政策至效能政策，反之亦然。以下將進一步說明所實施之實際計算的進一步細節。
在各式實施例中，最大啟動狀態累積器210產生跨越所有核心之(C0,Pmax)狀態中所花費總時間的加總。此累積器可以事件處置器實施，其可於每當任何核心之C-狀態及/或P-狀態改變時被觸發。事件處置器維持二變數，每一(C0,Pmax)狀態之核心的登錄時間戳記，及狀態遮罩其代表最後呼叫事件處置器時特定核心是否處於(C0,Pmax)狀態。當呼叫事件處置器時，其跨越所有核心循環並計算目前狀態遮罩。其比較目前狀態遮罩與上一狀態遮 罩，並檢測特定核心為離開(C0,Pmax)狀態或進入(C0,Pmax)狀態，或維持與之前相同狀態。當檢測到從(C0,Pmax)狀態離開時，便從目前時間戳記減去登錄時間戳記，並將結果值加入T(C0,Pmax)累積器。若檢測到登錄進入(C0,Pmax)，則將目前時間戳記儲存於該核心的最後時間戳記中。當這些動作跨越所有核心完成時，累積器便包含T(C0,Pmax)之最新值。
在各式實施例中，啟動狀態累積器220產生跨越所有核心之(C0)狀態中所花費總時間的加總。此累積器可類似地於事件處置器中實施，其可於每當核心之C-狀態及/或P-狀態改變時被觸發。事件處置器維持二變數，每一(C0)狀態之核心的登錄時間戳記，及狀態遮罩其代表最後呼叫事件處置器時特定核心是否處於(C0)狀態。當呼叫事件處置器時，其跨越所有核心循環並計算目前狀態遮罩。其比較目前狀態遮罩與上一狀態遮罩，並檢測特定核心為離開(C0)狀態或進入(C0)狀態，或維持與之前相同狀態。當檢測到從(C0)狀態離開時，便從目前時間戳記減去登錄時間戳記，並將結果值加入T(C0)累積器。若檢測到登錄進入(C0)，則將目前時間戳記儲存於該核心的最後時間戳記中。當這些動作跨越所有核心完成時，累積器便包含T(C0)之最新值。
在一實施例中，累積器取樣器230可取樣累積器每1ms一次。此取樣率可根據所欲回應時間調整。一旦取樣累積器，便可重新設定為零以允許進行下一評估期間累 積。取樣之值可儲存於特定儲存區中，諸如暫存器對，以分別儲存T(C0,Pmax,N)及T(C0,N)。
反過來，處理器240及250藉由使用T(C0,Pmax,N)及T(C0,N)之最新取樣之輸入更新平均值而實施指數移動平均值計算。處理器240及250可於累積器取樣器以相同速率(例如每1ms一次)產生取樣之值後立即產生平均值，因而可產生平均T(C0,Pmax)及平均T(C0)。
反過來，回應於接到平均值，可執行比較器260。在比較器260中，可計算平均T(C0,Pmax)及平均T(C0)之比率。此比率接著可與高及低臨限相比。經此比較，如以上所說明，可產生操作政策之最後決定。
儘管參照圖3之電路及下列圖4之流程圖的討論，說明關於決定最大效能及啟動狀態之持續時間的分析，理解的是可於不同實施例中以其他方式進行關於該些持續時間的決定。現在參照圖4，顯示依據本發明之實施例之決定最大效能之時間及啟動狀態之方法的流程圖。在若干實施例中，可以方法300圖3之電路200實施。如同所見，藉由決定至少一核心之電力或效能狀態是否發生改變(菱形310)而開始方法。此可藉由接收於PCU或其他電力控制器中該等狀態改變之要求而予決定。從關於不同處理器之更新狀態的資訊，可產生目前狀態遮罩(方塊320)。請注意，可存在多狀態遮罩，即一關於最大效能狀態及一關於啟動狀態。在方塊325，該些遮罩可與先前狀態遮罩相 比。以此方式，由於方法300之最後執行，可決定特定核心之狀態是否已改變。因此，對多核心處理器的每一核心而言，可實施在菱形330開始的迴路。
在菱形330，可決定特定核心之狀態中是否已發生改變。若然，控制則傳遞至菱形335，此處可決定此狀態改變是否為從最大效能及/或活動狀態離開。若然，控制則傳遞至方塊350，此處可決定核心入駐最大效能狀態及/或啟動狀態之長度。如同將進一步討論，在若干實施例中，此決定可根據時間戳記資訊。此決定之值接著可在方塊360累積於對應累積器中。控制接著傳遞至菱形365，此處可決定是否將分析額外核心。若然，控制則傳遞至方塊370，此處核心數量可遞增且控制傳遞返回以上所討論之菱形330。請進一步注意，若在菱形330決定特定核心狀態未改變，在方塊333便相同地實施核心遞增且控制亦傳遞至菱形330。
仍參照圖4，若決定無核心離開，控制傳遞至菱形340，此處可決定是否發生登錄至最大效能及/或啟動狀態。若然，控制則傳遞至方塊345，此處可記錄對應核心之目前時間戳記以指出此登錄時間。如上述，控制傳遞至菱形365。
因此，一旦決定所有核心之狀態及各式更新值，控制便傳遞至方塊380，此處可取樣累積器以獲得最大效能入駐值及活動狀態入駐值。控制接著傳遞至方塊390，此處從該些值，可產生最大效能入駐及啟動狀態入駐之平均， 例如移動平均值。在一實施例中，該些值接著可用以決定它們之間之比率，且由此可實施特定電力管理政策選擇。儘管在圖4之實施例中顯示此特定實施，應理解本發明之範圍不侷限於這方面。
現在參照表1，顯示依據本發明之一實施例之累積器演算法偽碼。
在一實施例中，動態負載線調諧演算法具有三可調諧參數。阿爾發、臨限高及臨限低。在若干實施例中，該些值可於具真實工作量之系統中調諧，其可根據該些值以不同使用運行以確保切換發生在最大效能。
使用本發明之實施例，終端使用者可在低使用下實現減少的電力消耗，更具體地，終端使用者可在低/中使用下挑選較佳調諧政策，即使用於目標使用之省電最大化的調諧。在高使用時，處理器可動態及自動切換為效能政策，因而避免任何效能損失。因此，處理器可動態檢測使用並根據使用而切換電力/效能政策動態。
以此方式，先前使用效能政策之使用者可藉由挑選省電或均衡模式而實現典型用法(例如低/中使用)之省 電，無需顧慮損失峰值效能。
實施例可以各式市場之處理器予以實施，包括伺服器處理器、桌上型處理器、行動處理器等。現在參照圖5，顯示依據本發明之實施例之處理器的方塊圖。如圖5中所示，處理器400可為包括複數核心410a-410n之多核心處理器。在一實施例中，每一該等核心可為獨立電力域並可經組配以根據工作量進入及離開啟動狀態及/或最大效能狀態。各式核心可經由互連415耦接至系統代理器或包括各式組件之非核心420。如同所見，非核心420可包括共用快取記憶體430，其可為最後位準快取記憶體。此外，非核心可包括整合記憶體控制器440、各式介面450及電力控制單元455。
在各式實施例中，電力控制單元455可包括動態政策切換邏輯459，其可為根據處理器使用而實施電力管理政策之動態切換的邏輯。如同進一步所見，可呈現各式暫存器或其他儲存器並藉由該邏輯存取。具體地，狀態遮罩儲存器456可儲存與啟動狀態及最大效能狀態有關之遮罩，包括每一狀態之目前及先前狀態遮罩，各具有每一核心之指示器以指出核心是否處於對應狀態。此外，可呈現入駐計數器(圖5中未顯示)以儲存累積值，其係根據可儲存每一核心特定狀態登錄時間之時間戳記儲存器457中時間戳記資訊而予產生，以及時間戳記計數器458，其為維持目前系統時間戳記值之計數器。
進一步參照圖5，處理器400可與系統記憶體460通 訊，例如經由記憶體匯流排。此外，藉由介面450可實施至各式晶片外組件之連接，諸如週邊裝置、大量儲存器等。雖然圖5之實施例中顯示此特定實施，本發明之範圍不侷限於這方面。
現在參照圖6，顯示依據另一本發明之實施例之多域處理器的方塊圖。如同圖6之實施例中所示，處理器500包括多域。具體地，核心域510可包括複數核心5100-510n，圖形域520可包括一或多個圖形引擎，及可進一步呈現系統代理器域550。在各式實施例中，系統代理器域550可以固定頻率執行並保持全時供電以處置電力控制事件及電力管理，使得可控制域510及520以動態進入及離開低電力狀態。域510及520之每一者可以不同電壓及/或電力操作。請注意，雖然僅顯示三域，應理解本發明之範圍不侷限於這方面，且在其他實施例中可呈現額外域。例如，可呈現多核心域，各包括至少一核心。
通常，除了各式執行單元及額外處理單元外，每一核心510可進一步包括低位準快取記憶體。反過來，各式核心可相互耦接並耦接至以最後位準快取記憶體(LLC)5400-540n之複數單元組成的共用快取記憶體。在各式實施例中，LLC 540可於核心及圖形引擎以及各式媒體處理電路之間共用。如同所見，因而環形互連530將核心耦接在一起，並提供核心、圖形域520及系統代理器電路550之間之互連。在一實施例中，互連530可為部分核心域。然而，在其他實施例中，環形互連可為其本身域。
如同進一步所見，系統代理器域550可包括顯示控制器552，其可提供顯示之控制及與顯示有關之介面。如同進一步所見，系統代理器域550可包括電力控制單元555，其可包括依據本發明之實施例的動態政策切換邏輯559，以根據處理器使用而動態控制提供用於系統之啟動電力管理，例如使用從政策管理儲存器557獲得之資訊。在各式實施例中，此邏輯可執行以上圖1、2及4中所說明之演算法。
如同在圖6中進一步所見，處理器500可進一步包括整合記憶體控制器(IMC)570，其可提供用於至諸如動態隨機存取記憶體(DRAM)之系統記憶體的介面。可呈現多介面5800-580n以致能處理器及其他電路之間之互連。例如，在一實施例中，可提供至少一直接媒體介面(DMI)介面以及一或多個週邊組件互連Express(PCI ExpressTM(PCIeTM))介面。仍進一步，為提供用於諸如額外處理器或其他電路之其他代理器之間之通訊，亦可提供依據Intel®快速路徑互連(QPI)協定之一或多個介面。儘管圖6之實施例中顯示此高位準，理解的是本發明之範圍不侷限於這方面。
實施例可以許多不同系統類型予以實施。現在參照圖7，顯示依據本發明之實施例之系統的方塊圖。如圖7中所示，多處理器系統600為點對點互連系統，包括經由點對點互連650而耦接之第一處理器670及第二處理器680。如圖7中所示，處理器670及680之每一者可為多 核心處理器，包括第一及第二處理器核心(即處理器核心674a及674b及處理器核心684a及684b)，儘管在處理器中可呈現可能地更多核心。如文中所說明，每一處理器可包括PCU或其他邏輯以根據處理器使用而實施電力管理政策之動態控制。
仍參照圖7，第一處理器670進一步包括記憶體控制器集線器(MCH)672及點對點(P-P)介面676及678。類似地，第二處理器680包括MCH 682及P-P介面686及688。如圖7中所示，MCH 672及682將處理器耦接至個別記憶體，即記憶體632及記憶體634，其可為局部附著至個別處理器之系統記憶體(例如DRAM)的一部分。第一處理器670及第二處理器680可分別經由P-P互連652及654而耦接至晶片組690。如圖7中所示，晶片組690包括P-P介面694及698。
此外，晶片組690包括介面692以藉由P-P互連639耦接晶片組690與高效能圖形引擎638。反過來，晶片組690可經由介面696耦接至第一匯流排616。如圖7中所示，各式輸入/輸出(I/O)裝置614可耦接至第一匯流排616，連同匯流排橋接器618，其將第一匯流排616耦接至第二匯流排620。在一實施例中，各式裝置可耦接至第二匯流排620，包括例如鍵盤/滑鼠622、通訊裝置626及資料儲存器單元628，諸如磁碟機或可包括碼630之其他大量儲存器裝置。此外，音頻I/O 624可耦接至第二匯流排620。實施例可併入其他類型系統，包括行動裝置， 諸如智慧手機、平板電腦、小筆電、輕薄筆記型電腦等。
圖8為依據使用QPI鏈路作為系統互連之特定高速緩衝記憶體相干性協定之與點對點(PtP)系統互連耦接之系統的方塊圖。在所示實施例中，每一處理器710耦接至二PtP鏈路725並包括整合記憶體控制器715之範例，其依序耦接至系統記憶體720的對應邏輯部分。如文中所說明，每一處理器可實施不同電力管理政策之間之動態切換。處理器使用一鏈路連接至輸入/輸出集線器(IOH)730，及其餘鏈路用以連接二處理器。
現在參照圖9，顯示依據本發明之另一實施例之系統的方塊圖。如圖9中所示，系統800可為部分連接之四處理器系統，其中每一處理器810(可各為多核心多域處理器)經由PtP鏈路耦接至相互處理器，並經由耦接至對應處理器之整合記憶體控制器815的記憶體互連耦接至局部記憶體(例如動態隨機存取記憶體(DRAM))820。在圖9之部分連接系統中，請注意二IOH 830及840之呈現，使得處理器8100及8101直接耦接至IOH 830，類似地，處理器8102及8103直接耦接至IOH 840。
實施例可以碼實施並可儲存於具有儲存於上之指令可用以程控系統實施該些指令的非暫時性儲存器媒體上。儲存器媒體可包括但不侷限於任何類型碟片，包括軟碟、光碟、固態驅動器(SSD)、光碟唯讀記憶體(CD-ROM)、可重寫光碟(CD-RW)、及磁性光碟、諸如唯讀記憶體(ROM)之半導體裝置、諸如動態隨機存取記憶體 (DRAM)之隨機存取記憶體(RAM)、靜態隨機存取記憶體(SRAM)、可抹除程控唯讀記憶體(EPROM)、快閃記憶體、電可抹除程控唯讀記憶體(EEPROM)、磁性或光學卡、或適於儲存電子指令之任何其他類型媒體。
雖然已相對於有限數量實施例說明本發明，熟悉本技藝之人士將顯而易見的是許多相關修改及變化。希望申請專利範圍涵蓋所有該等修改及變化而落入本發明之精神及範圍內。
10‧‧‧效能政策
20‧‧‧省電政策
25‧‧‧動態負載線開關
30‧‧‧均衡政策
100、300‧‧‧方法
110、120、130、150、170、178、320、325、333、350、360、370、380、390‧‧‧方塊
140、160、310、330、335、340、365‧‧‧菱形
200‧‧‧動態政策切換器
210‧‧‧最大效能累積器
220‧‧‧啟動狀態累積器
230‧‧‧累積器取樣器
240‧‧‧移動平均最大效能處理器
250‧‧‧移動平均啟動狀態處理器
260‧‧‧比較器及臨限檢測器
400、500、710、810、8100、8101、8102、8103‧‧‧處理器
410a-410n、5100-510n‧‧‧核心
415‧‧‧互連
420‧‧‧非核心
430‧‧‧共用快取記憶體
440‧‧‧整合記憶體控制器
450、5800-580n、692、696‧‧‧介面
455、555‧‧‧電力控制單元
456‧‧‧狀態遮罩儲存器
457‧‧‧時間戳記儲存器
458‧‧‧時間戳記計數器
459、559‧‧‧動態政策切換邏輯
460‧‧‧系統記憶體
510‧‧‧核心域
520‧‧‧圖形域
530‧‧‧環形互連
5400-540n‧‧‧最後位準快取記憶體(LLC)
550‧‧‧系統代理器域
552‧‧‧顯示控制器
557‧‧‧政策管理儲存器
570、815‧‧‧整合記憶體控制器
600‧‧‧多處理器系統
614‧‧‧輸入/輸出裝置
616‧‧‧第一匯流排
618‧‧‧匯流排橋接器
620‧‧‧第二匯流排
622‧‧‧鍵盤/滑鼠
624‧‧‧音頻輸入/輸出裝置
626‧‧‧通訊裝置
628‧‧‧資料儲存器單元
630‧‧‧碼
632、634、820‧‧‧記憶體
638‧‧‧高效能圖形引擎
639、650、652、654‧‧‧點對點互連
670‧‧‧第一處理器
672、682‧‧‧記憶體控制器集線器
674a、674b、684a、684b‧‧‧處理器核心
676、678、686、688、694、698‧‧‧點對點介面
680‧‧‧第二處理器
690‧‧‧晶片組
715‧‧‧整合記憶體控制器
720‧‧‧系統記憶體
725‧‧‧點對點鏈路
730、830、840‧‧‧輸入/輸出集線器
800‧‧‧系統
圖1描繪依據本發明之實施例之具動態負載線調諧之不同電力/效能設定檔的示範電力效能負載線。
圖2為依據本發明之實施例之方法的流程圖。
圖3為依據本發明之一實施例之動態切換架構的方塊圖。
圖4為依據本發明之實施例之決定最大效能時間及啟動狀態之方法的流程圖。
圖5為依據本發明之實施例之處理器的方塊圖。
圖6為依據本發明之另一實施例之多域處理器的方塊圖。
圖7為依據本發明之實施例之系統的方塊圖。
圖8為依據本發明之一實施例之具點對點(PtP)互連之多處理器系統的方塊圖。
圖9為依據本發明之一實施例之部分連接之四處理器 系統的方塊圖。
10‧‧‧效能政策
20‧‧‧省電政策
25‧‧‧動態負載線開關
30‧‧‧均衡政策

Claims (20)

  1. 一種設備，包含：多核心處理器，其包括複數核心及電力控制器，該電力控制器包括邏輯，當該多核心處理器之使用超過臨限位準時，便動態更新用於包括該多核心處理器之系統的電力管理政策從省電取向政策至效能取向政策。
  2. 如申請專利範圍第1項之設備，其中，當評估間隔期間該複數核心之最大效能狀態入駐的持續時間相對於該評估間隔期間該複數核心之啟動狀態入駐的持續時間之比率超過該臨限位準時，該邏輯用以動態調諧負載線從該省電取向政策至該效能取向政策。
  3. 如申請專利範圍第1項之設備，其中，使用者從複數可能省電取向政策選擇該省電取向政策。
  4. 如申請專利範圍第3項之設備，其中，當該使用超過該臨限位準時，該多核心處理器動態及自動地從該選擇的省電取向政策切換為該效能取向政策。
  5. 如申請專利範圍第4項之設備，其中，當該使用小於第二臨限位準且該第二臨限位準小於該臨限位準時，該多核心處理器動態及自動地從該效能取向政策切換為該選擇的省電取向政策。
  6. 如申請專利範圍第2項之設備，其中，該邏輯包括動態負載線調諧電路，包含：最大效能累積器，用以於該評估間隔期間累積該最大效能狀態入駐； 啟動狀態累積器，用以於該評估間隔期間累積該啟動狀態入駐；以及累積器取樣器，用以取樣該最大效能累積器及該啟動狀態累積器。
  7. 如申請專利範圍第6項之設備，其中，該動態負載線調諧電路進一步包含：比較器，用以在該臨限位準及該第二臨限位準之至少一者比較該比率。
  8. 如申請專利範圍第7項之設備，其中，當該比率大於該臨限位準時，該動態負載線調諧電路將該電力管理政策更新為該效能取向政策。
  9. 如申請專利範圍第6項之設備，進一步包含第一啟動狀態遮罩以儲存第一時段之該複數核心之狀態，以及第二啟動狀態遮罩以儲存第二時段之該複數核心之狀態，且其中，該啟動狀態累積器係用以依據至少部分該第一啟動狀態遮罩及該第二啟動狀態遮罩及個別與該複數核心之一者及目前時間戳記相關之時間戳記而累積該啟動狀態入駐。
  10. 一種方法，包含：決定評估間隔期間用於多核心處理器之複數核心的啟動狀態入駐；決定該評估間隔期間用於該複數核心之最大效能狀態入駐；決定該最大效能狀態入駐與該啟動狀態入駐之間之比 率；以及依據至少部分該比率而設定電力管理政策。
  11. 如申請專利範圍第10項之方法，進一步包含若該比率大於高臨限，則將該電力管理政策設定為效能政策。
  12. 如申請專利範圍第11項之方法，進一步包含若該比率小於低臨限，則將該電力管理政策設定為省電政策。
  13. 如申請專利範圍第12項之方法，進一步包含若該比率介於該高臨限與該低臨限之間，則維持目前電力管理政策。
  14. 如申請專利範圍第12項之方法，進一步包含當該多核心處理器之使用超過臨限時，動態更新該電力管理政策從該省電政策至該效能政策。
  15. 如申請專利範圍第14項之方法，進一步包含經由該多核心處理器之電力控制器之邏輯而自動動態更新該電力管理政策。
  16. 一種系統，包含：多核心處理器，其包括複數核心及電力控制器，該電力控制器包括邏輯，當該多核心處理器之使用超過臨限位準時，便動態切換用於該多核心處理器之電力管理政策從電力取向政策至效能取向政策；以及耦接至該多核心處理器之動態隨機存取記憶體(DRAM)。
  17. 如申請專利範圍第16項之系統，其中，該邏輯係用以決定評估間隔期間用於該複數核心之啟動狀態入駐及用於該複數核心之最大效能狀態入駐、比較該最大效能狀態入駐與該啟動狀態入駐、及依據至少部分該比較而動態切換該電力管理政策。
  18. 如申請專利範圍第17項之系統，其中，該邏輯係用以儲存第一啟動狀態遮罩以識別第一時間之該複數核心之狀態，及儲存第二啟動狀態遮罩以識別第二時間之該複數核心之狀態，且其中，該邏輯係用以依據至少部分該第一啟動狀態遮罩及該第二啟動狀態遮罩及個別與該複數核心之一者及目前時間戳記相關之時間戳記而決定該啟動狀態入駐。
  19. 如申請專利範圍第18項之系統，其中，該邏輯係用以儲存第一效能狀態遮罩以識別該第一時間之該複數核心之效能狀態，及儲存第二效能狀態遮罩以識別該第二時間之該複數核心之效能狀態，且其中，該邏輯係用以依據至少部分該第一效能狀態遮罩及該第二效能狀態遮罩、該時間戳記及該目前時間戳記而決定該最大效能狀態入駐。
  20. 如申請專利範圍第17項之系統，其中，該邏輯係用以累積用於複數評估間隔之該啟動狀態入駐及該最大效能狀態入駐，以獲得平均啟動狀態入駐及平均最大效能狀態入駐、以決定該平均最大效能狀態入駐與該平均啟動狀態入駐之間之比率、及以依據至少部分該比率而動態切 換該電力管理政策。
TW101147478A 2011-12-15 2012-12-14 用於處理器中功率及性能權衡的設備、方法及系統 TWI475369B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/326,605 US9372524B2 (en) 2011-12-15 2011-12-15 Dynamically modifying a power/performance tradeoff based on processor utilization

Publications (2)

Publication Number Publication Date
TW201346507A true TW201346507A (zh) 2013-11-16
TWI475369B TWI475369B (zh) 2015-03-01

Family

ID=46163392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147478A TWI475369B (zh) 2011-12-15 2012-12-14 用於處理器中功率及性能權衡的設備、方法及系統

Country Status (4)

Country Link
US (2) US9372524B2 (zh)
CN (1) CN103999016B (zh)
TW (1) TWI475369B (zh)
WO (1) WO2013090637A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173933A1 (en) * 2011-12-29 2013-07-04 Advanced Micro Devices, Inc. Performance of a power constrained processor
US9442732B2 (en) * 2012-03-19 2016-09-13 Via Technologies, Inc. Running state power saving via reduced instructions per clock operation
CN104204825B (zh) 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US9448829B2 (en) 2012-12-28 2016-09-20 Intel Corporation Hetergeneous processor apparatus and method
US9672046B2 (en) * 2012-12-28 2017-06-06 Intel Corporation Apparatus and method for intelligently powering heterogeneous processor components
US9329900B2 (en) 2012-12-28 2016-05-03 Intel Corporation Hetergeneous processor apparatus and method
US9639372B2 (en) 2012-12-28 2017-05-02 Intel Corporation Apparatus and method for heterogeneous processors mapping to virtual cores
EP2778915A1 (de) * 2013-03-13 2014-09-17 Siemens Aktiengesellschaft Verfahren zum Betrieb einer Industriesteuerung und Industriesteuerung
US9442559B2 (en) 2013-03-14 2016-09-13 Intel Corporation Exploiting process variation in a multicore processor
US9727345B2 (en) 2013-03-15 2017-08-08 Intel Corporation Method for booting a heterogeneous system and presenting a symmetric core view
US9292293B2 (en) 2013-08-08 2016-03-22 Qualcomm Incorporated Intelligent multicore control for optimal performance per watt
CN104424156A (zh) * 2013-09-09 2015-03-18 中兴通讯股份有限公司 处理器的核处理方法、装置及终端
US9436265B2 (en) * 2013-10-24 2016-09-06 Fujitsu Limited Information processing apparatus and load control method
US20160077576A1 (en) * 2014-09-17 2016-03-17 Abhinav R. Karhu Technologies for collaborative hardware and software scenario-based power management
US20160306416A1 (en) * 2015-04-16 2016-10-20 Intel Corporation Apparatus and Method for Adjusting Processor Power Usage Based On Network Load
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9942631B2 (en) * 2015-09-25 2018-04-10 Intel Corporation Out-of-band platform tuning and configuration
US9864667B2 (en) * 2015-09-25 2018-01-09 Intel Corporation Techniques for flexible and dynamic frequency-related telemetry
US10073718B2 (en) 2016-01-15 2018-09-11 Intel Corporation Systems, methods and devices for determining work placement on processor cores
US10345887B2 (en) * 2016-05-06 2019-07-09 Mediatek Inc. Adaptive optimization of low power strategies
CN110235085A (zh) * 2017-01-13 2019-09-13 阿里巴巴集团控股有限公司 确定多处理系统的处理器使用率
CN107357405B (zh) * 2017-06-08 2020-11-27 华为技术有限公司 功耗控制方法及相关设备
CN110996762B (zh) * 2017-06-27 2021-01-08 华为技术有限公司 一种睡眠监测方法、装置和可穿戴设备
US11138037B2 (en) * 2017-11-02 2021-10-05 Mediatek Inc. Switch policy for hybrid scheduling in multi-processor systems
CN109445918B (zh) * 2018-10-17 2021-06-18 Oppo广东移动通信有限公司 任务调度方法、装置、终端及存储介质
US11307779B2 (en) 2019-09-11 2022-04-19 Ceremorphic, Inc. System and method for flash and RAM allocation for reduced power consumption in a processor
US20230031805A1 (en) * 2021-07-30 2023-02-02 Texas Instruments Incorporated Multi-level power management operation framework

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5572438A (en) 1995-01-05 1996-11-05 Teco Energy Management Services Engery management and building automation system
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7254721B1 (en) 2001-05-01 2007-08-07 Advanced Micro Devices, Inc. System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
AU2002951677A0 (en) 2002-09-26 2002-10-17 American Banknote Australasia Pty Ltd Financial transaction card
US7089459B2 (en) * 2002-09-30 2006-08-08 Intel Corporation Limit interface for performance management
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
CN1759368A (zh) 2003-01-23 2006-04-12 罗切斯特大学 多时钟域微处理器
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7418608B2 (en) * 2004-06-17 2008-08-26 Intel Corporation Method and an apparatus for managing power consumption of a server
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7346787B2 (en) 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
KR101177125B1 (ko) * 2005-06-11 2012-08-24 엘지전자 주식회사 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7636864B2 (en) 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7689847B2 (en) * 2006-06-13 2010-03-30 Via Technologies, Inc. Method for increasing the data processing capability of a computer system
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
WO2008117133A1 (en) 2007-03-26 2008-10-02 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US8813080B2 (en) * 2007-06-28 2014-08-19 Intel Corporation System and method to optimize OS scheduling decisions for power savings based on temporal characteristics of the scheduled entity and system workload
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8010822B2 (en) * 2008-03-28 2011-08-30 Microsoft Corporation Power-aware thread scheduling and dynamic use of processors
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8112651B2 (en) * 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8458498B2 (en) * 2008-12-23 2013-06-04 Intel Corporation Method and apparatus of power management of processor
US9459678B2 (en) * 2009-01-29 2016-10-04 Hewlett-Packard Development Company, L.P. Power manager for virtual machines
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8949637B2 (en) 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US9075609B2 (en) * 2011-12-15 2015-07-07 Advanced Micro Devices, Inc. Power controller, processor and method of power management
US9323316B2 (en) 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
WO2013137860A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator

Also Published As

Publication number Publication date
US9760409B2 (en) 2017-09-12
US9372524B2 (en) 2016-06-21
CN103999016B (zh) 2017-08-15
WO2013090637A1 (en) 2013-06-20
US20120144217A1 (en) 2012-06-07
CN103999016A (zh) 2014-08-20
TWI475369B (zh) 2015-03-01
US20160266941A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
TWI475369B (zh) 用於處理器中功率及性能權衡的設備、方法及系統
US11237614B2 (en) Multicore processor with a control register storing an indicator that two or more cores are to operate at independent performance states
US9618997B2 (en) Controlling a turbo mode frequency of a processor
US9183144B2 (en) Power gating a portion of a cache memory
Ibrahim et al. Governing energy consumption in Hadoop through CPU frequency scaling: An analysis
US9354689B2 (en) Providing energy efficient turbo operation of a processor
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9671854B2 (en) Controlling configurable peak performance limits of a processor
US20120260258A1 (en) Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
WO2013090627A1 (en) User level control of power management policies
US10114438B2 (en) Dynamic power budgeting in a chassis
US9292468B2 (en) Performing frequency coordination in a multiprocessor system based on response timing optimization

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees