TW201308203A - 有效頻率提升操作之技術 - Google Patents

有效頻率提升操作之技術 Download PDF

Info

Publication number
TW201308203A
TW201308203A TW101123547A TW101123547A TW201308203A TW 201308203 A TW201308203 A TW 201308203A TW 101123547 A TW101123547 A TW 101123547A TW 101123547 A TW101123547 A TW 101123547A TW 201308203 A TW201308203 A TW 201308203A
Authority
TW
Taiwan
Prior art keywords
state
value
thread
counter
frequency
Prior art date
Application number
TW101123547A
Other languages
English (en)
Other versions
TWI541720B (zh
Inventor
Baskaran Ganesan
James S Burns
Suresh Sugumar
Devadatta V Bodas
Sundaravarathan R Iyengar
Feranak Nelson
Dheemanth Nagaraj
Russell J Fenger
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201308203A publication Critical patent/TW201308203A/zh
Application granted granted Critical
Publication of TWI541720B publication Critical patent/TWI541720B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

操作一計算系統之系統及方法可涉及識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒。針對該等多個狀態值可決定一平均值，其中至少部分基於該平均值可決定是否准許一頻率提升要求。

Description

有效頻率提升操作之技術 發明領域
實施例大致上係有關於計算平台中之頻率提升操作。更明確言之，實施例係有關於效能狀態及/或電力狀態值之求取平均來增進頻率提升之效率。
發明背景
某些計算平台可藉提升處理器核心頻率超過廣告的頻率值(例如「加速」提升)，因而利用可用的電力及熱峰值儲備(head-room)來提供改良的效能。雖然加速提升可提高效能，但於某些情況下，也可減低能量效率。舉例言之，於負載係在約60%至80%之範圍期間，已知之加速提升辦法可具有顯著效率降級，特別於多核心多執行緒架構尤為如此。
依據本發明之一實施例，係特地提出一種電腦體現之方法包含識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒，及其中針對一或多個計算執行緒，識別一狀態值係包括以一定期基礎取樣一執行緒效能狀態，進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較，及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器；針對該等多個狀態值而決定一平均值；若該平均值係超過一臨界值，則准許一頻率提升要求；及若該平均值係不超過該臨界 值，則拒絕該頻率提升要求。
圖式簡單說明
藉研讀後文說明書及隨附之申請專利範圍且藉參考如下附圖，熟諳技藝人士將更為瞭解本發明之實施例的各項優點，附圖中：第1圖為依據一實施例一種管理頻率提升之方法實例的流程圖；第2圖為依據一實施例一種使用最大/最小限制及遲滯控制功能來管理頻率提升之方法實例的流程圖；第3圖為依據一實施例多個狀態計數器值實例的作圖；第4圖為依據一實施例活性位準相對於電力關係曲線之一集合實例的作圖；第5圖為依據一實施例每瓦效能曲線之一集合實例的作圖；及第6圖為依據一實施例一系統之方塊圖。
詳細說明
實施例可包括一種具有一指令集合之電腦可讀取儲存媒體，該等指令當由一處理器執行時使得一電腦識別多個狀態值，其中各個狀態值係相對應於一計算執行緒。該等指令也可能使得一電腦針對該等多個狀態值而決定一平均值；及至少部分基於該平均值而決定是否准許一頻率提升要求。
實施例也可涉及一種電腦體現之方法，於該方法中識 別多個狀態值，其中各個狀態值係相對應於一計算執行緒。該方法也可提供針對該等多個狀態值而決定一平均值；及至少部分基於該平均值而決定是否准許一頻率提升要求。
此外，實施例可包括一種系統具有一處理器及邏輯來識別多個狀態值，識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒。該邏輯也可針對該等多個狀態值而決定一平均值，及至少部分基於該平均值而決定是否准許一頻率提升要求。
其它實施例可涉及一種電腦體現之方法，於該方法中識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒。針對一或多個計算執行緒，識別一狀態值可包括取樣一執行緒效能狀態，進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較，及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器。該方法可提供針對多個狀態值決定平均值，且若該平均值係超過一臨界值，則准許一頻率提升要求。若該平均值係不超過該臨界值，則拒絕該頻率提升要求。
現在轉向參考第1圖，顯示管理頻率提升之方法10。方法10可於可執行軟體體現為儲存於一記憶體之可機器或電腦讀取媒體之一可執行邏輯指令集合，該等記憶體諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式規劃唯讀記憶體(PROM)、快閃記憶體、韌體、微代碼等，於使用 電路技術之固定功能邏輯硬體，該等技術諸如特定應用積體電路(ASIC)、互補金氧半導體(CMOS)、或電晶體-電晶體邏輯(TTL)技術，或其任一項組合。舉例言之，進行方法10所示操作之電腦程式代碼可以一或多個程式語言中之任一項組合寫成，包括物件取向之程式語言，諸如爪哇、Smalltalk、C++等及習知程序程式規劃語言，諸如「C」程式規劃語言或相似的程式規劃語言。
處理方塊12提供識別多個狀態值，其中各個狀態值係相對應於與多執行緒實體處理器相聯結的一計算執行緒(例如邏輯處理器)。舉例言之，狀態值可表示如於高階組態及電力介面(ACPI)規格(例如ACPI規格4.0a版，2010年4月5日)或其它適當規格定義的處理器效能狀態(例如Px)值及/或電力狀態(例如Cx)值。處理器電力狀態(Cx狀態)可定義具有特定輸入及輸出語義學的電力耗用及熱管理狀況，及效能狀態(Px狀態)可定義於活性/執行態(例如針對處理器之C0)之電力耗用及能力狀態。如此，各個作用態執行緒可於某個Cx/Px態，其中例示說明之方塊12針對各個執行緒識別至少一個狀態。此外，處理器可為中央處理單元(CPU)或具有單核心或多核心組態的分散式計算架構。
於方塊14可針對多個狀態值決定一平均值，其中例示說明之方塊16決定至少部分基於該平均值而准許一頻率提升要求。容後詳述，唯有橫過全部執行緒該平均效能/電力狀態值係高於某個臨界值才准許該頻率提升要求。因此，當有懸而未決的加速提升要求增加處理器的作業頻率至高 於處理器的廣告最大頻率的位準之情況時，該具體實施例使用該平均值來整體性評估多執行緒處理器負載，而與基於每個執行緒的詮釋說明負載相反。簡言之，例示說明之辦法限制單執行緒於多執行緒多核心環境中主控頻率提升管理方案的能力。據此，方法10可達成更有效的頻率提升操作。
第2圖顯示管理頻率提升之進一步細節方法18，其中最大/最小限制及遲滯控制功能係用來進一步加強操作。於該具體實施例中，於方塊20決定於多執行緒處理架構中的一或多個執行緒(例如邏輯處理器)係請求加速提升操作。回應於該要求，方塊22將相對應於作用態執行緒的處理器狀態計數器初始化至最小值。更明確言之，各個計算執行緒可與一計數器相聯結，該計數器追蹤其效能狀態及其電力狀態，其中該最小值可為小的非零值，避免狀態計數器具有負值，負值對平均函式可能成問題。
於方塊24，頻率提升臨界值可設定為「准許位準」。容後詳述，多個位準可用於該臨界值來體現針對該頻率控制系統之遲滯控制功能。方塊26提供以定期基礎，針對各個執行緒取樣效能及/或電力狀態。取樣率可設定於任何適當值(例如每15微秒)。方塊28提供進行取樣狀態與該頻率提升要求相聯結的效能/電力狀態間之比較，及據此而修改該狀態計數器。舉例言之，若一執行緒須在C0/P0狀態來合格用於頻率提升，各個執行緒之狀態須對C0/P0狀態作比較，且基於比較結果可遞增或遞減其計數器。此外，針對該遞增/ 遞減的階級值可為可變。因此，於如上實例中，於C0/Px狀態之一執行緒可具有其狀態計數器遞減某個量，於Cx/Px狀態之一執行緒可具有其狀態計數器遞減較大量，而於C0/P0狀態之一執行緒可具有其狀態計數器遞增又另一個量。
例示說明之方塊30施加最大/最小限制給計數器。更明確言之，若一給定狀態計數器超過一最大值，則可設定為(例如限於)該最大值；若該狀態計數器降至低於該最小值，則可設定為(例如限於)該最小值。如前記，最小值可防止狀態計數器具有負值，負值對平均函式可能成問題。最大值可限制反映在求平均決定中的過去史量，同時仍然使得單執行緒觸發頻率提升。舉例言之，20-執行緒處理器架構之最大值可設定為攜載約20倍臨界值加1，來於單執行緒施加期間(例如當單處理器執行緒單獨要求頻率提升之情況下)保有做頻率提升決定需要的過去史量。
計數器值可於方塊32求取平均，其中於方塊34可做決定有關該平均值是否超過頻率提升臨界值。若是，則例示說明之方塊36許可進行頻率提升操作，及方塊38可設定該臨界值至「拒絕位準」。如此，若該臨界值先前係在准許位準，則方塊38可涉及將該臨界值降至較低位準來使得處理器略為更容易維持於正向頻率提升模式。據此，例示說明之辦法體現遲滯控制功能考慮平均值，否則平均值可能環繞該頻率提升臨界值擺盪。
若該平均值不超過目前頻率提升臨界值，則例示說明之方塊40避免該頻率提升操作超過臨界值，而方塊42可將 臨界值設定回該准許位準。如此，若該臨界值先前減低至該拒絕位準，則方塊42可涉及增至較高位準(例如一旦已經考慮遲滯)。若決定不再有任何頻率提升要求懸而未決，則頻率提升臨界值也可設定為准許位準。
現在參考第3圖，顯示八個狀態計數器值及一平均計數器值隨時間之作圖44。於該具體實施例中，作圖44之第一區域46反映平均值曲線48係低於頻率提升臨界值之准許位準50。據此，雖然一或多個頻率提升要求可能擱置，於所示實例中並無任一者被准許。另一方面，作圖44之第二區域52驗證平均值曲線48已經超過頻率提升臨界值之准許位準50，造成頻率提升操作被准許，於所示實例中，頻率提升臨界值欲降至較低的拒絕位準54(例如准許至拒絕/G2D)。
第4圖顯示針對各種操作模式之活性位準相對於電力關係曲線之一集合。一般而言，例示說明之作圖顯示針對於從零至100%活性位準(例如負載)之11個效能區間的系統之電力消耗。更明確言之，「節電」曲線56反映出其中頻率提升被不作動的操作模式，而「效能」曲線58反映出其中頻率提升要求被自動准許之操作模式。如此，效能曲線58及節電曲線56有關電力消耗及效能分別地構成上限及下限。例示說明之作圖也包括「無平均」曲線60，反映一種平衡操作模式其中若任何執行緒滿足頻率提升需求(例如無橫過執行緒求平均)則准許一頻率提升要求；及「基於平均」曲線62，反映一種平衡操作模式其中如前文討論，若 平均狀態值超過一臨界值，則准許一頻率提升要求。
於該具體實施例中，於40%活性位準，效能曲線58背離節電曲線56，及於60%活性位準，無平均曲線60背離節電曲線56。另一方面，於所示實例中，基於平均曲線62直到80%活性位準不會背離節電曲線56。因此，比較無平均曲線60，基於平均曲線62可相聯結針對60%至90%負載間遠更少耗電。
現在轉向第5圖，顯示各個操作模式之每瓦效能曲線集合之一作圖。於該具體實施例中，效能曲線64反映出其中頻率提升要求被自動准許之操作模式，而無平均曲線66反映一種平衡操作模式其中若任何執行緒滿足頻率提升需求，則准許一頻率提升要求。如前文已經討論，曲線64及66二者具有比基於平均曲線68更低的線性度，基於平均曲線68係相對應於一種平衡操作模式其中若平均狀態值超過一臨界值，則准許一頻率提升要求。簡言之，相較於習知解決方案，基於平均曲線68驗證此處所述辦法針對60%至90%間之負載，提供實質上更高的每瓦效能。
第6圖顯示一平台70可包括一行動裝置，諸如膝上型電腦、個人數位助理器(PDA)、行動網際網路裝置(MID)、無線智慧型電話、媒體播放器、成像裝置、智慧型平板等，或其任一項組合。平台70也可包括固定式平台諸如桌上型個人電腦(PC)或伺服器。於該具體實施例中，處理器72包括一或多個核心74及一整合型記憶體控制器(IMC)76，其提供接取至系統記憶體78。記憶體控制器另可位在處理器72 外部。系統記憶體78可包括例如雙倍資料率(DDR)同步動態隨機存取記憶體(SDRAM，例如DDR3 SDRAM JEDEC標準JESD79-3C，2008年4月)模組，或其它適當記憶體結構。系統記憶體78之模組例如可結合於單排式記憶體模組(SIMM)、雙排式記憶體模組(DIMM)、小外形DIMM(SODIMM)等。處理器72也可具有先進電力控制單元(PCU，例如「安可(uncore)」)82，其可透過增加或減少核心電壓/頻率(P-狀態過渡)或電力狀態(C-狀態過渡)來管理晶粒上電力。此外，處理器72可執行各項軟體應用程式、驅動程式及/或作業系統(OS)，諸如微軟(Microsoft)視窗(Windows)、利努克斯(Linux)或麥金塔(Mac)作業系統。
例示說明之處理器72透過匯流排而與平台控制器中樞器(PCH)80又稱南橋通訊。IMC 76/處理器72及PCH 80偶爾係稱作晶片組。處理器72也可經由PCH 80及網路控制器84而操作式地連結至網路(圖中未顯示)。如此，網路控制器84可針對寬廣多項目的提供非在平台上通訊功能，諸如小區式電話(例如W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等)、WiFi(例如IEEE 802.11，1999年版，LAN/MAN無線LANS)、藍牙(例如IEEE 802.15.1-2005，無線個人區域網路)、WiMax(例如IEEE 802.16-2004，LAN/MAN寬帶無線LANS)、全球定位系統(GPS)、展頻(例如900 MHz)、及其它射頻(RF)電話用途。網路控制器84也可使用有線資料連結(例如RS-232(電子工業聯盟/EIA)、乙太網路(例如IEEE 802.3-2005，LAN/MAN CSMA/CD存取方法)、電力線通訊 (例如X10，IEEE P1675)、USB(例如通用串列匯流排2.0規格)、數位用戶線路(DSL)、纜線數據機、Tl連結)等來許可接取至額外非在平台上資源。
例示說明之PCH 80係耦接至使用者介面(UI，例如觸控螢幕、液晶顯示器(LCD)、發光二極體(LED)等)86，可使得使用者與平台70互動且接收來自平台70之資訊。PCH 80也可具有內部控制器，諸如串列ATA(SATA，例如SATA 3.0版規格2009年5月27日，SATA國際組織/SATA-IO)控制器(圖中未顯示)、高傳真音訊控制器(圖中未顯示)等。PCH 80也可耦接至儲存裝置，可包括基本輸出入系統(BIOS)記憶體88、硬碟機、唯讀記憶體(ROM)、光碟、快閃記憶體(圖中未顯示)等。
例示說明之PCU 82可經組配來識別多個狀態值，其中各個狀態值係相對應於一計算執行緒，決定多個狀態值的移動平均值，且至少部分基於該平均值決定是否准許一或多個頻率提升要求。頻率提升要求可能源自於作業系統(OS)或在處理器72上執行的其它軟體組件，其中頻率提升操作可能涉及於高於針對處理器72廣告的最大操作頻率(例如加速提升操作)的一頻率操作處理器72。於一個實例中，PCU 82包括邏輯來取樣執行緒效能狀態，進行該取樣執行緒效能狀態與頻率提升要求相聯結的效能狀態間之比較，及至少部分基於該等比較而修改計算執行緒相對應的狀態計數器。此外，當決定是否准許頻率提升要求時，PCU 82之邏輯也可考慮處理器電力狀態。
此處所述技術因而可供平行地監視多個可用執行緒，以及使用每個執行緒的最佳過去史量而計算累進活性參數。據此，可於複雜計算環境中緊密地控制極端活性或極性無活性的執行緒的衝擊。此外，頻率提升可動態地限於某些負載點來進一步提升效率，即便於平衡模式操作期間亦復如此。經由獨特遲滯控制機制，可防止短週期的頻率提升，可達成額外效率效益。
本發明之實施例可應用於全部型別的半導體積體電路(「IC」)晶片。此等IC晶片之實例包括但非限於處理器、控制器、晶片組組件、可規劃邏輯陣列(PLA)、記憶體晶片、網路晶片、單晶片系統(SoC)、SSD/NAND控制器特定應用積體電路(ASIC)及其類。此外，於若干圖式中，信號導體線係以線表示。若干可能不同來指示更多組成信號路徑，具有數目標示來指示多個組成信號路徑的號碼，及/或於一或多端具有箭頭，來指示一次資訊流方向。但不應以有限方式解譯。反而此等額外細節可連結一或多個具體實施例用來協助更容易瞭解電路。任何表示的信號線，無論是否有額外資訊，實際上可包含一或多個信號，信號可於多個方向行進，可以任何適當型別的信號方案體現，例如以差異對體現數位線或類比線、光纖線、及/或單端線。
大小/模型/數值/範圍之實例可已經給定，雖然本發明之實施例並非限於此。因製造技術(例如微影術)隨著時間的經過成熟，預期可製造更小型裝置。此外，眾所周知之電源/接地連結至IC晶片，其它組件可顯示或可不顯示於圖式 內，為求例示說明及討論上的簡單，因而不會隱蔽本發明之實施例之某些面向。又復，配置可以方塊圖形式顯示來避免隱蔽本發明之實施例，也有鑑於該事實載明就此等方塊圖配置體現高度取決於欲體現實施例的平台，亦即此等載明係在熟諳技藝人士的觀點內。陳述特定細節(例如電路)來描述本發明之實施例，熟諳技藝人士顯然易知可實施本發明之實施例而無此等特定細節或其變化。如此描述可視為例示說明性而非限制性。
「耦合」一詞於此處可用來直接或間接地指示關注組件間之任一型關係，可應用於電氣、機械、流體、光學、電磁學、電機、或其它連結。此外，如此處使用的「第一」、「第二」等詞只用來協助討論，除非另行指示不具任何特定時間或時序意義。
由前文說明熟諳技藝人士將瞭解本發明之實施例之寬廣技術可以多種形式體現。因此雖然已經就特定實例描述本發明之實施例，但本發明之實施例之真諦並非受此所限，原因在於當研究附圖、說明書、及如下申請專利範圍時其它修改為熟諳技藝人士所顯然易知。
10、18‧‧‧方法
12-16、20-42‧‧‧方塊
44‧‧‧作圖
46‧‧‧第一區域
48‧‧‧平均值曲線
50‧‧‧准許位準
52‧‧‧第二區域
54‧‧‧拒絕位準
56‧‧‧節電曲線
58、64‧‧‧效能曲線
60、66‧‧‧無平均曲線
62、68‧‧‧基於平均曲線
70‧‧‧平台
72‧‧‧處理器
74‧‧‧核心
76‧‧‧整合型記憶體控制器(IMC)
78‧‧‧系統記憶體
80‧‧‧平台控制器中樞器(PCH)
82‧‧‧電力控制單元(PCU)
84‧‧‧網路控制器
86‧‧‧使用者介面(UI)
88‧‧‧基本輸出入系統(BIOS)
第1圖為依據一實施例一種管理頻率提升之方法實例的流程圖；第2圖為依據一實施例一種使用最大/最小限制及遲滯控制功能來管理頻率提升之方法實例的流程圖；第3圖為依據一實施例多個狀態計數器值實例的作圖； 第4圖為依據一實施例活性位準相對於電力關係曲線之一集合實例的作圖；第5圖為依據一實施例每瓦效能曲線之一集合實例的作圖；及第6圖為依據一實施例一系統之方塊圖。
10‧‧‧方法
12-16‧‧‧方塊

Claims (30)

  1. 一種電腦體現之方法，其係包含：識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒，及其中針對一或多個計算執行緒，識別一狀態值係包括，以一定期基礎取樣一執行緒效能狀態，進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較，及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器；針對該等多個狀態值而決定一平均值；若該平均值係超過一臨界值，則准許一頻率提升要求；及若該平均值係不超過該臨界值，則拒絕該頻率提升要求。
  2. 如申請專利範圍第1項之方法，其係進一步包括若該頻率提升要求係經准許，則將該臨界值從一第一位準降低至一第二位準。
  3. 如申請專利範圍第2項之方法，其係進一步包括若該頻率提升要求係被拒絕，則將該臨界值從該第二位準升高至該第一位準。
  4. 如申請專利範圍第1項之方法，其中修改該狀態計數器係包括藉由一可變階級值來進行該狀態計數器遞增及遞減中之至少一者。
  5. 如申請專利範圍第4項之方法，其中針對一或多個計算執行緒，識別一狀態值係包括：取樣一執行緒電力狀態；進行該執行緒電力狀態與該頻率提升要求相聯結的一電力狀態間之一額外比較；及至少部分基於該額外比較而修改該狀態計數器。
  6. 如申請專利範圍第4項之方法，其係進一步包括：若該狀態計數器係超過一最大值(ceiling value)，則設定該狀態計數器至該最大值；及若該狀態計數器係降至低於一最小值(floor value)，則設定該狀態計數器至該最小值。
  7. 一種包含一指令集合之電腦可讀取儲存媒體，該等指令當由一處理器執行時使得一電腦進行下列動作：識別多個狀態值，其中各個狀態值係相對應於一計算執行緒；針對該等多個狀態值而決定一平均值；及至少部分基於該平均值而決定是否准許一頻率提升要求。
  8. 如申請專利範圍第7項之媒體，其中該等指令若被執行則使得一電腦進行下列動作：若該平均值係超過一臨界值，則准許該頻率提升要求；及若該平均值係不超過該臨界值，則拒絕該頻率提升要求。
  9. 如申請專利範圍第8項之媒體，其中該等指令若被執行則使得一電腦進行：若該頻率提升要求係經准許，則將該臨界值從一第一位準降低至一第二位準。
  10. 如申請專利範圍第9項之媒體，其中該等指令若被執行則使得一電腦進行：若該頻率提升要求係被拒絕，則將該臨界值從該第二位準升高至該第一位準。
  11. 如申請專利範圍第7項之媒體，其中針對一或多個計算執行緒，該等指令若被執行則使得一電腦進行下列動作：以一定期基礎取樣一執行緒效能狀態；進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較；及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器。
  12. 如申請專利範圍第11項之媒體，其中該等指令若被執行則使得一電腦藉由一可變階級值來進行該狀態計數器遞增及遞減中之至少一者。
  13. 如申請專利範圍第11項之媒體，其中針對一或多個計算執行緒，該等指令若被執行則使得一電腦進行下列動作：取樣一執行緒電力狀態；進行該執行緒電力狀態與該頻率提升要求相聯結的一電力狀態間之一額外比較；及至少部分基於該額外比較而修改該狀態計數器。
  14. 如申請專利範圍第13項之媒體，其中該等指令若被執行則使得一電腦進行下列動作：若該狀態計數器係超過一最大值，則設定該狀態計數器至該最大值；及若該狀態計數器係降至低於一最小值，則設定該狀態計數器至該最小值。
  15. 一種電腦體現之方法，該方法係包含：識別多個狀態值，其中各個狀態值係相對應於與一處理器相聯結的一計算執行緒；針對該等多個狀態值而決定一平均值；及至少部分基於該平均值而決定是否准許一頻率提升要求。
  16. 如申請專利範圍第15項之方法，其係進一步包括：若該平均值係超過一臨界值，則准許該頻率提升要求；及若該平均值係不超過該臨界值，則拒絕該頻率提升要求。
  17. 如申請專利範圍第16項之方法，其係進一步包括若該頻率提升要求係經准許，則將該臨界值從一第一位準降低至一第二位準。
  18. 如申請專利範圍第17項之方法，其係進一步包括若該頻率提升要求係被拒絕，則將該臨界值從該第二位準升高至該第一位準。
  19. 如申請專利範圍第15項之方法，其中針對一或多個計算 執行緒，識別狀態值係包括：以一定期基礎取樣一執行緒效能狀態；進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較；及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器。
  20. 如申請專利範圍第19項之方法，其中修改該狀態計數器係包括藉由一可變階級值來進行該狀態計數器遞增及遞減中之至少一者。
  21. 如申請專利範圍第19項之方法，其中針對一或多個計算執行緒，識別狀態值係包括：取樣一執行緒電力狀態；進行該執行緒電力狀態與該頻率提升要求相聯結的一電力狀態間之一額外比較；及至少部分基於該額外比較而修改該狀態計數器。
  22. 如申請專利範圍第21項之方法，其係進一步包括：若該狀態計數器係超過一最大值，則設定該狀態計數器至該最大值；及若該狀態計數器係降至低於一最小值，則設定該狀態計數器至該最小值。
  23. 一種系統，其係包含：一處理器；及用以進行下列動作之邏輯，識別多個狀態值，其中各個狀態值係相對應於 與一處理器相聯結的一計算執行緒，針對該等多個狀態值而決定一平均值，及至少部分基於該平均值而決定是否准許一頻率提升要求。
  24. 如申請專利範圍第23項之系統，其中該邏輯係用以進行下列動作，若該平均值係超過一臨界值，則准許該頻率提升要求，及若該平均值係不超過該臨界值，則拒絕該頻率提升要求。
  25. 如申請專利範圍第24項之系統，其中該邏輯係用以進行：若該頻率提升要求係經准許，則將該臨界值從一第一位準降低至一第二位準。
  26. 如申請專利範圍第25項之系統，其中該邏輯係用以進行：若該頻率提升要求係被拒絕，則將該臨界值從該第二位準升高至該第一位準。
  27. 如申請專利範圍第23項之系統，其中針對一或多個計算執行緒，該邏輯係用以進行下列動作，以一定期基礎取樣一執行緒效能狀態，進行該執行緒效能狀態與一頻率提升要求相聯結的一效能狀態間之一比較，及至少部分基於該比較而修改相對應於該計算執行緒之一狀態計數器。
  28. 如申請專利範圍第27項之系統，其中該邏輯係用以藉由 一可變階級值來進行該狀態計數器遞增及遞減中之至少一者。
  29. 如申請專利範圍第27項之系統，其中針對一或多個計算執行緒，該邏輯係用以進行下列動作，取樣一執行緒電力狀態，進行該執行緒電力狀態與該頻率提升要求相聯結的一電力狀態間之一額外比較，及至少部分基於該額外比較而修改該狀態計數器。
  30. 如申請專利範圍第29項之系統，其中該邏輯係用以進行下列動作，若該平均值係超過一最大值，則設定該狀態計數器至該最大值，及若該平均值係降至低於一最小值，則設定該狀態計數器至該最小值。
TW101123547A 2011-07-01 2012-06-29 有效頻率提升操作之技術 TWI541720B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/174,958 US8862918B2 (en) 2011-07-01 2011-07-01 Efficient frequency boost operation

Publications (2)

Publication Number Publication Date
TW201308203A true TW201308203A (zh) 2013-02-16
TWI541720B TWI541720B (zh) 2016-07-11

Family

ID=47391909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123547A TWI541720B (zh) 2011-07-01 2012-06-29 有效頻率提升操作之技術

Country Status (4)

Country Link
US (1) US8862918B2 (zh)
CN (1) CN103782269B (zh)
TW (1) TWI541720B (zh)
WO (1) WO2013006511A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862918B2 (en) 2011-07-01 2014-10-14 Intel Corporation Efficient frequency boost operation
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9310875B2 (en) * 2011-12-22 2016-04-12 Intel Corporation Instruction that specifies an application thread performance state
KR101842016B1 (ko) * 2013-12-10 2018-03-28 한국전자통신연구원 멀티 코어 환경에서의 동적 전력 제어방법
US9983648B2 (en) 2014-03-31 2018-05-29 Hewlett-Packard Development Company, L.P. Regulation of processor states
US9547331B2 (en) * 2014-04-03 2017-01-17 Qualcomm Incorporated Apparatus and method to set the speed of a clock
US9513689B2 (en) * 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US10423206B2 (en) * 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
KR20180076631A (ko) 2016-12-28 2018-07-06 삼성전자주식회사 반도체 장치의 성능 부스팅 방법 및 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171570B2 (en) 2001-11-16 2007-01-30 Apple Computer, Inc. Method and apparatus for selectively increasing the operating speed of an electronic circuit
US7526661B2 (en) 2004-12-02 2009-04-28 Intel Corporation Performance state-based thread management
US7818596B2 (en) * 2006-12-14 2010-10-19 Intel Corporation Method and apparatus of power management of processor
FI20075322A0 (fi) 2007-05-07 2007-05-07 Nokia Corp Teholähteitä RF-tehovahvistimelle
US8788986B2 (en) * 2010-11-22 2014-07-22 Ca, Inc. System and method for capacity planning for systems with multithreaded multicore multiprocessor resources
CN101482831B (zh) * 2008-01-08 2013-05-15 国际商业机器公司 对工作线程与辅助线程进行相伴调度的方法和设备
US8527796B2 (en) * 2009-08-24 2013-09-03 Intel Corporation Providing adaptive frequency control for a processor using utilization information
US9098274B2 (en) * 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8862918B2 (en) 2011-07-01 2014-10-14 Intel Corporation Efficient frequency boost operation

Also Published As

Publication number Publication date
WO2013006511A2 (en) 2013-01-10
US20130007475A1 (en) 2013-01-03
TWI541720B (zh) 2016-07-11
WO2013006511A3 (en) 2013-03-14
CN103782269B (zh) 2017-12-29
US8862918B2 (en) 2014-10-14
CN103782269A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI541720B (zh) 有效頻率提升操作之技術
US9513964B2 (en) Coordinating device and application break events for platform power saving
US9086834B2 (en) Controlling configurable peak performance limits of a processor
US9600058B2 (en) Enhancing power-performance efficiency in a computer system when bursts of activity occurs when operating in low power
US20130332753A1 (en) Dynamic power limit sharing in a platform
US10133336B2 (en) Dynamically entering low power states during active workloads
US10948968B2 (en) Controlling processor performance scaling based on context
TW201301025A (zh) 用於判定平臺之具能量效益操作點的方法和系統
TWI557541B (zh) 虛擬化行動平台中之細粒電源管理技術
US9329658B2 (en) Block-level sleep logic
US8677162B2 (en) Reliability-aware disk power management
US10073513B2 (en) Protected power management mode in a processor
US9563256B2 (en) Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle
US9208755B2 (en) Low power application execution on a data processing device having low graphics engine utilization
US9110735B2 (en) Managing performance policies based on workload scalability
US11442527B2 (en) System and method for turning off a display device based on energy usage
US11822418B2 (en) System and method for power consumption management

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees