TW201231997A - Method for leakage power modeling and estimation - Google Patents

Method for leakage power modeling and estimation Download PDF

Info

Publication number
TW201231997A
TW201231997A TW100103287A TW100103287A TW201231997A TW 201231997 A TW201231997 A TW 201231997A TW 100103287 A TW100103287 A TW 100103287A TW 100103287 A TW100103287 A TW 100103287A TW 201231997 A TW201231997 A TW 201231997A
Authority
TW
Taiwan
Prior art keywords
leakage current
temperature
current power
sample
memory compiler
Prior art date
Application number
TW100103287A
Other languages
English (en)
Inventor
Chun-Kai Tseng
Shi-Yu Huang
Chia-Chien Weng
Shan-Chien Fang
Original Assignee
Tinnotek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tinnotek Inc filed Critical Tinnotek Inc
Priority to TW100103287A priority Critical patent/TW201231997A/zh
Publication of TW201231997A publication Critical patent/TW201231997A/zh

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

201231997 六、發明說明: 【發明所屬之技術領域】 【先前技術】 [0001] 隨著積體電路技術的微縮’電晶體的漏電流消耗大幅增 長,甚至可能更糟到可以隨溫度呈指數增長。在先進製 程中’漏電流在室溫下是可以忽略的,但當1 c操作在較 尚的溫度時,將有可此超過50%的總功率。因此,功率估 算應包含動態功耗和溫度相關的漏電流。此外,對於每 Ο 個標準單元和記憶體編譯器生成的槔組(macro),我們也 ' . :· 需要建立一個溫度感知的漏電流模型。 [0002] 一些全晶片的漏電流消耗預估方法已被發表。例如,在 R. Kumar and C.P. Ravikumar, "Leakage Power Estimation for Deep Submicron .Circuits in an ASIC Design Environment," Proc. of Asian and South Pacific Design Automation, pp.45-50, 2002.中,基於邏輯閘的數目,利用線性回歸模組來估算 〇 全晶片漏電流。這種方法固然有效,但可能不是很精確 ‘ ,因為漏電流消耗與溫度呈強線性關係。在z. -P.
Chen, M. Johnson, L.-Q. Wei, and W. Roy, "Estimation of Standby Leakage Power in CMOS Circuit Considering Accurate Modeling of Transistor Stacks," Proc. of Int’ 1 Symp. on Low Power Electronics and Design, pp. 239-244,Aug 1998.中,藉由分析電晶體堆疊在一個標準的 元件中,考慮到輸入資料對漏電流消耗的影響。此方法 100103287 表單編號 A0101 第 3 買/共 21 頁 1002005903-0 201231997 成功地簡化了漏電流模型的複雜度,藉由原本為η輸入單 元的2 η輸入組合分類成一個更加簡便且數目較少的模型 0 在J. Viraraghavan, B. P. Das, and B. Amru-tur, "Voltage and Temperature Scalable Standard Cell Leakage Models Based on Stacks for Statistical Leakage
Characterization,”Pruc. oi 21st int, 1 Coni. onVLSl Design, pp. 667-672,Jan. 2008.中,進一 步延伸透過神經網路而包含了工作溫度和供電電壓的影 響。這種方法的小缺點是它需要每個標準單元的詳細資 料。一般來說,黑盒方法(不需要電路細胞内部資訊的方 法)往往較為可取,因為它可以簡單從一個標準元件到另 一個。在Y. Zhang, D. Parikh,K. Sankaranaray-anan, K. Skadron, and M. Stan, “Hot 1eakage: A Temperature-Aware Model of Subthreshold and Gate Leakage for Architects,,’ Technical Report TR-CS-2003-05, Univ. of Virginia,
Dept, of Computer Science, Mar. 2003.中,開發 了 一種方法叫做「HotLeakage」’其中以系統層級分析 了與溫度相關的快取漏電流。此外,在Y. - S. L i η,a n d D. Sylvester, "Runtime Leakage Power Estimation Technique for Combinational Circuits," Proc. of Asian and South Pacific Design Automation,pp. 660-665,Jan. 2007·中對於這些 漏電流估計納入模型,亦提出了方法。 100103287 表單編號A0101 第4頁/共21頁 1002005903-0 201231997 [0003] 功率和熱會彼此影響。以往的研究試圖分析這種功率和 熱的聯合模擬估測,以預測兩個重要的參數,可能影響 1C的可靠性-(1)當執行一個特定應用程式的穩定狀態溫 度; (2)現實的熱感知功耗,這是真正可從1C的工作電路板上 衡量。在P. Zhou,Y. Ma,Q. Zhou, and X. Hong, "Thermal Effects with Leakage Power Considered in 2D/3D Floorplanning," Proc. of Computer-Aided Design and Computer Graphics, 〇 pp. 338-343,Oct. 2007.中,快速功率和熱聯合模擬 可用來實行熱感知佈局(floorplanting)。 [0004] 上述功率和熱的聯合估計方法需要準確的熱感知漏電流 模型為基礎。在不久的將來,這對於標準單元的設計者 以及IP供應商(如記憶體編譯器提供商)將是不可避免的 責任。對於給定的標準單元或一個IP(如記憶體的模組) ,可以用SPICE模擬來建立一個二維漏電流模型,這個二 0 維漏電流模型有兩個重要因素-(1)工作溫度; (2)輸入向量。運用傳統的方法,可以對一些溫度點進行 採樣,並使用内插法來預測非採樣溫度的漏電流。同時 列舉所有可能的輸入方式,因為總輸入數目是可承受的 。這聽起來很適用,因為標準元件庫的漏電流模型建立 是單次性的努力。然而,效率仍是一個主要問題,因為 負責漏電流模型建立的人,可能需要對每個單元執行 SPICE模擬很多次,可能會非常花時間。一個更好的方法 應該可以提供一個幾小時之内的解決方案。這個問題的 100103287 表單編號A0101 第5頁/共21頁 1002005903-0 201231997 關鍵是如何明智地採樣溫度而不影響準確性,也與用於 預測的公式準確度有關。 [0005] 至於記憶體編譯器,有另外兩個問題必需解決,即(1 )龐 大數量的記憶體模組需要建立模型; (2)稍微大一點的記憶體模組的模擬時間超出負荷(例如 256K bits)。這樣的問題在建立標準元件庫之漏電流模 型中並不會遇到,是一個額外的新問題。 【發明内容】 [0006] 有鑑於上述問題,本發明之目的就是在提供一種具有高 精確度且可快速處理大量模組而適用於標準元件庫及記 憶體編譯器之漏電流功率模型之建立及估算方法。 [0007] 依據本發明之第一目的,提供了一種漏電流功率模型建 立方法,適用於一標準元件庫中之一元件,包括以下步 驟: 設定一目標溫度範圍; 將該目標溫度範圍劃分為複數溫度區段; 在每一溫度區段中選取複數溫度樣本,並求出在每一溫 度樣本下該元件之一漏電流;以及 使用該些溫度樣本及漏電流之值進行指數回歸而獲得該 元件在每一溫度區段之一指數曲線。 [0008] 依據本發明之第二目的,提供了一種漏電流功率估算方 法,適用於一標準元件庫中之一元件,包括以下步驟: 建立一漏電流功率模型;以及 在給定之一溫度下,使用該漏電流功率模型計算出該元 100103287 件之一估算漏電流值。 表單編號A0101 第6頁/共21頁 1002005903-0 201231997 [0009] 其中’該漏電流功率模型係經由以下步驟建立: 設定一目標溫度範圍; 將該目標溫度範圍劃分為複數溫度區段; 在每一溫度區段中選取複數溫度樣本,並求出在每一溫 度樣本下該元件之一漏電流;以及 使用該些溫度樣本及漏電流之值進行指數回歸而獲得該 元件在每一溫度區段之一指數曲線,以做為該漏電流功 率模型。 0 [⑻10] 依據本發明之第三目的,提供了一種漏電流功率模型建 立方法’適用於一記憶體編譯器,包括以下步驟: 選取該記憶體編譯器之複數配置參數樣本; . 設定一目標溫度範圍且將該目標溫度範園劃分為複數溫 度區段,再於每一溫度區段中選取複數溫度樣本; 取得每一配置參數樣本在每一溫度樣本下之一漏電流功 率;以及 G [0011] 使用該些漏電流功率之值進行線性回歸以求得每一溫度 樣本下之一多工:器導向功率模型.。 依據本發明之第四目的,提供了一種漏電流功率估算方 法,適用於一記憶體編譯器,包括以下步驟: 將一目標溫度範圍劃分為複數溫度區段,於每一溫度區 段中選取複數溫度樣本’並建立在每一溫度樣本下該記 憶體編譯器之一多工器導向功率模型; 在給定之該記憶體編譯器之一配置參數下,使用該些多 工器導向功率模型計算出在每一溫度樣本下之—漏電流 功率值; 100103287 表單煸號A0101 第7頁/共21頁 1002005903-0 201231997 使用該些溫度樣本及漏電流功率之值進行指數回歸而獲 得該記憶體編譯器在該些溫度區段之一中之一指數曲線 :以及 使用該指數曲線計算該記憶體編譯器之一估算漏電流功 率值。 [0012] 本發明實施例之其他目的及/或優點部份顯示於以下的說 明中,而部份是從說明中明顯可得知,或是可經由實施 例之實際操作而得知。 【實施方式】 [0013] 標準元件庫的漏電流模型 漏電流模型建立的目的是對於給定的標準元件庫,建立 每個元件在任意的輸入向量下的漏電流。單獨考慮輸入 方式的影響,若給定的單元庫有N個元件,第i個 元件有Mi個輸入,則總輸入是 。 2Mi
La /=1 [0014] 由於需產生大量的模型,有很多方法被提出以應付複雜 度的問題。其一是在所有的輸入向量下,對單一元件的 平均漏電流建模。這種方法可減少模型數目,但它假定 每個輸入向量是可能出現的。這種假設過於簡單,因為 一個元件在一種輸入向量下出現的機率是取決於電路的 操作。此外,根據SPICE模擬結果圖1,二個輸入端的 NAND閘漏電流隨輸入改變而改變。在100°C下,當分別輸 入全「0」向量和全「1」向量,漏電流為〇.272nW和 4. 695nW。它可計算出漏電流在這兩個輸入向量下有17 100103287 表單編號A0101 第8頁/共21頁 1002005903-0 201231997 [0015] Ο [0016] Ο [0017] 倍之差。因此,本發明的方法是對每個標準邏輯閘細胞 建立每個輸入向量下的漏電流模型。 a式如方程式(1)所示,漏電流的特性曲線與工作溫度是 一個指數形式(在一特定輸入向量下)。因此,用線性回 歸方式預測溫度對漏電流的影響可能不準確。因此,本 發明選擇用指數回歸方法代替: P- = AeB.mMP ⑴ 其中,Pieak代表漏電流,TEMP代表溫度,而A及B是兩個 關鍵權重參數,是指數回歸所要尋找的參數值。 如果目標溫度範圍為or至i〇(rc時,無論有多少溫度樣 本(即由SPICE模擬在該溫度下計算出來的漏電流值)用於 回歸,在二輸入NAND元件的所有輸入向量下,指數回歸 結果的絕對誤差平均約1〇%。為了提高模型的精確度,目 標溫度範圍劃分成分段指數模型優於使用更多的回歸樣 本。 第2圖顯示了本發明一實施例中之漏電流功率模型建立方 法。首先在步驟21中,設定一目標溫度範圍(例如0°C至 l〇〇°C)。在步驟22中,將該目標溫度範圍劃分為多個溫 度區段(例如4個區段)。在步驟23中,在每一溫度區段中 選取至少3個溫度樣本,並求出在每一溫度樣本下該元件 之一漏電流。在步驟2 4中,使用該些溫度樣本及漏電流 之值,以上述方程式(1)進行指數回歸求得A、B之值後而 獲得該元件在每一溫度區段之一指數曲線。最後’便可 100103287 表單編號A0101 第9頁/共21頁 1002005903-0 201231997 在給定一非採樣溫度時,使用此漏電流功率模型計算出 元件之估算漏電流功率。 [0018] 第3圖顯示了二輸入NAND閘在溫度範圍0°C至l〇〇°C中之 靜態功耗。從第3圖可以看出,無論在何種輸入下,漏電 流的預測模型與HSPICE模擬結果相當匹配。 [0019] 記憶體編譯器的漏電流模型 在建立記憶體編譯器漏電流模型的工作上,其目標是在 不同的配置參數(即字元深度、字元寬度及輸出入)和不 同溫度下,針對記憶體模組建立漏電流模型。以Artisan memory complier為例,其内共有80835記憶體配置。 不像標準元件庫,透過SPICE模擬在每個配置參數上建立 功率模型是不可能的,而是需要一個方法,可以使用小 的配置參數來推估更大的配置參數的漏電流。 [0020] 不同多工器寬度(即數個字元線對共享一條輸出入線)的 記憶體模組,往往有不同功率的消耗行為。因此,一個 多工器導向模型更為合適。這就如同很難用單一公式去 建立記憶體模組的漏電流,但卻能夠利用多工器特定寬 度來細分成幾個公式。如此一來,只有幾個小的記憶體 配置需要作為訓練組,就可以準確地推斷所有其他模組 的漏電流。再與上述之分段指數回歸技術結合,就可以 在任何溫度下的目標範圍内提供準確的任何記憶體模組 漏電流。 [0021] 多工器導向功率模型定義如下:
Power = C0 + CrW + C2 B-¥C^W B (2) 100103287 表單編號A0101 第10頁/共21頁 1002005903-0 201231997 [0022] ❹ [0023] [0024]❹ [0025] 其中,Power為功率值,、(^、C2及〔3為加權值,而W 是記憶體編譯器之字元數,B是記憶體編譯器之位元數。 經由上述的方法,可以建立在某些溫度樣本下,記憶體 編譯器之漏電流功率模型,但尚不能在非採樣溫度下進 行漏電流功率之預測。從某種意義上來說,標準元件庫 的漏電流模型是一維預測問題(只考慮溫度之影響),而 記憶體編譯器是一個二維預測問題(考慮記憶體編譯器配 置參數與溫度的影響)。因此,需在記憶體模組上運用到 分段指數模型。在此二維預測方法中,首先針對選定的 溫度中,執行不同配置的多工器導向模型建立,然後在 非採樣溫度上利用分段指數回歸填入每個記憶體編譯器 配置參數的功率。 第4圖顯示了本發明一實施例中之漏電流功率模型建立及 估算方法之流程圖。主要分為離線(建模)階段41與在線( 估算)階段42。 在離線階段41中,於步驟411,選取記憶體編譯器之多個 配置參數樣本。在步驟412中,設定一目標溫度範圍且將 此目標溫度範圍劃分為多個溫度區段,再於每一溫度區 段中選取多個溫度樣本。在步驟413中,取得每一配置參 數樣本在每一溫度樣本下之一漏電流功率。在步驟414中 ,使用上述之漏電流功率值進行方程式(2)之線性回歸以 求得加權值%\、c2ac3,而獲得每一溫度樣本下之 一多工器導向功率模型。 接著,於在線階段42中,在步驟421,在給定之記憶體編 100103287 表單編號A0101 第11頁/共21頁 1002005903-0 201231997 譯器之一配置參數下,使用在離線階段41中獲得之多工 器導向功率模型計算出在每一溫度樣本下之一漏電流功 率值。在步驟422中,使用該些溫度樣本及漏電流功率值 進行指數回歸而獲得記憶體編譯器在目標溫度區段中之 一指數曲線。在步驟423中,使用一給定的工作溫度,而 經由此指數曲線計算該記憶體編譯器在該工作溫度下之 一估算漏電流功率值。 [0026] 第5圖顯示了不同溫度下的兩種記憶體編譯器配置參數 W64B12M4和W64B32M4的估算漏電流,以及透過NanoSim 模擬的功率值。從第5圖可以看出,兩者非常接近。 [0〇27] 综上所述,本發明提出了一個針對楳準元件庫以及記憶 體編譯器的自動漏電流建模及估算方法’解決了兩個重 大挑戰: (1)對溫度具高敏感度之漏電流模型建立,以及(2)快速 處理大量模組。本發明之方法快速而有效地實現高精確 度的漏電流模型之建立。首先,為了考慮到溫度的影響 ,本發明提出了一個分段指數模型法。其次,再使用了 一個多工器導向的線性外推法來考慮記憶體編譯器所產 生的各式各樣配置參數的模組。 [0028] [0029] 100103287 以上所述僅為舉例性,而非為限制性者。任何未脫離本 發明之精神與範疇,而對其進行之等效修改或變更,均 應包含於後附之申請專利範圍中。 【圖式簡單說明】 第1圖顯示了二輸入N AND閘在各種不同輸入向量及不同溫 度下漏電流之SPICE模擬結果; 1002005903-0 表單蝙號删1 第12頁/共21頁 201231997 第2圖顯示了本發明一實施例中漏電流功率模型建立方法 之流程圖; 第3圖顯示了二輸入NAND邏輯閘在各種不同輸入向量及不 同溫度下使用分段指數模型之估算結果與SPICE模擬結果 之比較; 第4圖顯示了本發明一實施例中漏電流功率模型建立及估 算方法之流程圖; 第5圖顯示了兩種配置參數的記憶體模組在不同溫度下使 用分段指數模型的估算結果與NanoSim模擬結果之比較。 ❹ [0030] 【主要元件符號說明】 2卜 22、23、24、4H、412、413、414、42卜 422、 423 :步驟; 41 :離線階段;以及 42 :在線階段。
G 100103287 表單編號A0101 第13頁/共21頁 1002005903-0

Claims (1)

  1. 201231997 七、申請專利範圍: 1 . 一種漏電流功率模型建立方法,適用於一標準元件庫中之 一元件,包括以下步驟: 設定一目標溫度範圍; 將該目標溫度範圍劃分為複數溫度區段; 在每一溫度區段中選取複數溫度樣本,並求出在每一溫度 樣本下該元件之一漏電流;以及 使用該些溫度樣本及漏電流之值進行指數回歸而獲得該元 件在每一溫度區段之一指數曲線。 2 .如申請專利範圍第1項所述之漏電流功率模型建立方法, 其中該些溫度區段之數量為4。 3 .如申請專利範圍第1項所述之漏電流功率模型建立方法, 其中係使用公式:p _ J 來進行指數回歸而 ^leak = Λβ 求得A、Β之值,其中Ρ, ^代表該些漏電流之值,TEMP代 I 6 3 K 表該些溫度樣本之值。 4 . 一種漏電流功率估算方法,適用於一標準元件庫中之一元 件,包括以下步驟: 建立一漏電流功率模型;以及 在給定之一溫度下,使用該漏電流功率模型計算出該元件 之一估算漏電流值; 其中,該漏電流功率模型係經由以下步驟建立: 設定一目標溫度範圍; 將該目標溫度範圍劃分為複數溫度區段; 在每一溫度區段中選取複數溫度樣本,並求出在每一溫度 樣本下該元件之一漏電流;以及 100103287 表單編號A0101 第14頁/共21頁 1002005903-0 201231997 使用該些溫度樣本及漏電流之值進行指數回歸而獲得該元 件在每一溫度區段之一指數曲線,以做為該漏電流功率模 型。 5 .如申請專利範圍第4項所述之漏電流功率估算方法,其中 該些溫度區段之數量為4。 6 .如申請專利範圍第4項所述之漏電流功率估算方法,其中 該漏電流功率模型之建立係使用公式: P __ J 來進行指數回歸而求得A、B之值,其 ^leak ~ Q 中PleakR表該些漏電流之值,TEMP代表該些溫度樣本之 值。 7 . —種漏電流功率模型建立方法,適用於一記憶體編譯器, 包括以下步驟: 選取該記憶體編譯器之複數配置參數樣本; 設定一目標溫度範圍且將該目標溫度範圍劃分為複數溫度 區段,再於每一溫度區段中選取複數溫度樣本; 取得每一配置參數樣本在每一溫度樣本下之一漏電流功率 〇 ;以及 使用該些漏電流功率之值進行線性回歸以求得每一溫度樣 本下之一多工器導向功率模型。 8 .如申請專利範圍第7項所述之漏電流功率模型建立方法, 其中該多工器導向功率模型公式為 + + + 忍’其中p〇wer為功率值 ,(:^、h、(:2及(:3為加權值,而W是該記憶體編譯器之字 元數,B是該記憶體編譯器之位元數。 9 . 一種漏電流功率估算方法,適用於一記憶體編譯器,包括 100103287 表單編號A0101 第15頁/共21頁 1002005903-0 201231997 以下步驟: 將一目標溫度範圍劃分為複數溫度區段,於每一溫度區段 中選取複數溫度樣本,並建立在每一溫度樣本下該記憶體 編譯器之一多工器導向功率模型; 在給定之該記憶體編譯器之一配置參數下,使用該些多工 器導向功率模型計算出在每一溫度樣本下之一漏電流功率 值; 使用該些溫度樣本及漏電流功率之值進行指數回歸而獲得 該記憶體編譯器在該些溫度區段之一中之一指數曲線;以 及 使用該指數曲線計算該記憶體編譯器之一估算漏電流功率 值。 10 .如申請專利範圍第9項所述之漏電流功率估算方法,其中 更包括以下步驟: 選取該記憶體編譯器之複數配置參數樣本; 取得每一配置參數樣本在每一溫度樣本下之一漏電流功率 ;以及 使用該些漏電流功率之值進行線性回歸以求得每一溫度樣 本下之該多工器導向功率模型。 11 .如申請專利範圍第10項所述之漏電流功率估算方法,其中 該多工器導向功率模型公式為,其中Power為功率值,% 、C,、C9及(^為加權值,而W是該記憶體編譯器之字元數 l L 〇 ,8是該記憶體編譯器之位元數。 100103287 表單編號A0I01 第16頁/共21頁 1002005903-0
TW100103287A 2011-01-28 2011-01-28 Method for leakage power modeling and estimation TW201231997A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100103287A TW201231997A (en) 2011-01-28 2011-01-28 Method for leakage power modeling and estimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100103287A TW201231997A (en) 2011-01-28 2011-01-28 Method for leakage power modeling and estimation

Publications (1)

Publication Number Publication Date
TW201231997A true TW201231997A (en) 2012-08-01

Family

ID=47069471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100103287A TW201231997A (en) 2011-01-28 2011-01-28 Method for leakage power modeling and estimation

Country Status (1)

Country Link
TW (1) TW201231997A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424377A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有共享pode的标准集成电路单元的泄漏预估的系统和方法
CN113988469A (zh) * 2021-11-17 2022-01-28 海光信息技术股份有限公司 芯片静态功耗的预测方法、装置、电子设备和存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424377A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有共享pode的标准集成电路单元的泄漏预估的系统和方法
CN104424377B (zh) * 2013-08-30 2018-02-13 台湾积体电路制造股份有限公司 具有共享pode的标准集成电路单元的泄漏预估的系统和方法
CN113988469A (zh) * 2021-11-17 2022-01-28 海光信息技术股份有限公司 芯片静态功耗的预测方法、装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
TWI796494B (zh) 高效積體電路模擬及測試
US8555236B2 (en) Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing
US8181144B2 (en) Circuit timing analysis incorporating the effects of temperature inversion
US8656331B1 (en) Timing margins for on-chip variations from sensitivity data
Firouzi et al. Statistical analysis of BTI in the presence of process-induced voltage and temperature variations
Ganapathy et al. Circuit propagation delay estimation through multivariate regression-based modeling under spatio-temporal variability
Dadgour et al. A statistical framework for estimation of full-chip leakage-power distribution under parameter variations
Jaffari et al. Statistical thermal profile considering process variations: Analysis and applications
US20140181780A1 (en) Electromigration analysis for standard cell based designs
US9990454B2 (en) Early analysis and mitigation of self-heating in design flows
Amuru et al. Statistical variation aware leakage and total power estimation of 16 nm vlsi digital circuits based on regression models
TW201231997A (en) Method for leakage power modeling and estimation
Knox et al. Machine learning and simulation based temperature prediction on high-performance processors
Lin et al. Performance-aware corner model for design for manufacturing
Gomez et al. An efficient metric-guided gate sizing methodology for guardband reduction under process variations and aging effects
Sajjadi-Kia et al. A new reliability evaluation methodology with application to lifetime oriented circuit design
Basir-Kazeruni et al. SPECO: Stochastic perturbation based clock tree optimization considering temperature uncertainty
JP2022167097A (ja) 情報処理装置、情報処理方法及びプログラム
US20160239589A1 (en) Automatic calibration of thermal models
Winther et al. Thermal aware floorplanning incorporating temperature dependent wire delay estimation
Golanbari et al. Achieving energy efficiency for near-threshold circuits through postfabrication calibration and adaptation
Jooypa et al. Embedding statistical variability into propagation delay time compact models using different parameter sets: A comparative study in 35-nm technology
CN106650009B (zh) 一种微处理器快速瞬态热分布估计方法
Jani et al. Multilevel logic and thermal co-simulation
US10386395B1 (en) Subcircuit physical level power monitoring technology for real-time hardware systems and simulators