TW201224733A

TW201224733A - Very low instruction word (VLIW) processor with power management, and apparatus and method of power management therefor

Info

Publication number: TW201224733A
Application number: TW099143115A
Authority: TW
Inventors: Hsien-Ching Hsieh; Po-Han Huang; Shing-Wu Tung
Original assignee: Ind Tech Res Inst
Priority date: 2010-12-09
Filing date: 2010-12-09
Publication date: 2012-06-16
Also published as: TWI432953B; US8769245B2; US20120151192A1

Description

201224733 六、發明說明：【發明所屬之技術領域】本揭露是有關於超長指令處理器電源管理技術，且有關於一具電源管理之超長指令處理器以及其電源管理裝置與方法。【先前技術】超長指令（Very Long Instruction Word，VLIW)處理 φ 器是為一種利用指令級平行化架構的中央處理單元。VLIW 處理器所用的方式是基於平行方式來執行已在程式編譯時已排程好的操作指令。因為操作指令的執行次序已由編譯器決定好，故此種處理器並不需要排程的硬體來處理程式指令間的相關性問題。如此VLIW處理器能在硬體的複雜度較低的情況下提供良好的計算效能，而相對編譯器的複雜度則增加。就電子裝置如可攜式或行動裝置而言，如此的處理器 φ 確實可以減低整體的硬體複雜度及成本，並增進效能。但如何讓VLIW處理器適用於電子產品，以配合電子產品之應用之制限，如運算及電力資源有限的問題，仍然有待改進。【發明内容】以下提供有關於一種具電源管理之超長指令處理器以及其電源管理裝置與方法實施例。一電源管理方法實施例，用於超長指令處理器，藉由對指令包裹作轉碼處理以 201224733 將指令包裹裡有效指令及無操作（N〇p，n〇〇perati〇n)指令分開及集中’並進—步將對應到非運作指令的超長指令處理器的執行單元進行減少電源消耗的控制。提出一電源管理裝置實施例，用於超長指令處理器。電源管理裝置包括一指令轉碼器以及一減少功率消耗控制器。指令轉碼器，重新排列—輸人的指令包裹中有效指令與無操作指令之位置以輸出—轉媽後的指令包裹，其中轉碼後的心7包衷經上述重新排列使無操作指令對應到超長指令處理H中欲減少功率消耗之至少—執行單元。減少功率消耗控㈣，依據轉碼後的指令包裹，對轉碼後之指令包裹中無操作指令所對應之至少—執行單元，選擇性地進行減少功率消耗的控制。電源管理方法包括以下步驟^重新排列一中有效指令與無操作指彳之位置以輸出提出-電源管理方法實施例，用於超長指令處理器。

^叨平呐耗之至少一執對轉碼後之指令包裹中元’選擇性地進行減少行單元。依據轉碼後的指令包裹，對與無操作指令所對應之至少一執行單元，

201224733 1 w〇H〇jr/\ 並輸出一轉碼後的指令包裹，Mzs 4 A ^时- 轉碼後的指令包裹由這些執仃早兀執仃，其中轉碼後的指人 7包裹經上述重新排列使無刼作指令對應到ϋ些執行單元中 0 , 此至少一執盯^為欲減少功率消耗之對象。減少功率消耗控制器，依據轉石馬後的指令包裹，中無操作指令所對應之至少_.^ u m仃早疋，選擇性地進行減少功率消耗的控制。為了對本案之上述及其仙士$ 、他方面有更佳的瞭解，下文特舉貫施例，並配合所_式’料細說明如下：【實施方式】以Λ 提供有關於—具電源管理之超長指令處理器以及其電源官理裝置與方法之實施範例。第.1Α 2表依據—實施例之vuw處理器之管線 (Pipel=架構中具有指令轉碼器（㈣⑽⑽

Γη )的貫施例。在第U圖中，指令擷取層級1〇存取ί日令快取15並傳到指令解碼（Instructi〇n

Decode)

層級20’在指令解碼層級20及讀取運算元（read〇perand) 層級30中，加入了指令轉碼層級在指令轉碼層級 110中，將輸入的才曰令包裹中無操作（NOP，no operation) 指令重排以對應到VLIW處理器的某些執行單元，並輸出一轉碼後的指令包裹。根據指令轉碼層級丨1〇的輸出結果，減少功率 >肖耗控制器（p〇wer reduction control 1 er) 120將對應到轉碼後之指令包裹中N〇p指令的執行單元進行減少功率消耗的控制。換句話說，在第1A 201224733 .、 1 ντ v-rv-rj 圖之管線架構之實施例中，對應到NOP指令，從執行層級 40及其以後如記憶體讀寫層級50及寫回層級60的功率消耗皆可得以減少。基於第1A圖之實施例之VLIW處理器之管線 (pipeline)架構，可以設計出一具電源管理之VLIW處理器。稍後將舉詳細實作實施範例以作說明。而第1B圖所示為基於第1A圖之VLIW處理器之電源管理方法一實施例。如步驟S110所示，分析或檢查一輸入的指令包裹中有效指令與N0P指令之位置關係並重新排列有效指令與N0P指令之位置以使N0P指令對應到VLIW 處理器的某些執行單元，即欲減少功率消耗之至少一執行單元，並輸出一轉碼後的指令包裹。如步驟S120所示，根據指令轉碼的輸出結果，選擇性的將對應到轉碼後之指令包裹中N0P指令所對應之上述的某些執行單元進行減少功率消耗的控制。為實現此種電源管理方法，VLIW處理器之電源管理裝置如第2圖之一實施例所示，包括一指令轉碼器210及一減少功率消耗控制器220。指令轉碼器210將一輸入之指令包裹ΙΡ0經過轉碼，輸出一轉碼後之指令包裹IP1經過至讀取運算元層級30後輸出到VLIW處理器之執行單元 230_1至230_n執行，其中η>1。指令包裹（instruct ion package)包括多個指令，例如表示為{ INS1I INS2I INS3 卜..| INSn}，其中如 INS3 表示第3個指令，而且這η個指令分別交予η個執行單元執行。在邏輯上來說，可稱這η個指令依序分別落在η個 201224733 指令槽（slot)，每個指令槽有對應自己的執行單元。舉例而言，如一個具有5個指令槽的指令包裹IP0=UDD| N〇p| NOPI SUBI ADD}中’有兩個指令，三個有效指令，其 :ADD及SUB分別為簡寫代表加—加法運算及一減法運真，其中為方便說明而忽略運算子。在實化例巾，指令轉碼器21〇可設計為@ N〇p指令集中在第2圖中最右邊的執行單元，而有效指令則因此而往左邊移位。沿用上述例子：

IP〇={酬黯1卿丨SUBI _經轉碼後則為： IP1={ ADD| SUBI ADDI NOPI N0P}。、假設VLIW處理器所執行的程式的指令包裹常有出現騰的話’減少功率消耗控制器22〇可依據指令轉碼器21〇轉碼後之指令包们P1之結果，對最右邊的執行單it 203 4 =3—5進行減少功率消耗的控制，其中^。指令轉碼 :丄10例如輸出表示指令包裹IP1中每個指令槽是為有效曰7或N0P指令的指令有效性資訊，以便使減少功控制器220據以判斷來進行減少功率消耗的控制，如上： =令包裹m ’可以對每個指令槽以一個位元表示，如 -。二1丨二Γ其中0代表_指令，1代表有效指性資訊可以其他的表示方式，如每個 “令槽以一個位元表示或其他代號亦可實施。減少功率消耗控制器220依據指令有效性資訊，決定的.處理之多個執行單元選擇性地作減少功率消耗 :::。減少功率消耗的控制如選擇性地控制供給執行單兀的時脈，或選擇性地調降執行單元的操作電壓。 201224733 二咸少功率消耗控制器220 —實施例，可 =鐘批㈣ckgating)控制器，用以選擇性地== ^仃早的時脈。依循上述的實施例，指令轉碼器则輸出的指令包裹中·指令如第3圖所示的是為安排在右側的指令槽’其中㈣的有效指令是以表’而EUE4分另代表對應到4個執行單元如^ = _行單元23G—β23〇—4(n=4)。時鐘門控控制器可= 才曰令有效性資訊’令第3圖的方塊β1對應的週期中行單=3及Μ作時脈閉鎖，以及在方塊B2對應的軸令執行單元E4作時脈閉鎖。時鐘門控控制器以及相關的控制可以使用例如習知的各種時鐘門控邏輯實現或其他依上述第1A圖之原理實現。 —” 又一實施例，例如減少功率消耗控制器220可以為— 電壓控制器，其可選擇性地控制供給執行單元的操作= 壓。電壓控制器可依據指令有效性資訊，令第3圖的方塊 B1對應的週期中令執行單元E3及E4所接收的操作電壓降低，以及在方塊B2對應的週期中令執行單元以所接收的操作電壓降低。其他的執行單元則維持原先的操作電壓位準。此外，因為就某些執行單元而言，執行Nop指令是可以在較低的電壓位準下操作’甚至可以將電源關閉。電源關閉就是調降電壓至最少的一個實施例，而調降電壓時又 •5J*設計令其待機電流（standby current)維持在一水平以令其内部狀態不變。在調降或關閉電壓來作為減少功率消耗的實施例中，由於電源的開關是需要花時間的，因此會產生時間上 201224733 的負擔（ovei head)。故此，户斤有運算到電壓回到可執行的位準之後有^動作必須要暫停，等執行時間變長，也就日_動作。因此會造成了]燹長也就疋效能會變差的情況。為改善此問題，在一實施例巾數大於或等於一門叫 ί 中假設門插值為3，方塊B3顯示_

Γ/Ε4Γ3個週期之後，方塊B4代表可令執行單元 *卩要執仃有效指令，故必須把執行單元Ε3及Ε4 、准持原先的操作電壓位準，且必須確保Ε3以及£4所執行 ^有效指令能順利走完接下來的管線層級，因此方塊Β5 的4個週期，必須維持原先的操作電壓位準。又方塊Β5 顯示連續4個·指令，已經大於門檻值⑶，因此又可將令執行單元Ε3及Ε4進入省電的狀態。第^4Β圖則為電壓控制器42〇之一實施例，如包括一 Ν0Ρ計算器421及一比較電路423。比較電路423判斷Ν〇ρ 計算器累計的Ν 0 Ρ指令於某些指令槽（如對應到執行單元 Ε3及Ε4之Ν0Ρ指令連續出現次數）之次數及一門檻值ΤΗ，以决定是否要指示其他電路，例如是電源管理電路或切關元件等以使執行單元Ε3及Ε4進入省電的狀態。另外，門檻值可设計為允許使用者自己決定，例如透過設定一暫存器來設定。以下進一步提出上述電源管理裝置中，指令轉碼器 210之其他實施方式。例如第5Α圖所示，指令轉碼器500 201224733 I ννυπο^ΓΛ 包括一指令位移決定裝置510以及一指令重排裝置530。指令位移決定裝置510分析或檢查一輸入的指令包裹中有效指令與Ν0Ρ指令之位置關係，以產生指令位移資訊。指令重排裝置530依據指令位移資訊以重新排列有效指令與 Ν0Ρ指令之位置以集中Ν〇ρ指令以對應到vuw處理器的某些執行單元，以輸出一轉碼後的指令包裹。第5B圖為指令位移決定方法之一實施例之流程圖，其可應用於將指令包裹中的N〇P指令向左、向右、向中間、向兩侧集中之不同實施例。指令位移決定裝置51〇可用以實現第5B圖之方法。在說明以前，首先定義如下：上述指令有效性資訊之例子，如{丨丨丨丨丨丨〇丨〇丨，以下稱之為才曰令包裹之有效位;^值，並且定義最左有效位元以及最右有效位兀為有效位元值中最右有效位元（lsb;[的討

Sigrnficant Bit)及最左有效位元M〇st Significant Bit)，在此例中分別為〇及^指令位移決定方法分析或檢查有效位元值中0與！之位置關係，進而產生指令包裹巾各個指令的位移結果（Shift—Resum戈簡寫為S_R)，以執行指令的位移。指令位移決定方法的步驟如下。步驟测，Ζα〇—h㈣ ::始值為0。將一指令包裹之有效位元值的各個位元，稱為指令射訊（slc)t inf_atiQn)或簡寫為s删，依輸人以步驟测作判斷指令槽資訊是否為0。如步 =52G所示’如果指令槽資訊為〇，即代表此指令槽之指因此執行步侧使加在出現第—财效指令（指令槽資訊為〇之前有 201224733 一個 NOP 指令。& 1 w u 八果才曰々槽負讯為1，及表示此指令槽 2: 1為有效指令，故執行步驟S54G，即讓Zer。Head維别的值。如步驟咖〇所示，依上述結果更新Zero Head 的兄憶器、中的值。接著’如步驟S560所示，將Zero_Head 的數值送出以作為此指令槽對應的位移結果 Shiit:Result。如步驟S57Q所示，檢查是否為最後之指令槽#訊’如果不是最後之指令槽資訊，重覆步驟S520，直至才曰令槽貝訊輪入完為止。若是最後之指令槽資訊則如步驟S580，指令位移決定處理結束。決定電路600包括一比較電路61〇、一多工器62〇、加法器625以及e己憶器630。比較電路61〇用以實現步驟 S520，多工器620及加法器625及記憶器63〇用以實現步驟 S530 至 S560 。而相對應的電路可以實現為如第6圖所示。指令位移以下將分別依第5B圖以說明如何將指令包裹中的 N0P指令向左、向右、向中間、向兩側集中之不同實施例，其中各個實施例，皆可基於上述第5B圖之方法及第6圖之電路實施例加以實現。 N0P指令向右位移實施例首先以N0P指令向右位移為例。如以{ i | 〇 | 〇 ( 1 I 1 I 0 }為例子，如果是要將NOp指令向右位移（有效指令向左），就要以最左有效位元（MSB)當成第一個輸入的指令槽資訊，輸入的順序為1=>0=>0=>1=>1=>0。依據第5B 圖之流程圖，可產生所對應之位移結果S_R，供計算位移 201224733 量之電路以及所產生位移結果S_R來執行指令的位移。依上述順序’依次輸入有效位元值之各個位元到指令位移決定電路6〇〇,以依據第5B圖之方法產生對應的位移結果S_R。第一次輸入，指令槽J的資訊為i，因此 Zero_Head保持為〇。第二次則指令槽2的資訊為〇,因此 Zero—Head加1，因此Zero一Head的結果為1。第三次則指令槽3的資訊為〇，因此Zero_Head加卜因此Zer〇—Head 的結果為2。第四次，指令槽4的資訊為i,因此Zer〇_Head 保持為2，因此Zero_Head的結果為2。第五次，指令槽5 _ 的資訊為1，因此Zero_Head保持為2 ,因此Zero_Head 的結果為2。第六次則指令槽6的資訊為〇,因此Zer〇_Head 加1 ’因此Zero_Head的結果為3。如此，指令槽1至6 對應的位移結果S_R分別為：[〇，1，2，2，2，3]。有了各個指令槽的位移結果S—R的數值之後，就能進行才曰令的位移了。舉例而言，在指令槽1中，雖然指令槽資訊為1，代表有效指令，但指令槽丨已經是第一個指令 t 了’且位移結果s_R的數值為〇’因此不需位移（以D〇n，t φ Move; DM代表）。在指令槽2中，指令槽資訊為〇，代表 N0P指令’而位移結果s_R的數值為卜但指令槽2為N〇p 指令，因此不需考慮（以Don’t Care; DC代表）。指令槽3 同理於指令槽2，因此不需考慮。在指令槽4中，指令槽資訊為1 ’代表有效指令’而位移結果的數值為2，因此指令槽4中的指令必須向左位移2個指令槽，置放到指令槽2中’而指令槽4所遺留出來的空缺，則由N〇p指令填補。在指令槽5中，指令槽資訊為丨，代表有效指令: 12 201224733 1 TTV-TOJ, y-v 而位移結果S__R的數值為2，因此同理於指令槽4，指令槽中的指令必須向左位移2個指令槽’置放到指令槽3 中’而指令槽5所遺留出來的空缺，則由Ν0Ρ指令填補。最後，指令槽6同理於指令槽2，因此不需考慮。在上述的例子中，經過位移的計算，能產生兩個參數，分別是有效指令從哪個指令槽位移過來以及有效指令位移後位在那低心令槽’也就是指令槽的號碼（sl〇t number)g—減去對應的位移結果S-R的數值，因此這兩個參數為{S JUM • SJUM-S—R}。 ~ ’ 一因此依據上述的例子，所對應的位移關係可解讀及表

示為：[DM，DC’ DC，SL—2, SL_2’ DC] ’ 其中簡寫 DM、DC 刀別代表「不需移動」及「不需考慮」，而SL—k(或邡則分別表示向左（或向右移）k個指令槽。如此，指令重排裝置⑽’可依據上述位移結果S—R以及上述規則，利用如邏輯電路方式實現將輸入的指令包裹中的，指令向右 ^ ’經㈣後所產生的指令包裹所對應的有效位元值為：{ 1丨1丨1 I 0丨0丨〇 }。 Ν0Ρ指令向左位移實施例」1 1 〇 1 〇 1 1 1 1丨0 }為例子，如果是要Ν0Ρ ΓΛ 有效指令向右），就要以最右有效位元⑽） =第-個輸入的指令槽資訊，輸入的順序為〇=>1二>1=>〇=>〇=>1。如此，指令 S-R分別為：3 3 2〗槽6至1對應的位移結果，，，，L 1，其中指令槽的號碼由右左起异。而所對應的位移關係可解讀為：sr_3 dc，dc， 201224733 SR—1，SR—1，DC。如此，指令重排裝置530，可依據上述位移結果S一R，實現將輸入的指令包裹中的nop指令向左位移’經位移後產生的指令包裹所對應的有效位元值為： {〇丨〇1〇丨1丨1丨1}。 NOP指令向中間位移實施例以（1丨〇 I 〇 I 1 I 1 I 0 }為例子，如果是要NOp 指令向中間位移（有效指令向兩側），就要將指令包裹分成兩半。卩。左半部疋以左半部的最左有效位元（Msg)當成第一個輸入的指令槽資訊；右半部是以右半部的最右有效位當成第一個輸入的指令槽資訊有效位元值{ 1丨0丨〇丨1 I 1丨〇 }，分為{ 1丨〇〇 }及{ 1丨1丨〇 }。對於有效位元值的左半部，輸入ό 順序為1=>〇=>〇;右半部的輸入的順序則為〇=>1=>卜』半部依第5Β圖之方法，產生所對應之位移結果s—R為：[〇 1’ 2]，所對應的位移關係可解讀為：[DM，DC，Dc]，^ 半礼令包裹經位移後產生的指令包襄所對應的有效相疋值為{ 1 | ο I 〇 }。右半部依第5β_之方法，產生巧 =位移結果Sj為··[ L υ，所對應的位移關係 1讀為.[Siu，SR—1，DG];右半部指令包I經位移後產生的指令包裹所對應的有效位元值為{ 〇丨】丨】卜 ^二將兩半部的指令包裹之位移後的指令包裹結合，則二：侍到轉碼後之指令包裹’而其所對應的有效位元值為.{ 1丨0丨〇丨ο I 1 I i }。 NOP指令向兩側位移實施例 201224733 1 vv oh (or λ 丹以{ 1 NOP指令向兩侧位移（有效,為例子’如果是要 j兩+部，左半部是以左半部的最右有效位 j ,第一個輸入的指令槽資訊，右半部是以右半部的最左; 效位元(MSB)當成第—個輸：最左有裹的有效位兀值{ 1 I 0丨G丨丨丨1 i 0丨，

1 〇}及{ 1丨1丨0}。對於有效位元值的左;部’ =順序為〇勢>1;右半部的輸入的 1=>1=>0。左半部依第5B圖之方法， i請應之位移結果為.[2, 2, 1]，所對應的位移關係可解讀為：[SR_2, DC, DC];左半部指令包裹經位移後產生的指令包裹所對應的有效位元值為{ 〇丨〇丨！ }。右半部依第5β圖之方法’產生所對應之位移結果U為：[0, 〇, n，所對庫的位移_可㈣為：[DM，DM, DG];右半部指令包裹經位移後產生的指令包裹所對應的有效位元值為丨丨丨ι丨〇 }。最後，將兩半部的指令包裹之位移後的指令合，則可崎到轉碼後之指令包裹，而所所對應的有效; 元值為：{ 0 I 0 | 1 I 1 I 1 I n i。此外，假設一個指令包裹中有n個指令槽，但n無法被2整除時，就將η/2的商（m)做無條件進入法，以此m 的值當成將指令包裹分邊的依據，並由最左有效位元（MSB) 當初始位元往最右有效位元（LSB)作計算。以一個指令包裹中有5個指令槽為例，n=5故η/2 = 2. 5，故取m=：3，故以m當成分邊依據’並由最左有效位元（MSB)當初始位元在最右有效位元（LSB)计鼻3個位元。則如輸入的指令包

I 201224733 裹的有效位元值為{ 0丨1丨0丨i丨〇 }, 半部為(〇"丨〇丨，而右半部為{1二將任一指令包裹分成左、右兩半部，並依據欲將⑽P俨八向中間位移或欲將NOP指令向兩側位移作處理，處理式可依上述的例子作處理，故不再贅述。其他轉碼的情況在進行上述指令轉碼過程中，可能會遇到暫存器衝突的問題。例如，若連續之指令包裹！及指令包裹2 ^別如下： { add R0,R1,R2| sub R8,R9,R1〇|NOP| NOP| NOP} { ADD R3,R4,R5| NOP |N0P| SUB R8,R9,R10| NOP} 經過轉碼以後，則為： { add R0,R1,R2| sub R8, R9, RIOINOPI N0P| NOP} { ADD R3，R4，R5| SUB R8，R9，R1〇|NOP| NOPI NOP}。上述暫存器衝突的情況說明如下。指令包裹i的指令槽2使用了暫存器R8、R9、R10。而轉碼後的指令包裹2 的指令槽2剛好也使用暫存器R8、R9、R10，故不應直接拿執行單元2(指令槽2)的暫存文件rF2之暫存器來使用以避免發現運算的錯誤。上述的狀況可以藉由對暫存文件的輸入及輸出作適當的切換動作來解決，令目前指令槽中可能會發生暫存器衝突的指令’改為使用原有指令槽所對應的暫存器文件。針對上述例子’轉碼後的指令包裹2的指令槽2應該使用屬於轉碼前的執行單元4(指令槽4)的暫存文件RF4中的 201224733

wo 糾 jrA 暫存器R8、R9、则。當上㈣_ 中依據指令槽的兩個參數丨ς 牡VL1W處理态哪-齡人料入，s-NUM-sj^控制從 θ "J 輪入訊號到暫存器文件和控制讀取的資料要送到哪-個執行單元。 X什才徑制。貝如第7A圖所示’在暫存器八姊4斜虛夕斬户口〜存器文件（register file)如指 7梢4對應之暫存态文件rF4的工_，多工器除了接收訊嶋接-多 t應到指令槽4的地址及眘斜 (以輸入IN4作代表）外，f日⑽址及貝枓及資料（以輸入ΙΝΗΝ3作代表）Υ仏令槽卜3的地址碼後的指令包裹2的指令作:^ 來決定要使用暫她… 二-—控制對應的多卫器_從指令槽2，即輸入1Ν2，來讀取位置輸入訊號。 S 著κ>從暫存益文件駒讀取的資料，則依據參數 II ^ 一 s，、他暫存器文件的資料輸出訊號端及執行單 =個“ί Γ換換電路’包括如多工器或解多工器，利用 .~NUM，s〜NUM-S-R丨作為控制訊號，則可藉由切換電路將對應到指令槽號碼S—SUM(如4)的暫存号文件 =取的資料輪出至對應到參數s—N.SR(如2;的執行單兀2。一用一對暫存文件的輸入及輸出作適當切換動作可利㈣:二電路如解獨器依據兩個參數{ S-NUM，S-NUM-S R} 1接至暫存文件的輪人及輸出的切換電路。圖係對應到上述Ν0Ρ指令向右位移實施例之一 17 201224733 讀取運算元層級的電路結構之一實施例’用以解決暫存器衝突的問題。在第7B圖中5個暫存器文件RF1-RF5是對應到具有5個執行單元如基於第1A圖的管線架構的具有電源管理的VLIW處理器，如第8A或9A圖所示者，並使用Ν0Ρ指令向右位移的轉碼方式。此外’一控制電路如解碼器740B用以依據指令槽號碼及指令槽被位移數值如參數S__NUM及S_NUM-S—R，控制切換電路750B及760B，以解決暫存器衝突的問題。在7B圖中’從上一層級而來並對應到指令槽的暫存器位置及資料經過切換電路750B以 _ 耦接到暫存器文件RF1-RF5之位置輸入訊號端，而暫存器文件RF1-RF5的資料輸出訊號端則藉由另一切換電路760B 以耦接至下一級層，即分別耦接到執行單元1-5。切換電路750B具有多個多工器如多工器MUX1-MUX4。多工器MUX1 選擇性的接收來自對應的指令槽2的位置輸入訊號及其左侧的指令槽1的位置輸入訊號，多工器MUX2-MUX4的耦接方式則可如此類推。切換電路760B具有多工器 MUX1’ -MUX4’ ，暫存器文件RF卜RF4的資料輸出訊號端 · 耦接多工器MUX1’ -MUX4’ 。多工器MUX4’選擇性的接收來自對應的指令槽4的資料輸出訊號及其右側的指令槽5 的資料輸出訊號，多工器MUX3’ -MUX1’的耦接方式則可如此類推。另一方面，轉碼的方式若為使Ν0Ρ指令向左位移的話，則前述的做法相反。此外在其他實施例中，對多 η個執行單元如基於第1A圖的管線架構的具有電源管理的 VLIW處理器，亦可使用上述的原理如此類推。第7C圖係依據另一實施例之讀取運算元層級的電路 18 201224733 結構，用以解決暫存器衝突的問題。第7C圖是呈現具有η 個執行單元的VLIW處理器，讀取運算元層級的電路結構，第7C圖與第7Β圖的電路不同的是：藉由切換電路750C 及760C，所有暫存器文件Rl、R2至Rn的位置輸入訊號端都可選擇性地接收從上一層級而來任一個指令槽的暫存器位置及資料；而所有暫存器文件R1至Rn的資料輸出訊號端都可選擇性地耦接對應到任一個下一層級中任一個指令槽的執行單元。如此，應用第7C圖的讀取運算元層 # 級的電路結構之VLIW處理器，轉碼層級的Ν0Ρ位移方式則因此不受限制，可以為使Ν0Ρ指令向左、向右、向中間、或向兩侧集中的實施方式皆可據以實施，或可以用選擇性地對轉碼方式作設定，或可以依設定的條件而改變。解碼器740C可依據轉碼層級的Ν0Ρ位移方式以及指令槽號碼及指令槽被位移數值如參數S_NUM及S_NUM-S_R，控制切換電路750C及760C，以解決暫存器衝突的問題。實現方式亦可依上述第7A及7B圖所述的方式類推，故不再重覆。 • VLIW處理器架構以下基於第1A圖之VLIW處理器之管線架構實施例，提出具電源管理之VLIW處理器的實施例。第8A圖為依一實施例之VLIW處理器800之部分的方塊圖。請參考第1A 圖，在第8A圖中，VLIW處理器800包括指令轉碼層級110、讀取運算元層級30以及執行層級40。指令轉碼層級110 耦接於管線暫存器881及883之間。讀取運算元層級30 耦接於管線暫存器883及885之間。執行層級40則在管 19 * i 201224733

J Wt>4«JPA 線暫存器885後。第1A圖之指令轉碼層級11〇由指令轉碼器㈣實現。指令轉碼器81〇如前述的指令轉螞器21〇或5⑽用，將指令解碼層級2G所產生的輸人指令包後之指令包裹。而第1A圖之減少功率消耗控制器12〇則由一時鐘門控控制器820及一時鐘門控電路83〇實現，以進行電源管理。時鐘門控控制器820,依據從指令轉碼器81〇之輸出，例如轉碼後之指令包裹的有效位元值例如丨丨丨1丨1丨〇丨 0} ’輸出時鐘門控訊號CG以控制時鐘門控電路83〇。時鐘門控電路830接收一時脈訊號CLK並依據時鐘門控訊號cg 選擇性地供應時脈給所對應的執行單元89〇j至89〇_n。時鐘門控電路83〇例如包括多個如第8β圖所示的時鐘門控單元831，各個對應到執行單元890J至89〇_n，其中時鐘門控訊號CG可用不同方式例如依有效位元值如 {丨111丨| }中不同位元所對應的指令槽，個別的傳送致能訊號到對應之時鐘門控控制單元831。時鐘門控控制單元831例如藉由邏輯電路實現是否輸出為時脈訊號 CLK—P至對應的執行單元。例如在指令槽對應到·指令時，則禁能使時脈訊號CLK_p為〇，以達成減少功率消耗。為了避免暫存器衝突的問題，VLIW處理器8〇〇的讀取運算元層級30採用了如前述第7A、7B或7C圖之實施例之電路結構，包括—解碼器84〇、一第一切換電路85〇及一第二切換電路860以及n個暫存器文件RF1RFn。第一切換電路850或第二切換電路86〇例如為第7b或7c圖 201224733

I W〇48J^A 之實施例中的切換電路750B、750C、760B或760C。解碼器840依據指令轉碼器810之輸出’例如是指令槽的兩個參數{ S—NUM，S_NUM-S_R} ’來控制從哪一個指令槽輸入位置輸入訊號到暫存器文件和控制讀取的資料要送到哪一個執行單元。第9A圖為依另一實施例之VLIW處理器900之部分的方塊圖。在第9A圖中，VLIW處理器900所具有的管線結構的層級與第8A圖中的相同。VLIW處理器900與VLIW處 _理器800的差異在於：第1A圖之減少功率消耗控制器12〇則由一電源調整控制器920、電源切換電路930及一電源管理電路990實現，以選擇性地控制供給執行單元的操作電壓如調降或關閉來進行電源管理，例如前述第3、4A或 4B圖之實施例。電源調整控制器920可實施例如第4A及4B圖的電源管理方法。電源調整控制器920依據指令轉碼器81〇之輸出，例如轉碼後之指令包裹的有效位元值例如{丨丨丨丨j丨籲0丨〇丨，經過如第4Λ圖之實施例的判斷後，輸出電源切換控制訊號CS以及電源管理電路控制訊號CV。電源切換控制訊號CS傳送至電源切換電路930,用以控制藉由電源切換電路930所選擇不同的電壓位準以輸出到相對應之執行單元890_J-890_n。電源管理電路控制訊號CV則傳送至電源管理電路990以控制電源管理電路990產生不同電塵位準之電壓，用以提供電源切換電路930不同電壓位準之電壓輸入。電源切換電路930例如包括多個如第9B圖所示的電 201224733

TW6483PA 源切換單元93卜各個對應到執行單元_」至謂η ·, 並接收電源管理電路990所輸出的電麼…或Μ，-擇性地輸出VS—P至對應的執行單元，q =

壓位準，VS，為較原有操作電壓為低的電壓：電 :刀換=_可用不同方式實施，例如依有效位元值如{ 1丨11 11 G| G丨中不同位元所對應的指令槽（第3 ^或第4A及4B圖之比較指令出現次數與門植值的 y個別的傳送電源切換控制訊號cs到對應之電源切換早元93卜電源切換單元93H列如藉由邏輯電路、電晶體或電力開關元件（p〇wer swi tch)實現是否輸出電墨vs_p 至對應的執行單元，如對應到NOP指令時，電壓vs_p為 VS ’VS可能為〇或是較原先的操作電壓位準為低的電壓，以達成減少功率消耗。當有需要時，電壓vs_p由〇或較低的位準調整至原先的操作電壓位準。

電源官理電路990之輸出電壓亦可用不同方式實施’例如電源調整控制器92〇依照N〇p指令出現次數與門檻值作比較的方式，個別的傳送電源切換控制訊號以到對應之電源切換單元931，以及令電源管理電路99〇產生不同的操作電壓VS與vs，，以對應到執行單元 89(L卜890-ηβ電源調整控制器920藉由電源切換控制訊號cs給各個電源切換單元931，選擇不同之操作電壓（vs 或VS )以達成減少功率消耗。電源管理電路990例如是電源管理積體電路，包括如直流_直流轉換器、電壓整流器或動態的電壓調整（dynamic voltage scaling)或其他電源管理之迴路。 22 201224733

1 W648:PA 此外，舉例以言，執行單元例如包括一運算及邏輯單元、一位元處理單元、一資料傳遞單元及一地址產生單元。當然，VLIW處理器之執行單元的實施方式並不以此為限，只要能符合上述加入指令轉碼層級的VLIW處理器之管線結構者，並利用指令轉碼的結果來對執行層級作電源管理的VLIW處理器，皆可視為依據本揭露之實施例。上述已提供有關於一具電源管理之超長指令處理器以及其電源管理裝置與方法若干實施例。藉由對指令包裹 • 作轉碼處理以將指令包裹裡有效指令及Ν0Ρ指令分開及集中，並進一步將對應到Ν0Ρ指令的超長指令處理器的執行單元進行減少電源消耗的控制。此外，透過分析一些應用程式如多媒體的解碼或編碼如H, 264、JPEG、MP3、MPEG2、WMA之解碼或編碼於一般 VLIW處理器上執行會有Ν0Ρ指令佔整體指令總數的百分比為約49%至約74%之間的情況。故對於例如具有5個執行單元的VLIW處理器使用上述一實施例來實現電源管理的 • 話，能減少例如其中一路或兩路的執行單元的電源消耗，則可以有效減少VLIW處理器整體電源消耗。故此，具有電源管理的VLIW處理器，將更能適用於電子產品，如可攜式或行動裝置上，以配合電子產品之應用及電源的限制，以發揮VLIW處理器對電子產品帶來的好處，提昇電子產品的運算能力、減少電子產品整體的硬體複雜度，可以在不同省電模式下或動態的情況下降低電源消耗。綜上所述，雖然本案已揭露實施例如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者， 23 201224733 t

TW6483PA 在不脫離本揭露之精神和範圍内，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。【圖式簡單說明】第1A圖為依據一實施例之VLIW處理器之管線架構。第1B圖所示為基於第1A圖之VLIW處理器之電源管理方法一實施例。第2圖繪示依據一實施例之VLIW處理器之電源管理裝置。第3圖繪示對於具有4個執行單元的VLIW處理器的指令包裹經轉碼後的處理程序之一實施例的示意圖。第4A圖繪示指令包裹經轉碼後的處理程序之另一實施例的示意圖。第4B圖所示為電壓控制器之一實施例。第5A圖所示為指令轉碼器之一實施例的方塊圖。第5B圖為指令位移決定方法之一實施例之流程圖。第6圖所示為實現第5B圖之方法的指令位移決定電路之一實施例的方塊圖。第7A圖所示為在一暫存器文件的位置輸入訊號前耦接一多工器之實施例。第7B圖係依據一實施例之讀取運算元層級的電路結構，用以解決暫存器衝突的問題。第7C圖係依據另一實施例之讀取運算元層級的電路結構，用以解決暫存器衝突的問題。 201224733 i w〇H〇jr/\ 第8A圖為依一實施例之VLIW處理器之部分的方塊圖。第8B圖所示為時鐘門控單元之一實施例。第9A圖為依另一實施例之VLIW處理器之部分的方塊圖。第9B圖所示的電源切換單元之一實施例。【主要元件符號說明】 15 :指令快取 30 :讀取運算元 50 :記憶體讀寫 60 :寫回結果 • 10 :指令提取 20 :指令解碼 40 :執行 55 :資料記憶體 110 :指令轉碼 120、220 :減少功率消耗控制器 210、500、810 :指令轉碼器 230_1至230_n :執行單元 423 :比較電路 530 :指令重排裝置 620 :多工器 6 3 0 :記憶器 • 420 :電壓控制器 421 ·· NOP計算器 510 :指令位移決定裝置 600 :指令位移決定電路 610 :比較電路 625 :加法器 740B、740C、840 :解碼器 750B、760B、750C、760C :切換電路 800、900 : VLIW 處理器 25 201224733

TW6483PA 820:時鐘門控控制器 830:時鐘門控電路 831 :時鐘門控單元 850 :第一切換電路 860 :第二切換電路 88卜883、885 :管線暫存器 890J、890_2、890_n :執行單元 930電源切換電路 990 :電源管理電路 S_INFO :指令槽資訊 RF卜RFn :暫存器文件 :多工器 C:控制訊號 CG :時鐘門控訊號

920 :電源調整控制器 931 :電源切換單元

Bl-B6 :時間區塊 TH :門檻值 S_R :位移結果 MUX 、 MUX卜4 、 MUX1’ -MUX4’ IN1-IN4 :輸入 CLK、CLK_P :時脈訊號 VS、VS’ 、VS—P :電壓 CS :電源切換控制訊號 CV:電源管理電路控制訊號

26

Claims

201224733 最 vvo^ejrA 七、申請專利範圍：該 —種電源管理裝置1於—超長指令處理器電源官理裝置包括：人你Γ指令轉碼器，重新排列—輸人的指令包裹中有效指 7…，，、操作U之位置且輸出—轉碼後的指令包裹，其中 ==後的指令包裹經上述重新排列使無操作指令對應超長指令處理器中欲減少功率消耗之至少一執行單元；以及減少功率消耗控制器，依據該轉碼後的指令包裹，對，轉碼後之指令包裹中無操作指令所對應之至少一執行单元，選擇性地進行減少功率消耗的控制。 _ 2.如申凊專利範圍第1項所述之電源管理裝置，其 :該指令轉碼器檢查該輸人的指令包裹中有效指令與無麵作指令之位置關係，並重新排列該輸人的指令包裹中有效指令與無操作指令之位置且輸出該轉碼後的指令包裹。 3·如申請專利範圍第2項所述之電源管理裝置，其中該指令轉碼器包括： ^ 八一指令位移決定裝置，檢查該輸入的指令包裹中有效指令與無操作指令之位置關係；以及 ^ 一指令重排裝置，依據該指令位移決定裝置經檢查所得之位置關係的結果對該輸入的指令包裹中有效指令與無操作指令之位置作位移操作以輸出該轉碼後的指令包裹。 4.如申請專利範圍第2或3項所述之電源管理裝置，其中該經檢查所得之位置關係的結果包括該輸入的指 27 201224733 · 1 w〇H©jr/\ ? t 令包袤中之各個有效指令在該輸人的指令包裹中所對鹿的指令槽號碼以及一位移數值。〜 5.如申請專利範圍第3項所述之電源管理裝置，其中該才"位移決定裝置依—順序對該輸人的指令包裹中 ^指令檢查是否為無操作指令，並累計無操作指令之數 f2中f一指令被判斷為一有效指令時，該累計之無操射"之數量是為該有效指令之一位移數值；該指令重排裝置依據該位移數值對該有效指令作—位移操作以使該有效指令在該轉碼後的指令包裹中向一位置集中。 6·如申請專利範圍第5項所述之電源管理裝置，其中該才日7位移決定裝置所依之該順序為從該輸入的指令包裹的一端的指令依序至另一端的指令。 ▲ 7·如申請專利範圍第5項所述之電源管理裝置，其中该指令位移決定裝置所依之該順序為從該輸入的指令包襄的一端的指令依序至其中一指令或其中-指令依序到一端的指令。 8. 如申請專利範圍第1項所述之電源管理裝置，其籲 7該減少功率消耗控制器，根據該轉碼後的指令包裹，對 °亥轉，後之指令包裹中無操作指令所對應到之該至少-執行單元’選擇性地進行時鐘門控（clock gating)控制，以減少功率消耗。 9. 如申請專利範圍第1項所述之電源管理裝置其中該減少功率消耗控制器，根據該轉碼後的指令包裹，選 2性提供一較原有操作電壓為低的電壓給該轉碼後之指 7包裹中無操作指令所對應到之該至少一執行單元，以減 28 201224733 少功率消耗。 io.如申請專利範圍第1項所述之電源管理裝置其中該減少功率消耗控制器，累計該轉碼後的指令包裹中董士應到該欲減少功率消耗之至少一執行單元的無操作指令的數置，若該累計的數量滿足一門檻值時，該減少功率消耗控制器對該欲減少功率消耗之至少一執行單元，選擇性地提供一較原有操作電壓為低的電壓以減少功率消耗。 ^ U.如申請專利範圍第1、8、9或1〇項所述之電源 • s理裝置，其中該指令轉石馬器更輸出指令有效性資訊以代表該轉碼後的指令包裹中各個指令槽是否為有效指令或 j操作指令；該減少功率消耗控制器，依據該指令有效性資訊，選擇性地進行減少功率消耗的控制。 12·種電源管理方法，用於一超長指令處理器，該電源管理方法包括：重新排列-輸人的指令包裹中有效指令與無操作指令之位置以輸出一轉碼後的指令包裹，其中該轉碼後的指零令包I經上述重新㈣後得錢無操作指令對應到該超長指令處理器中欲減少功率消耗之至少一執行單元；以及依據該轉碼後的指令包裹，對該轉碼後之指令包裹中無操作指令所對應之該至少一執行單元，選擇性地進行減少功率消耗的控制。 13.如申句專利範圍第12項所述之電源管理方法，其中該重新排列之步驟包括：檢查該輸人的指令包裹以得到該輸人的指令包裹中有效指令與無操作指令之位置關係；以及 29 201224733 t »? r\ » · 依據經檢查所得之位置關係的結果，對該輸入的指令包裹中有效指令與無操作指令之位置作位移操作以輸出該轉碼後的指令包裹。 14·如申請專利範圍第13項所述之電源管理方法，其中經檢查所得之位置關係的結果包括該輸入的指令包裹中之各個有效指令在該輸入的指令包裹中所對應的指令槽號碼及一位移數值。〜日 15·如申請專利範圍第13項所述之電源管理方法，其中： '

該檢查該輸入的指令包裹之步驟包括：依一順序對該輸入的指令包裹中的指令檢查是否為無操作指令，並累計無操作指令之數量，其中當一指令被判斷為一有效指令時，該累計之無操作指令之數量^ 為該有效指令之一位移數值；以及該作位移操作步驟包括：依據該位移數值對該有效指令作一位移操作

使該有效指令在該轉碼後的指令包裹中向—位置集中。、I6.如申請專利範圍第15項之所述之電源管理法’、中°亥順序為從該輸入的指令包裹的-端的指令依至另一端的指令。 Π.如申請專利範圍第15項之所述之電源管理法’其中該广序為從該輸入的指令包裹的一端的指令依至其中4曰令或從該輸入的指令包裹中一指端的指令。 β ^ I8·如申請專利範圍第12項所述之電源管理方法 30 201224733 1 W〇H6jr/\ 其中該選擇性地進行減少功率消耗的控制步驟包括：依據該轉碼後的指令包裹，對該轉碼後之指令包裹中無操作指令所對應到之該至少一執行單元’選擇進行時鐘門控（clock gating)控制以減少該至少一執行單^ 功率消耗。、 19·如申請專利範圍第12項所述之電源管理方法，其中該選擇性地進行減少功率消耗的控制步驟包括：依據該轉碼後的指令包裹，對該轉碼後之指令包裹中無操作指令所對應之該至少一執行單元，選擇性地提供一較原有操作電壓為低的電壓以減少功率消耗。 20·如申凊專利範圍第12項所述之電源管理方法，其中該選擇性地進行減少功率消耗的控制步驟包括：累計該轉碼後的指令包裹中對應到該欲減少功率消耗之至少一執行單元的無操作指令的數量；以及若該累計的數量滿足一門檻值時，對該欲減少功率消耗之至-執行單元’選擇性地提供一較原有操作電壓為 —低的電壓以減少功率消耗。 . —21.如申請專利範圍第“、“、^或肋項所述之電源管理方法’其中該重新排列之步驟更輸出指令有效性資 :以代表該轉碼後的指令包裹中各個指令槽是否有效指或·’’、操作丸7，該選擇性地進行減少功率消耗的控制步驟’依據該指令有效性資訊，選擇性地進行減少功率的控制。 22. —種超長指令處理器，包括：一讀取運算元層級； 201224733 多個執行單元該讀取一指令轉碼^該讀料算元層日:’ 器與該些執行單元之間，該指令、於該指令轉碼指令包襄中有效指令與無操作指轉令輸入的後的指令包裹，該轉碼後的指令包裹 :作：：該轉碼後的指令包裹經上述重對應到該些執行單元之至少-執行單元=;、執仃單7L為欲減少功率消耗之對象；以及減切率祕控制11，依據該轉碼後的指令包裹，對，轉碼後之指令包裹中無操作指令所對應之至少一執行單元，選擇性地進行減少功率消耗的控制。 σ 23.如申請專利範圍第22項所述之超長指令處理器’其中該指令轉碼器檢查該輸入的指令包裹中有效指令與無操作指令之位置關係，並重新排列該輸入的指令包裹中有效指令與錢作指令之位置且輸出該轉碼後的指令包裹。 24·如申請專利範圍第23項所述之超長指令處理 φ 器，其中該經檢查所得之位置關係的結果包括該輸入的指令包裹中之各個有效指令在該輸入的指令包裹中所對應的指令槽號碼以及一位移數值。 25如申請專利範圍第24所述之超長指令處理器，其中讀取運算元層級包括：一第一切換電路；多個暫存器文件，耦接到該第一切換電路，各該些暫存器文件對應到一執行單元； 32 201224733 里 w〇H〇jr/\ 電路些暫存器文件域於該第一切換吩/、°茨弟一切換電路之間；以及制兮错解碼Θ ’依據該經檢查所得之位置關係的結果，控切換電路與該第二切換電路以將該轉碼後的指各個指令所雜的暫存11地址或資料傳送到該 i值w文件之―，並謂應地從該暫存11文件讀取之資抖傳运到對應的該執行單元。

26·如申請專㈣圍第25項所述之超長指令處理一:中當該指令轉碼器產生之—上—轉碼後的指令包裹之扎^槽之一有效指令與該指令轉碼器產生之一目前 $後的指令包裹之該指令槽之—有效指令使用一相同臀存器文件時，該解碼器依據該目前轉碼後的指令包裹之該有效指令所對應的誠令槽號碼以及該位移數值控制 2 一切換電路與該第二㈣電路以令該目前轉碼後的曰令包裹之該有效指令所對應的執行單元改存取另一存器文件。 27. 如申請專利範圍第23項所述之器’其中該指令轉碼器包括： t 一指令位移決定裝置，檢查該輸入的指令包裹中有效指令與無操作指令之位置關係；以及 ^ 一指令重排裝置，依據該指令位移決定裝置經檢查所侍之位置關係的結果對該輸入的指令包裹中有效指令與 "’、操作私γ〜位置作位移操作以輸出該轉竭後的指裹。 28. 如申請專利範圍第27項所述之超長指令處理 33 201224733 TW6483PA Ϊ中定裝置依一順序對該輸入的指令包二疋否為無操作指令，並累計無操作指令之彼里其中备一指令被判斷為一有操作指令之數量是 =$累权無數值㈣有效指令作—位移操作以使沒有效‘令在該轉碼後的指令包裹中向-位置集中。号，H如Λ專利範圍第28項之所述之超長指令處理 ”位移決定裝置所依之該順序為從該輸入的知α裹的一端的指令依序至另一端的指令。 2如申請專利範圍第28項之所述之超長指令處理二令位移決定裝置所依之該順序為從該輸入的二裹的一端的指令依序至其中-指令或其中-指令依序到一端的指令。 2如巾請專利範圍第22項所述之超長指令處理 ^ 1 中該減少功率消耗控制器，根據該轉碼後的指令包小一抽ΐ轉碼後之指令包裹中無操作指令所對應到之該至二一行單元，選擇性地進行時鐘η控控制，以減少功率 /月矛匕。】2. ”請專利範圍第22項所述之超長指令處理，，'中該減少功率消耗控制器，根據該轉碼後的指令包 =擇性提供—較原錢作電㈣低的電壓給該轉碼後一曰$包裹中無操作指令所對應到之該至少— 疋，以減少功率消耗。。':3, ”請專利範圍第22項所述之超長指令處理益，，、中該減少功率消耗控制器，累計該轉碼後的指令包 34 201224733 裹中對應到該欲減少功率消耗之至少_執行單元的無操作指令的數量；若該累計的數量滿足一門播值時該減少功率消耗控制器對該欲減少功率消耗之至少一執行單凡’選擇性地提供一較原有操作電壓為低的電壓以減少功率消耗。 34.如申請專利範圍第22、31、32或33項所述之超長指令處理器，其中該指令轉碼器更輸出指令有效性資訊鲁=代表該轉碼後的指令包裹中各個指令槽是否有效指令 =操作指令；該減少功率、;肖耗控㈣，依據該指令有效資訊，選擇性地進行減少功率消耗的控制。

35