TW201214276A - Randomized value generation - Google Patents

Description

201214276 六、發明說明： 【發明所屬之技術領域】 本發明係關於經配置以產生隨機化數值之資料處理裝 置。 【先前技術】 眾所周知’隨機數之產生在密碼學及安全性中起關鍵 作用。例如’公用金鑰密碼系統需要強大的金錄對之產 生，以確保第三方無法解密秘密訊息。先前，使用虛擬 隨機數產生器在數位系統中產生隨機位元序列。然而， 由該等產生器產生的序列並非真正隨機且含有可利用的 模式，諸如重複性及相關性。 因此’真正的隨機數產生器（true random number generator; tRNG)使用實體現象作為產生位元之隨機源β 先前晶片上tRNG架構使用電報雜訊（Brederlow，R.等人 之「A Low-Power True Random Number Generator using Random Telegraph Noise of Single Oxide-Traps」， ISSCC ’ 2006年2月）及熱雜訊作為實體源。通常，熱 雜訊間接地與介穩換流器（Holleman，J.等人之「A 3 μλν CMOS True Random Generator With Adaptive Floating-Gate Offset Cancelation」，JSSC，2008 年 5 月； Tokunaga, C.等人之「True Random Number Generator with a Metastability-Based Quality Control」，IEEE Journal of Solid-State Circuits，2008 年 1 月；Kinniment, D.等人之 s 4 201214276 「Design of an On-Chip Random Number Generator using Metastability」，ESSCIRC，2002 年 9 月；Srinivasan，S. 等人之「2.4 GHz 7mW All-Digital PVT-Variation Tolerant True Random Number Generator in 45nm CMOS」， VLSIC，2010年6月）、易抖動振盪器（Bucci，M.等人之 「A High-Speed Oscillator-Based Truly Random Number Source for Cryptographic Applications on a Smart Card IC」，IEEE Transactions on Computers，2003 年 4 月；Petrie, C.等人之「A Noise-Based IC Random Number Generator for Applications In Cryptography j » IEEE Transactions on Circuits and Systems，2000年5月）或離散時間混沌管 線結構（Pareschi，F.等人之「A Fast Chaos-Based True-Random Number Generator for Cryptographic Applications」，ESSCIRC，2006 年 9 月）一起使用。替 代方法在軟崩潰（soft breakdown; SBD)後使用波動閘極 氧化物電流作為雜訊源（Yasuda，S.等人之「Physical Random Number Generator Based on MOS Structure After Soft Breakdown」，JSSC，2004年8月）。氧化物崩潰之 態樣論述於例如 Stathis, J.，Journal of Applied Physics， 第5 75 7-5 766頁’第86卷，1999年11月。一旦氧化物 崩潰’該氧化物之電阻自本質上無限大的數值改變為大 約ΜΩ級或kft級（參見Kim，J.及Lee，κ之Electr〇n

Device Letters，第 589-591 頁，2003 年 11 月），即導致 用於一次可程式化陣列中之特徵（It0, Η及Narnekawa，Τ. 201214276 之 CICC，第 469-472 頁，2004 年；P. Candelier 等人之 IRPS，第 169-173 頁，2000 年；以及 Cha，H.-K.r 等人之 JSSC，第 2115-2124 頁，第 41 卷，第 9 號，2006 年 9 月）。 然而，許多該等先前架構依靠侵入性後處理步驟，以 移除產生串流中之偏壓，該侵入性後處理步驟為極大地 修改位元串流且令隨機性受懷疑之程序。例如，共用修 飾器為von Neumann校正器，以移除〇及1之長期運轉。 另外’不需要後處理器之架構僅能夠通過美國國家標準 技術局（National Institute of Standards and Technology. NIST) 800-22 基準（「A Statistical Test Suite for· the

Validation of Random Number Generators and Pseudo Random Number Generators for Cryptographic Applications」，公告號800 22 2001 )中十五個統計隨機 性測試中之五個，該統計隨機性測試為真正隨機性之公 認的標準測試。另外，許多先前技術之產生器需要精確 的 '涉及統計校準，以確保隨機性。特定言之，當環境 條件（例如，周圍溫度）改變時，通常需要重新校準。 需要隨機化（唯一的）數值之產生的一個特定應用係 提供唯一的晶片ID數值，例如，用以執行使用者許可證 以及用於通訊及安全協定中。在該等應用中，希望在應 用點產生晶片上的ID，以使得保證ID為先前未知的。 此舉避免需要使用熔絲程式化在晶片外預產生的，將 ID暴露於人類介入之程序，及可能受損的電腦儲存。 6 201214276 眾所周知，晶片ID產生之關鍵要求在於，所產生m 為唯-僅對應彼晶片’且一旦經產生，m不依時間及環 境而變化。通常，藉由在產生期間使用大的位元寬度（例 如128位元MD )且確保高度隨機性，使兩個晶片ID具 有所有（或至少許多）相同位元之機率最小化。先前方 法依靠設備之間的固有閾電壓不匹配，藉由量測設備電 流（κ· Lofstrom 等人之 Isscc，第 372 373 頁，2〇〇〇 年） 或朝〇或1狀態偏斜之固有SRAM位元晶格（Y. Su等人 之ISSCC，第406-407頁，2007年）來偵測該閾電壓不 匹配。然而，任何特定電晶體對之間的閾電壓不匹配可 極小，從而難以為給定晶片重複產生相同的因此， 先則方法呈現連續ID讀數之間的少數位元交換（亦即， ID具有非零的自行漢明距離），從而使所產生晶片之 使用及可靠性複雜化。 鑒於先前技術之上述特定缺陷，需要提供用於產生此 類隨機化數值之改良技術。 【發明内容】 自一第一態樣觀察，本發明提供一種資料處理裝置， 該資料處理裝置包含：—晶格，該晶格包含一介電氧化 層，應力電壓電路系統，該應力電壓電路系統經配置以 在該晶格之該介電氧化層上施加一應力電壓，以使一氧 化物朋 >貝製程出現，氧化物崩潰偵測電路系統，該氧化 物朋/貝偵測電路系統經配置以藉由量測該介電氧化層對 5 7 201214276 該應力電壓之一回應來決定該氧化物崩潰製程之一當前 程度；以及隨機化數值決定電路系統，該隨機化數值決 定電路系統經配置以根據該氧化物崩潰製程之該當前程 度決定一隨機化數值。 本發明之發明者意識到，一介電氧化層之該氧化物崩 潰之固有隨機性在經配置以產生一隨機化數值之電路系 統中可用作隨機源。特定言之’發明者意識到，因為對 經受相同應力狀；兄（亦即，在該介電氧化層上所施加的 一應力電壓）之兩個相同的氧化層而言，「介電質崩潰時 間」（time to dielectric breakdown; TTB)有所不同且不可 預測，所以該時序在經配置以產生隨機化數值之一資料 處理裝置中可用作該隨機源。 因此，本發明利用該TTB中的固有隨機性，以產生隨 機化數值。為執行此舉，該資料處理裝置包含：至少一 個晶格，該至少一個晶格具有一介電氧化層丨以及應力 電壓電路系、统，該應力電麼電路系統經提供以在該介電 氧化層上施加一應力以使—氧化物崩潰製程出 現。量測該介電氧化層對該應力電壓之回應（例如，藉 由量測在耦接於該晶格與接地之間的一電阻器上之一 ^ 塵）’以決定該氧化物崩潰製程之當前程度。應認識到， 回應於施加該應力電壓的該介電氧化層之崩潰本質上為 -單向製程。亦即’當假定量測在該介電氧化層上之電 流時’該電流將隨時間增大（亦即，所施加的一應力電 壓愈久）。儘管在該電流之精確的時間進化令將存在一定 201214276 量的抖動，但整體趨勢為單向。因此，在目前情形下， 可將該氧化物崩潰製程之性質視為非暫時性，亦即，不 僅僅為該介電氧化層對應力狀況之該回應中一暫時波 動’而且為不可逆進行的氧化物崩潰之一更普通的整體 趨勢中之一部分。當然’該進化出現之速率為不可預測， 且自介電氧化層至介電氧化層本質上為隨機的。因此， 該氧化物崩潰偵測電路系統量測該介電氧化層對該應力 電壓之§玄回應且決定該氧化物崩潰製程之程度，例如， 藉由決定在該介電層上之該電流何時超過一給定閾值。 該氧化物崩潰之該進化之該隨機性提供該事件出現之精 確呀間為不可預測。隨後，進一步提供隨機化數值決定 電路系統，以根據該氧化物崩潰製程之該程度決定一隨 機化數值。 存在各種該裝置可利用該氧化物崩潰事件出現之時間 (亦即，TTB )以決定該隨機化數值之方式。在一個實施 例中，該隨機化數值決定電路系統經配置以根據一時間. 週期之一時間週期量測決定該隨機化數值，該時間週期 在施加應力電壓與由氧化物崩潰電路系統所決定一氧化 物崩潰事件的出現之間，該氧化物崩潰事件對應於該氧 化物崩潰製程之一預定程度。因此，由於—給定介電氧 化層之氧化物崩潰速率的該固有不可預測性，該隨機化 數值決定電路系統可使用該TTB本身之_量測以決定嗦 隨機化數值。 在一個實施例中，該隨機化數值決定電路系統經配置 9 201214276 以根據該時間週期量測之一變換版本決定該隨機化數 值。通常，該等TTB數值將具有一含有限方差之常態分 佈以使知·亦可產生具有一常態分佈之該隨機化數值。 雖然在某些應用中此舉可能較理想，但在其他應用中， 可能較佳的是，移除該效應且因此可進行該時間週期量 測之—變換以達成此目的。 儘管可以數個方式產生該時間週期量測之變換版本， 但在一個實施例中，該隨機化數值決定電路系統經配置 以根據該時間週期量測之較低階元素決定該隨機化數 值，及廢除該時間週期量測之至少—個較高階元素。廢 除該時間週期量測之至少一個較高階元素為展開該常態 分佈，從而使隨機化資料值具有一均勻分佈的變換該時 間週期量測之一有效方式。 儘管廢除至少一個較高階元素之方式可採用數個形 式，但在一個實施例中，該隨機化數值決定電路系統包 4元D十數器，該位元計數器經配置以產生指示該時 間週期量測之一位元計數值；且其中該隨機化數值決定 電路系統經配置以廢除該位元計數值中之一預定數目的 最高有效位元，及使用剩餘的較低有效位元作為該隨機 數值因此，當使用一位元計數器來提供該時間週期 ^藉由首先搜尋該計數器中之最高有效位元位置 且廢除該「1」值及n_i個連續較高階位元，可達成該時 間週期量測之該變換以產生-均勻分佈’其中η為由系 統叹汁者選擇的一預定數目。使用該等剩餘較低階位元 10 201214276 以提供β亥隨機化數值。假定該等較低階仿一 干次，目,卜 ㈣低ρ白位几必將翻轉若 y產生-高品質隨機位元串流。此外，該技 歸因於氣化物厚度及磨損狀況之變

(或計數伯、 艾化而調整該平均TTB =十數值）之移位。另外，該技術具有以下益處：該 技術不涉及任何後處理’ …' 而覜測或操縱置放於 該位兀串流中之該等位元，從 方式表示影響 屋生、、Ό果之隨機性之一潛在源。 在一個實施例中，該應力電愿電路系統經配置以合該 氧化物崩潰事件出現時自該介電氧化層移除該應力田電 屋’以使得該氧化物崩潰製程在該介電氧化層上之進一 :進程中斷。本發明之發明者意識到，因為氧化物崩潰 分階段地出現，所以藉由重複施加一應力電壓直至該氧 化物完全崩潰，實際上可使用一給定介電氧化層多次以 產生-隨機位元序列。因此，對自—介電氧化層產生隨 機位元之任何給定迭代而言，^貞測到該氧化物崩溃事 件時，可移除該應力電壓以阻止進—步氧化物崩潰，且 因此為進一步產生隨機位元節省該介電氧化層之容量直 至需要時。在各自具有一介電氧化層之一晶格陣列之背 景中’該技術亦具有特定益處，因為隨後可依次使用該 等晶格以產生隨機位元序列，且藉此在該陣列上分散該 等晶格上之該磨損。 存在各種該氧化物崩潰偵測電路系統可量測該介電氧 化層對該應力電壓之該回應的方式，但在一個實施例 中，該氧化物崩潰偵測電路系統包含—比較器，該比較 201214276 器經配置以比較一氧化層電壓舆一參考電壓，該氧化層 電壓量測於該晶格之一輸出處。提供以此方式佈置之二 比較器使該氧化物崩潰偵測電路系統能夠量測該介電氧 化層對該應力電壓之該回應，特定言之，藉助於一參考 電壓可設定與該氧化層電壓相比較的事實之效力。此舉 使一可易於配置的機構，能夠用於量測該氧化層對該1 力電壓之該回應。 該參考電壓與該時間週期量測之間存在一關係為，該 參考電壓設定得愈高，該時間週期將愈長。相反地，愈 低參考電壓將導致愈短時間週期。赛於此關係，一個實 施例經配置以使得，若被決定的該時間週期量測低於一 較低時限，則該氧化物崩潰偵測電路系統增加該參考電 壓。因此，若該時間週期過短（亦即，該氧化物崩潰事 件被決定為發生得過快），則增加該參考電壓，從而產生 一車父長计數，且因此導致一較長_之隨機位元。 相反地，若該參考電壓變得過高，則該氧化層可能接 又比產生所需數目之位元所需更多的應力。實際上，對 於-固定計數器長度而·^，該時間週期可使得該整個計 數器翻轉，且在較長時間施加該應力電壓之情況下，不 產生額外位元。因此，一個實施例經配置以使得，若該 參考電壓達到一預定參考電壓極限，則該應力電壓電路 系統減小該應力1：壓且該氧化物崩潰制電路系統將該 參考電壓重置為一最小參考電壓。

因此，本發明之實施例提供技術，該等技術用於使該S 12 201214276 裝置能夠覆蓋於應力電壓與參考電壓之一有利平衡上， 從而允許最大化由一給定晶格（或多個晶格）產生的隨 機位元之總數。 一個貫施例包含複數個晶格，該複數個晶格中之每一 晶格包含該介電氧化層，其中該應力電壓電路系統經迭 代配置，以在該複數個晶格中之每一晶格之該介電氧化 層上依次施加該應力電壓，直至該氧化物崩潰事件出現 於每一者中。因此，可依次使用該複數個晶格，一次為 一個晶格施加應力。此舉使該等氧化層在該設備之使用 期限内能夠將應力均勻地分散於該等個別晶格上。此 外’已發現在施加應力之後，可出現該氧化層之某一程 度之「自行復原」，例如，在經一給定週期施加該應力電 壓，該氧化層之電阻下降至某一位準的情況下，若移除 該應力電壓且允許該氧化層某些「恢復」時間，則可發 現該氧化層之電阻略微上升，直至再施加該應力電壓之 時。藉由依次為該陣列中之該等晶格施加應力，可利用 該效應以延長該設備之使用期限，使得若在再施加該應 力電壓之前允許該等個別晶格某些恢復，則作為該隨機 源之該陣列之組合使用期限會更長。 當以此方式順序地為複數個晶格中之該等晶格施加應 力時’在一個實施例中，該隨機化數值決定電路系統經 配置以串聯來自該複數個晶格之隨機化數值，以產生一 隨機位元串流。因此，該裝置可提供一連續的隨機化位 元串流。

S 13 201214276 在另一實施例中，該裝置包含複數個晶格，該複數個 晶格中之每-晶格包含該介電氧化層，其中該應力電壓 電路糸統經配置以在該複數個晶格中之每—晶格之該介 電氧化層上同時施加該應力電屋達—應力週期；該氧化 物崩潰電路系統經配置以決定對於每一晶格而言，是否 已出現-氧化物崩潰事件’該氧化物崩潰事件對應於該 氧化物崩潰製程之一預定程度；並且該隨機化數值表示 在該應力週期期間該複數個晶格中何者已經歷該氧化物 崩潰事件。在認識到以下事實後開發本發明之實施例： 在（適當選擇的）應力週期之過程内，該複數個晶格中 之某些晶格將經歷一氧化物崩潰事件，但哪些特定晶格 經歷此類氧化物崩潰事件之分佈為隨機的。該實施例中 之該隨機化數值顯示哪些晶格已經歷一氧化物崩潰事 件。換言之，由晶格之數目決定該隨機化數值之長度， 其中及等相應的晶格之結果決定該隨機化數值之個別元 素0 雖然该隨機化數值之表示法可採用數個形式，但在一 個實施例中，該隨機化數值決定電路系統經配置以產生 該隨機化數值’該隨機化數值為一二元序列，藉由該複 數個晶格中之一相應晶格是否已出現該氧化物崩潰事件 來決定該二元序列中之每一位元。例如，在該二元序列 内，「1」可}曰示6亥相應晶格已經歷該氧化物崩潰事件’ 而「0」可指不該相應晶格為完整的。 儘管該複數個晶格之該等介電氧化層之崩潰時間（TTB) 14 201214276 本身遵循-隨機分佈，但該分佈平均值可能難以決定先 驗分佈且由於例如製造可變性所導致之氧化物厚度之變 化，所以裝置間可能有所變化。此舉本質上意謂著，。 能難以事先預測有合適數量的應力週期之一適合長产0 該數量為該等晶格在其中經歷及未經歷—氧化:崩^ 件數量。 因此，在-個實施例中，該應力電壓電路系統經配置 以隨時間增量施加該應力電壓；且該隨機化數值決定電 路系統經配置以在每一時間增量之後決定已經歷該氧化 物崩潰事件之一組晶格。向該複數個晶格施加該應力電 壓之該增量方法使該等各別晶格之該等氧化物崩潰事件 之進程能夠得以監測。該增量方法可為有益的，因為實 際上可在運作中有效地監測該等崩溃時間之平均值。特 定言之，在一個實施例中，該應力電壓電路系統經配置 以當至少一預定比例之該複數個晶格已經歷該氧化物崩 潰事件時，停止該等時間增量。此舉使該等崩潰時間之 分佈平均值之該等變化得以考慮，以使得確保大約有恰 當數目之晶格經歷該氧化物崩潰事件，以達成產生該隨 機化數值之目的。 儘管§亥系統設計者可自由設定該預定比例之特定值， 但在一個實施例中，該預定比例為該複數個晶格中之一 半。將该預定比例設定為一半係有利的，因為此舉最大 化該裝置中一給定數目之晶格可產生的隨機化數值之長 度0 15 201214276 當假定該複數個晶格中之一半已經歷該氧化物崩潰事 件時’終止該等時間增量之一個效應在於，藉此產生之 該隨機化數值將具有幾乎相同數目個〇及1。應認識到， 雖然此舉並未降低§亥隨機化數值之隨機性，但此舉減小 了可能置換之數目。例如’對具有U8位元之一隨機化 數值而言，可能置換之數目減少大約23·8倍。為抵消該 效應’當然可使用一較大數目之晶格。然而，在一個實 施例中，該隨機化數值決定電路系統經配置以決定來自 s玄複數個晶格中一減少晶格組中的該組晶格。藉由僅針 對晶格之一減少晶格組來執行該決定，由於該等晶格之 該減少組與剩餘物之間的隨機變化，所以產生了 一較大 數目之置換。 在一個實施例中，該應力電壓電路系統經配置以在該 應力週期之後.向已經歷該氧化物崩潰事件之彼等晶格再 施加該應力電壓達一預定額外週期。在認識到以下事實 後提供該「後燃」技術：一旦已移除該應力電壓，僅恰 好滿足準則之晶格的某些邊界情況可在彼閾值處退回， 該準則為決定一氧化物崩潰事件已發生，此舉歸因於在 移除應力狀況後可出現於一應力介電氧化層中之一適度 的自行復原。g]此’向經決定已經歷該氧化物崩潰事件 之彼等晶格再施加該應力電壓達一額外週期，可推動彼 等晶格進一步超過該相關閾值，且減小彼等晶格隨後將 在彼閾值處回縮之可能性。

S 旦该複數個晶格已接受該應力電壓，從而引起數個 16 201214276 該等晶格中之一氧化物崩潰事件，則隨後使用在每—晶 格之介電氧化層上所施加的一較低（亦即，非應力）電 壓’可讀取該組晶格。因此，在一個實施例中，該資料 處理裝置進一步包含晶格讀取電路系統，該晶格讀取電 路系統經配置以在該複數個晶格中之每一晶格之介電氧 化層上施加一非應力電壓，以讀取該隨機化數值。換言 之，表示該複數個晶格中何者經歷該氧化物崩潰事件之 該隨機化數值係由該資料處理裝置保持，且隨後可由一 適合的（較低）電壓讀取及再讀取。執行此舉之能力意 謂著，該資料處理裝置可在需要（通常，在僅一次的初 始化階段）時產生一隨機化數值，儘管該隨機化數值先 前不可預測，但隨後可被可靠地讀取及再讀取。 該先則不可預測的、隨機化數值可提供數個應用，諸 如，用於安全或加密上下文中，且因此在一個實施例中， 該資料處理裝置經配置以提供該隨機化數值作為該資料 處理裝置之唯一識別符。 雖然在-些實施例中，該氧化物崩潰電路系統經配置 以監測該介電氧化層對該應力電壓之該回應，同時該介 電氧化層仍被施加該應力電壓；纟是在纟他實施例中， 該氧化物崩㈣測電路系統經配置以，量測該介電氧化 層對該應力電壓之該回應，乃在該應力電壓電路系統已 自該晶格之該介電氧化層移除該應力電壓之後。 g 儘&可以數個方式提供該複數個晶格’但在-個實施 例中該複數個晶格經佈置為一陣列，其中該陣列包含 17 201214276 經配置以使彳于可存取一個別晶格之列及行選擇電路系 統。 儘管可以數個方式提供該個別晶格存取，但在一個實 施例中，該陣列中之每—行具有—相關聯位元線，其中 在每一灯中’彼仃中該等晶格經選擇性耦接至該相關聯 位元線，且其中„亥陣列中之每—列具有一相關聯字線， 其中该相關聯子線之—字線訊號之判定選擇彼列中該等 晶格，以使得彼等晶格經連接至各別位元線。 在一個貫施例中，每一曰；I；夂—人. _ 母日日格包含：一設備，該設備具 有該"電氧化層’一厚氧化物開關，該厚氧化物開關經 配置以選擇性隔離具有該介電氧化層之該設備；以及一 字線開關，該学線開關經配置以當判定一相應字線訊號 時’將該設備選擇性連接至各別位元線。提供一厚氧化 物開關可保護向該介電氧化層施加應力時，免受施加於 具有该介電氧化層之該設備之高電壓。 儘管認識到該晶格可採用數個形式，但在一個實施例 中，該晶格包含一薄氣化必J Φ六sa 碍虱化物電谷器。此外，在一個實施 例中，該薄氧化物電容器包含—薄氧化物svt電晶體， 該薄氧化物SVT電晶體具有-源極-沒極輕接。 如上所提及，回應於施加該應力電壓的該介電氧化層 之朋潰本質上為-單向製程（儘管，亦存在上文提及之 適度量之自行復原）。因此，兮儿&山 此該氧化物崩潰製程可包含該

S 介電氧化層之該電阻的一不可逆改變。以另一方式觀 察，該氧化物崩潰製程可包含該介電氧化層之該電阻的 18 201214276 一非暫態改變。以又另一方式觀察，該氧化物崩潰製程 可包含該介電氧化層之實體結構的一非暫態改變。 自一第二態樣觀察，本發明提供一種在包含一晶格之 一資料處理裝置中產生一隨機化數值之方法，該晶格包 含—介電氧化層’該方法包含以下步驟：在該晶格之該 介電氧化層上施加一應力電壓，以使一氧化物崩潰製程 出現；藉由量測該介電氧化層對該應力電壓之一回應來 決定該氧化物崩潰製程之一當前程度；以及根據該氧化 物崩潰製程之該當前程度決定一隨機化數值。 自一弟二怨樣觀察’本發明提供一種資料處理裝置， 該資料處理裝置包含：一晶格，該晶格包含一介電氧化 層；應力電壓構件，該應力電壓構件用於在該晶格之該 介電氧化層上施加一應力電壓，以使一氧化物崩潰製程 出現；氧化物崩潰偵測構件，該氧化物崩潰偵測構件用 於藉由量測該介電氧化層對該應力電壓之一回應來決定 該氧化物崩潰製程之一當前程度；以及隨機化數值決定 構件，該隨機化數值決定構件用於根據該氧化物崩潰製 程之§亥當如程度決定一隨機化數值。 【實施方式】 第1A圖不意地圖示晶格10包含電容器之簡單佈置， 該電容器具有介電氧化層。向晶格1〇施加應力電壓 VSTRESS，以設法在介電氧化層中引起氧化物崩潰製程。 提供比較ϋ 20 W量測介電氧化層對應力電壓之回應，特 19 201214276 定言之，藉由量測在連接至接地之（標稱）電阻器r上 之電壓。最初’介電氧化層之電阻較高且所量測電壓並 未超過比較器所使用的參考電壓Vref。然而，不久之後， 向介電氧化層施加應力電壓使介電氧化物開始崩潰且介 電氧化物變得更具導電性。此舉使晶格1〇上之電壓降減 小且使比較器20所量測的電壓增大。當比較器2〇所量 測的電壓超過VREF時，則比較器之輸出訊號改變狀態， 從而指示氧化物崩潰事件已出現。如在下文更詳細的論 述’可利甩單個晶格中氧化物崩潰事.件之出現，或（如 第圖中所示）可提供數個此類晶格（爲了清楚起見此 處僅圖示其中四個）且可同時使用各別比較器之輸出。 第2A圖圖示對經受應力電壓之兩個不同介電氧化層a 及B而5介電氧化物崩潰製程如何不同。此外，可見對 任一介電氧化層而言，介電質崩潰之進程並非平滑，而 是遵循不穩定的進化。然而，整體趨勢的相同之處在於 經受應力電壓的層MB呈現漸增的導電率，從而允許 由比較器所量測的電壓（參見第丨A圖）達到超過比較器 之參考電壓Vref之某點。本文將該出現稱為氧化物崩潰 事件。此舉何時發生之精確時序（1及1分別針對A及 ，）為不可預測的，且以下所描述的實施例利用該不可預 生作為產生隨機化數值之隨機源。通常，若介電氧化 層之大型樣本接受應力電壓，則時間將遵循具有有限方 差之常態分佈，如第2 B圖中所示，該時間用於該等層之 導電率足夠上升至應達到的VREF。 20 201214276 本發明之不同實施例以不同方式利用該分佈，如在下 文更詳細的論述。在一個實施例中，一次為單個晶格施 力應力’且利用該特定晶格（針對該特定應力迭代）何 時將開發成為應達到的vREF之足夠導電率之不可預測 性，以產生隨機化數值之位元串流。在另一實施例中， 同時為一陣列之晶格施加應力，且利用哪些特定晶格將 經歷氧化物崩潰事件之不可預測性，以產生隨機化數 值。現描述該等實施例。 第3圖示思地圖示第一貫施例中之資料處理裝置，其 中包含介電氧化層之晶格用以產生隨機二元串流。在該 實例中，介電氧化層位於薄氧化物sv丁電晶體1〇()内， -中4 % M體之源極及汲極連接在一起以形成金屬氧化 物半導體電容器（MeW 0xlde Semi⑶ m〇SCAP),感測放大器1〇5提供比較電晶體i〇〇之輸出 電麈與參考電壓SA—VREF之比較器。應注意，為清楚地 說明，未圖示標稱電阻，該標稱電阻將電晶體ι〇〇連接 至接地。 在向電晶體100施加應力電壓的同時賦能脈衝產生器 lio,且所得脈衝訊號由位元計數器115計數在該實例 中，該位兀計數器由序連正反器12〇實施。因此，位元 汁數器自向電晶體1 〇〇施加應力電壓時開始執行，直至 電晶體1 00之輸出電壓超過SA_VREF，從而使脈衝的產 生停止及因此計數器停止之時間點停止執行。 如上文參閱第2B圖所述，由於介電質崩潰時間（ttb) 21 201214276 遵循具有有限方差之常態分佈，所以所產生計數值將相 應地遵循具有有限方差之常態分佈，假定計數器具有足 夠大小》在許多數位處理系統中，此舉並沒有具有均勻 位元分佈之所產生隨機位元串流理想。如第3圖中所示， 藉由截斷計數值、廢除較高階位元，同時保留較低階位 凡以作為隨機二元串流輸出，所提供的佈置解決了此問 題。取決於特定系統之要求，廢除預定數目N的高階位 元。較低階位元形成具有均勻位元分佈之高品質隨機化 位元串流，因為該等較低階位元必定已在計數器中翻轉 至少2次。或者，若與TTB相比較計數器可表示之 曰寸間長度較小，則计數器之所有位元將翻轉。若此舉發 生足夠次數，則計數值可能已具有均勻分佈且可能不需 要此類截斷。 第4圖不意地圖不提供晶格陣列2〇〇之佈置之系統層 次圖，晶片上系統控制器21〇可自晶格陣列2〇〇中選擇 個別晶格以根據彼選定晶格之氡化物崩潰出現之時間產 生隨機化位元串流。藉由列選擇訊號r〇w_sel及行選擇訊 號bl_sel來選擇晶格陣列2〇〇内之個別晶格。訊號 row—sel為對應於16列晶格之4位元數值，且七丨―“丨丨為 對應於8行晶格之3位元數值。由選定晶格產生的 「breakdown—detected」訊號用以停止3〇位元計數器 215 „亥3 0位元6十數器2! 5開始於向選定晶格施加應力 電壓之時。在該實例中，經由除2單元225自晶片上快 速時脈220導出待計數之脈衝訊號。 22 201214276 第5圖更詳細地示意地圖示第4圖中所示之晶格陣列 200之内部配置。可見’晶格陣列2〇〇包含128個晶格（8 行及16列）。晶格陣列進一步包含行解碼電路系統25() 及字線解碼電路系統255 °因此，藉由判定相關位元線及 字線訊號’系統控制器可選擇待施加應力之特定晶格。 相關感測放大器S A監測連接至彼選定晶格之位元線之 輸出電壓。位元線訊號亦操縱最後多工器26〇以提供 「breakdown_detected」訊號 ° 在該貫施例令，事實上每一晶格為包含三個電晶體之 3-T晶格。待施加應力之電晶體27〇為薄氧化物svt電 晶體，其中該電晶體之源極連接至該電晶體之汲極以形 成MOSCAP。該結構連接至厚氧化物「阻隔」電晶體275， 厚氧化物「阻隔」電晶體275本身進一步連接至由字線 驅動之薄氧化物svt電晶體280。字線電晶體280將晶 格連接至相關位元線BL。在該實施例中，厚氧化物電晶 體275 (由相關字線訊號—一在第5圖中一般標示為 CeU-〇n)平行切換至薄氧化物字線設備280。 第ό圖示意地圖示產生隨機位元串流之實施例（諸如， 參閱上文第3圖至第5圖所描述之彼實施例）中所採用 的一系列步驟。首先，在步驟3〇〇選擇將施加應力之下 曰a格’且在步驟3 〇5向選定晶格施加應力電壓且啟動 二元計數器。在步驟31〇,藉由興參考電壓乂^相比較’ 監測位兀線電壓。若位元線電壓尚未超過參考電壓vref 步驟3 1 5 )則藉此持續監測位元線電壓。在位元線電g 23 201214276 壓超過參考電壓Vref之前’步驟31〇及步驟3is之監測 持續進行。 一旦位元線電壓經決定為已超過VREF，則在步驟320 心止。十數器且自晶格移除應力電壓。在步驟3 2 5，使用由 5十數盗提供的截斷崩潰時間（TTB)數值產生隨機位元串 流。如上所述，藉由移除預定數目之高階位元來執行該 截斷。 亦决定（步驟330 )由計數器提供的TTB數值是否由 於該數值低於下限而變得過短。若不是，則流程返回至 步驟300以向陣列中下一晶格施加應力。然而，若發現 TTB數值過低，則在步驟335增大參考電壓Vref。在步 驟340，決定Vref是否已達到其最大值；且若VREF尚未 達到其最大值，則流程返回至步驟3〇〇以向下一晶格施 加應力。然而，若在步驟340，Vref已達到其最大值， 則μ私進入步驟345，其中應力電壓降低且將參考電壓 VREf重置為最小值。最後，在步驟35〇，決定應力電壓 是否已達到預定最小值。若沒有，則流程再次經由步驟 3 00進行，但是若應力電壓已達到預定最小值，則決定應 力電壓不可進一步降低且在步驟355流程停止。 已製造基於第2圖、第3圖及第4圖中所示具有128 個晶格之彼系統的示例性系統，以達成在65 nm CM〇s 積體電路中測試之目的、消耗〇 〇〇丨2 mm2之面積及使用 2 mW之功率。該系統在測試中產生n kb/s之隨機資料。 系統時脈頻率為650 MHz (減半至325 MHz用於計數訊 24 201214276 號）且VDD為1.1 v。在經佈置以田 曰 > 罝以用循環方式依次向每 一日日格施加應力之實施的65 n ^ 谓菔電路中，每一閘極 氧化物能夠產生約丨_2千萬位元。 A ^ 因此’可在晶片上產 生的位元總數大於十億。在需要1 — 位几隨機產生的會 期金鑰（例如，在SSL交易中） 夂不例性密碼應用的背 景中考慮該情況，可見該實施中血 一虫閘極氧化物可產生 78,125個對稱金鑰。因此，作 產生的128位元數 值之源的晶格陣列之使用期限^ ^ ^ ^ ^ ^ ^ ^ ^ 、巾肘易於超過晶格陣列 嵌入其中之設備之使用期限。者 刈田然，错由改變閘極氧化 物之數目，可易於調整所產生位元之數目。 一第7圖圖示虛擬隨機二元序列之比較，該等虛擬隨機 一兀序列產生自7位元線性回授位移暫存器⑴娜 feedback shift register; LFSR)、冗的位數及在截斷之前及 之後來自上述實施的數值。黑色像素指示〇而白色像素 指示1。將位元自頂部至底部、隨後自左至右連續置放於 每一影像中。可清楚地看見，LFSR及預截斷序列顯示可 見圖樣，而π的位數及截斷後實施序列未展示此類圖樣 且（至夕在視覺上）呈現為完全隨機。由該實施產生之 位元串流亦接受NIST 8〇〇_22測試套之測試。截斷序列 (亦即，移除較高階位元）通過具有統計顯著性之所有 十五個NIST測試。應注意，不需後處理來達成此目的。 該效能超過序言中提及的先前技術隨機數產生器之效 第8A圖及第8B圖示意地圖示第二實施例，其中晶格 25 201214276 陣列暴露於應力電壓達相同應力時間並同時施加應力。 在應力時間結束處（並非在應力時間期間，如在第—實 施例中），使用能夠決定哪些晶格已經歷氧化物崩潰事件 之比較器之感測放大器參考值來讀出晶格。應注意施 加於每一晶格之應力電壓在該實施例中可比在先前實施 例中更具「攻擊性」，因為此處目的在於有意5丨起某些晶 格之顯著程度的氡化物崩潰’以使得隨後可在已經歷該 氧化物崩項事件之彼等晶格與尚未經歷該氧化物崩潰事 件之彼等晶格之間進行容易地區別。相反，在如上所述 之第-貫施例中’施加更適度的應力電壓是較佳的，從 而足以在所需時間標度上引起氧化物崩潰而不會對氧化 層造成多於必需的損壞’以便每—晶格可被再使用多次 以供隨機數之產生。 在第8A圖中，存取電路系統（行及列選擇）基本上與 第4圖及第5圖中描述的實施例相同，且為了簡便起見 此處不再重複該描述。笫—者^ 弟 只她例與該實施例之間的本 質差異在於上述設定庫. 疋應力電壓之方法及此外的以下事 貫·在苐一貫施例中’ 一 _分僅J忘山 ”人僅項出一個晶格，而在該實 施例中’同時讀出所有晶柊据。 匁日日匕以括供128位元數值。該128 位元數值係用作含有該裝置

衣直之6又備之唯一 ID。該唯一 ID 可例如用以執行使用者許可说 可斤I证’或作為安全協定之一部 分0 第8B圖圖示第8A圖中 所示陣列中之晶格興關於第一 實施例之第5圖中所示陣列中之彼等晶格在配置上之差 26 201214276 異°每-晶格亦為包含三個電晶體之3_τ晶格。待施加 應力之電晶體370亦為薄氧化物SVT電晶體，其中該電 晶體之源極連接至該電晶體之汲極以作為M〇SCAP。該 結構連接至厚氧化物「阻隔」電晶體375,厚氧化物「阻 隔」電晶體375由VBT訊號控制以在應力期間隔離薄氧 化物字線設備380舆M〇SCAp 27〇之高電壓。薄氧化物 字線設備380由相關字線訊號WL控制，以在發生於應 力週期後之讀取程序期間將M〇SCAp 37〇連接至位元 線。應力週期實際上為一迭代系列的應力間隔，在每一 應力間隔結束處進行讀取，以使得當大約—半晶格已經 歷氧化物崩潰事件時可監測該讀取。該迭代程序描述如 下。 第9圖不意地圖示第二實施例中所採用的一系列步 驟其中陣列中所有晶格經同時施加應力以產生裝置之 唯一 ID。流程開始於步驟4〇〇，其中向陣列中所有晶格 轭加應力電壓。施加應力電壓達預定時間增量週期（步 驟4〇5) ’且隨後（在移除應力電壓情況下）在步驟41〇 喝出日日格。在一個變量中讀出所有晶格（「整體」演算 法）。在一替代變量中，僅讀出晶格之子集（「金絲雀」 演算法）。隨後，在步驟415，決定是否大於一半的已讀 出之彼等晶格已經受氧化物崩潰。若沒有，則流程返回 至步驟400 ’其中向陣列中所有晶格再次施加應力電壓。 然而’一旦已達到50%目標，則在步驟420，使應力電 壓舆未經戈:氧化物崩潰事件之彼等晶格分離。換言之， 27 201214276 向已具有氧化物崩潰之彼等晶格再次施加應力電麼達另 -週期。言玄「後燃」製輕尤其針對恰好超過氧化物崩潰 準則（亦即，相關比較器恰好指示讀出電壓已超過參考 電壓）之彼等晶格。後燃製程設法進―步向邊界情況施 加應力，以使得當一些經施加應力之氧化層隨後出現自 打復原時，該等晶格不會返回至該等晶格將讀取為未經 歷氧化物崩潰事件之狀態。 隨後在步驟425，使應力電壓興所有晶格分離。此時， 完成唯一 m之產生程序，且第8圖中所圖示之最後兩個 步驟展示可如何讀出因此產生的唯一1〇數值。因此，在 步驟430，流程等待直至唯_ ID數值被要求。在步驟 435,使用非應力電壓讀出所有晶格，非應力電壓亦即， 足以決定哪些晶格先前已經歷氧化物崩潰事件，而高度 不足以引起進一步氧化物崩潰之非應力電壓。隨後，流 程返回至步驟430循環，直至下一次要求讀出唯一出數 值。 以下附錄參閱第1〇圖提供第二實施例之特定實例的進 一步描述。 附錄——〇XID:使用氧化物崩潰的晶片上一次隨機ID 產生 摘要 提供一種新的晶片ID產生方法，該方法制衡氧化物崩 頃之Ik機及永久特徵。在6S nm CM〇s中實施128b山 陣列’且提供用於肖氧化物施加應力之兩種演算法，從 201214276 而展示矽量測中幾乎理想的漢明距離63·92及在電壓及 溫度上之一致ID。 晶片ID系統用以執行使用者許可證以及用於通訊及安 全協疋中。在該等應用中，期望在應用點產生晶片上id， 因此保證ID在首次使用之前未知。此舉避免需要使用熔 絲程式化在晶片外預產生的ID，將ID暴露於人類介入 之程序，及可能受損的電腦儲存。

b曰片ID產生之關鍵要求在於，所產生ID僅唯一對應 彼晶片，且ID不依時間及環境而變化。藉由在產生期間 使用大的位元寬度（例如，128位元/ID)且確保高度隨 機性，使兩個晶片ID具有所有或許多相同位元之機率最 小化。先前方法依靠設備之間的固有閾電壓（Vt)不匹配， 藉由量測設備電流⑴或朝G《1狀態偏斜之固有SRAM 位元晶格[2]來偵測該閾電壓不 Π付心 曰曰 體對之間的Vt不匹配可極小，從而難以為給定晶片 複產生相同的ID。因&，先前方法呈現連續ι〇讀數 間的少數位7L轉換（亦即，ID具有非零的自行漢明 離），從而使晶片ID之使用及可靠性複雜化。 提供一種使用氧化物崩潰產生晶片1〇之新方法，該 法稱為0X1卜吾人制衡以下事實：氧化物崩潰具有： 隨機效應[3](處於相同應力狀況之下，—個氧化物可 裂在另-相同氧化物之前）’且亦具有突變性及永久性 ，此，可隨時間及環境條件改良ID穩定性。—旦氧化： 朋清’氧化物之電阻自幾乎無限的數值變為大約觀！ 29 201214276 kii級[4J ’從而使一次可妥口斗' 土 人了％式化陣列[5,6]變得普及。該 工作中162 ID產生器之矽詈 /里阅顯不所產生的ID幾乎理 想的隨機性，從而使1D唯—性最大化。建 谓測先前1D產生；若ID在首次使用時為非零，則此舉 指示ID係經由可能侵入而得以先產生且可能受損。 建議的系統及ID產生之方法 ' 〇XID由記憶體陣列植成，該記憶體陣列由使用薄氧化 物MOSCAP作為炼絲元件之3_τ $憶體晶格組成（第 專]圖及第_]圖）。陣列具有16.8行總計128 個晶格’其中每—晶格可經由位元線及感測放大器讀 取將陣歹j令所有氧化物暴露於45v應力電壓及相同的 應力時間。儘f 128種氧化物之崩潰時間遵循隨機分佈， < ^刀佈之平均值難以決定先驗分佈且由於氧化物厚度 之變化’所以晶片間可能有所變化。因此，將所有晶片 暴露於預設應力時間將可能導S OxID ft顯著部分的 氧化物王。P破裂或未破裂。因此，吾人建議動態調整應 力時間以確保所有氧化物中接近*-半破裂而另-半仍然 701之兩種演算法。兩種演算法皆強調使用晶片上控制 器以小時間辦Iβ π , 门增里之陣列。在第一演算法中，在每一應力 1隔之後4出整個陣列。最初，陣列將讀取幾乎都是〇， 且田氧化物開始失效時逐漸含有更多卜當1超過〇時， 應力迭代铁I B Th 〜、、此且ID完成。藉由動態檢查每一應力間隔後 之陣列努夬負巨 κ心’演算法自動適應於氧化物之整體狀況，從 而為更|古】—πρ本

S 男』罪的陣列提供額外應力。在施加應力期 30 201214276 間，演算法亦為電壓波動提供抗擾性。 該方法之一個缺陷在於，所有產生的⑴將具有幾乎相 同數目個0及1。儘管此舉不會降低⑴之隨機性，但此 牛的確降低了可能ID置換之數目。對128b ID而言，可 b置換之數目減少 '約23·8倍。因此，若需要ID之等 效池作為標準隨機m，則位元之數目必須增大（例如， 對128b ID而言，增大4位元或約3%)。因此，吾人建 4第—肩异法，該演算法使用一小組的金絲雀晶格以預 、'J用於鉦個陣列之應力迭代之數目。在該情況下，在每 —應力間隔後僅讀出規定為金絲雀晶格之晶格，且另 外，當50。/。金絲雀晶格破裂時陣列應力終止。由於金絲 雀晶格與陣列中之剩餘物之間的隨機變化，所以產生一 較大組的ID置換。 實施且比較兩種演算法。在使用任一演算法產生ID之 後，執行最後「後燃」階段，其中所有破裂氧化物經強 有力地施加應力達較長持續時間。由於應力隔離之限 制，所以少量邊界氧化物亦可能崩潰。因此，該製程犧 牲了較小漢明距離降級（量測為2_3%)，以達到在環境 條件中之較高讀取操作穩固性。

S 3-T位元晶格（第1〇[c]圖）由以下組成：由字線驅動 之薄氧化物SVT電晶體、厚氧化物2.5 VI/〇「阻隔」電 晶體、與連接S/D而成為MOSCAP之薄氧化物SVT電晶 體。該位元晶格類似於[4,7]中的3-T晶格。在應力期間， 厚氧化物電晶體分離薄氧化物字線設備舆M〇SCAp之高 31 201214276 電壓。對未破裂氧化物而言，故意存在由於高VDD (對 4.5V之VDDH而言為0.7V)處的高洩漏而在M〇SCAp 上累積之小電壓。此舉保護尚未為應力所選擇的氧化 物。最小尺寸的厚氧化物電晶體及字存取電晶體之電阻 限制晶格電流。在晶格讀取期間，VDDH短路至VDD。 對實驗而言，可立刻或以列、行或晶格為丨28種氧化物 施加應力。 量測結果 以標準的65 nm CMOS技術實施〇xiD。對實驗而言， 自晶片外引入阻隔電晶體之閘極電壓（VBT)及感測放大 器參考電壓，但該等電壓亦可產生於晶片上。吾人在室 溫下將如上所述之整體應力演算法應用於162陣列，且 將基於金絲雀之演算法應用於144陣列。兩個完全隨機 的ID應平均具有精確為id位元總數一半之漢明距離。 比較所有ID位元序列對（分別為13〇41對及1〇296對）， 整體演算法之平均漢明距離為63 92，該值接近於理想數 值64 (第i〇[D]圖八金絲雀演算法之平均漢明距離為 61.79’從而意味著隨機性與m設定大小之折衷（第i〇[e] 圖）。讀取功率為每位元0.34 PJ (表1)。在重複讀取不 同環丨兄蜂件中ID之後，測試144陣列之自行漢明距離。 結果顯示0自行漢明距離與丨丨V標稱電壓偏離最多達 100 mV之供應電壓且橫跨溫度〇β(：至以它。第i〇[g]圖 及第10[H]圖展示自行漢明距離隨橫跨溫度之電壓及感 測放大器讀取限度而變。第1〇[1]圖展示針對每一晶格位 32 201214276 置、在所有陣列上平均化、無明顯的空間人為產物之所 產生位元。在第1 〇[F]圖中展示典型陣列中每一氧化物之 崩潰時間之空間分佈。表丨提供〇xID與相關先前工作 [1，2]之比較，從而顯示了改良能量、穩定性及密度。第 1 〇[J]圖展示在所有陣列上應力間隔之數目。第！ 〇[κ]圖展 示ΒΒ片顯微照片及晶片統計量被包括在表2中。 參考文獻 [1] Κ· Lofstrom 等人，ISSCC，第 372-373 頁，2000 年。 [2] Y.Su、J.Holleman、B. Otis，ISSCC，第 406-407 頁， 2007 年。 [3] J. Stathis，J. of Applied Physics，第 5757-5766 頁， 第86卷，1999年11月。 [4] J. Kim 及 K. Lee，Electron Device Letters，第 589-591 頁，2003 年 9 月。 [5] P· Candelier 等人 ’ iRPS，第 169_173 頁，2〇〇〇 年。 [6] H. Ito 及 T. Namekawa’ CICC，第 469-472 頁，2〇〇4 年。 [7] H-K Cha 等人 ’ JSSC ’ 第 2115-2124 頁，第 41 卷， 第9號，2006年9月。 儘管已在本文中描述本發明之特定實施例，但顯而易 見本發明並不限於此，且可在本發明之範疇内進行許夕 修改及添加。舉例而言，在不脫離本發明之範疇 J贯況 下，可將以下依附項之特徵結構與獨立項之特徵結樽進 33 201214276 行各種組合。 【圖式簡單說明】 …连从乃式，參閱附圖中所示 例來進—步描述本發明，在附®巾： ％之貫施 第1A圖示意地圖示向介電氧化層施加應力電 配置用於偵測介電氧化層中 ^ 統； τ氧化物朋潰事件之電路系 第1Β圖示意地圖示可摘測氧化物崩潰事件之 之介電氧化層設備； -第2Α _圖示在電壓量測方面兩個不同介電氧化層之 不例性介電氧化物崩潰進程； 曰 第2Β圖圖示時間對介電氧化層之大型樣本之介電質 崩潰的常態分佈； 第3圖不意地圖示使用施加應力電壓與偵測氡化物崩 潰事件之間的時間來產生隨機位元串流的一個實施例之 佈置及操作； 第4圖示意地圖示可選擇晶格陣列中個別晶格作為用 於偵測氧化物崩潰事件之源晶格以產生隨機位元串流之 一實施例； 第5圖更詳細地圖示第4圖一個實施例中所示之晶格 陣列之配置； 第6圖示意地圖示根據一個實施例產生隨機位元串流 所採用的一系列步驟；以及 g 34 201214276 第7圖提供四種不同演算法之隨機化品質之圖解說明; 第8A圖示意地圖示在一個實施例中一陣列之晶格及 可產生唯一裝置ID之相關聯選擇及讀出電路系統；第8B 圖不意地圖示第8A圖實施例中晶格之配置； 第9圖示意地圖示在一個實施例中產生唯一【ο所採用 的—系列步驟；以及 第1〇圖（以兩個部分）圖示一個實施例之實施之各 特徵。 【主要元件符號說明】 1〇 1〇0 Π〇 12〇 2l〇 220 25〇 26〇 275 晶格 20 電晶體 105 脈衝產生器 115 序連正反器 200 晶片上系統控制器 215 晶片上快速時脈 225 行解碼電路系統 255 最後多工器 270 厚氧化物「阻隔」電280 曰狹 B曰Μ 3〇〇 3 1 〇 320 步騾 步騾 步驟 305 315 325 比較器 感測放大器 位元計數器 晶格陣列 3 0位元計數器 除2單元 字線解碼電路系統 電晶體/MOSCAP 薄氧化物SVT電晶 體/字線電晶體/薄氧 化物字線設備 步驟 步驟 步驟 35 201214276 330 步驟 335 步驟 340 步驟 345 步驟 350 步驟 355 步驟 370 電晶體/MOSCAP 375 厚氧化物「阻隔 晶體 380 薄氧化物字線設備 400 步驟 405 步驟 410 步驟 415 步驟 420 步驟 425 步驟 430 步驟 435 步驟 V STRESS 應力電壓 SA_ VREF參考電壓 V ref 參考電壓 R 電阻器 WL 字線訊號 SA 感測放大益 BL 位元線 row sel 列選擇訊號 bl sel 行選擇訊號 s 36

Claims (1)

1. 201214276 七、申請專利範圍： 1. 一種資料處理裝置，包含： 一晶格’該晶格包含一介電氧化層； 應力電壓電路系統，該應力電壓電路系統經配置以在 該晶格之該介電氡化層上施加一應力電壓，以使一氧化 物崩潰製程出現； 氧化物崩潰偵測電路系統’該氧化物崩潰偵測電路系 統經配置以藉由量測該介電氧化層對該應力電壓之一回 應來决疋s玄氧化物朋潰製程之一當前程度；以及 隨機化數值決定電路系統，該隨機化數值決定電路系 統經配置以根據該氧化物崩潰製程之該當前程度決定一 隨機化數值。

   預定程度。 置，其中該隨機化數值決 間週期量測之一變換版本 3.如請求項2所述之資料處理裂置 定電路系統經配置以根據該時間 決定該隨機化數值。 37 201214276 4. 如請求項3所述之資料處理裝置，其中該隨機化數值決 定電路系統經配置以根據該時間週期量測之較低階元素 決定該隨機化數值，及廢除該時間週期量測之至少一個 較高階元素。 5. 如請求項4所述之資料處理裝置，其中該隨機化數值決 疋電路系統包含一位元計數器’該位元計數器經配置以 產生指不該時間週期量測之一位元計數值；且其中該隨 機化數值決定電路系統經配置以廢除該位元計數值中之 一預定數目的最高有效位元，及使用剩餘的較低有效位 元作為該隨機化數值。 6. 如請求項2所述之資料處理裝置，其中該應力電壓電路 系先經配置以當該氧化物崩潰事件出現時自該介電氧化 層移除該應力電壓，以使得該氧化物崩潰製程在該介電 氧化層上之進一步進程中斷。 7. 如请求項2所述之資料處理裝置，其中該氧化物崩潰偵 測電路系統包含一比較器，該比較器經配置以比較一氧 化層電屋興—參考電壓’該氧化層電壓量測於該晶格之 一輸出處。 8·如凊求項7所述之資料處理裝置，該資料處理裝置經配 置以使侍，若被決定的該時間週期量測低於一較低時$ 38 201214276 限 則該氧化物崩潰偵測電路系統增大該參考電壓 9·如請求項8所述之資料處理裝置，該資料處理裝置經配 置以使得’若該參考電壓達到一預定參考電壓極限，則 該應力電壓電路系統減小該應力電壓且該氧化物崩潰偵 測電路系統將該參考電壓重置為一最小參考電壓。 1 〇’如β求項2所述之資料處理裝置’該資料處理裝置包含 複數個晶格’該複數個晶格中之每—晶格包含該介電氧 化層， 其中該應力電壓電路系統經迭代配置，以在該複數個 晶格中之每-晶格之該介電氧化層上依次施加該應力電 壓’直至該氧化物崩潰事件出現於每—者中。 η.如，求項1G所述之資料處理裝置，其中該隨機化數值 、疋電路系統經配置以串聯來自該複數個晶格之隨機化 數值，以產生一隨機位元串流。 r托項1所述之資料處理裂置，該資料處理裝置包含 複數個晶格’該複數個晶格中之每一晶格包含該介電乳 化層， 其中該應力電壓電路系統經配置以在該複數個晶格 中之每—晶格之該介電氧化層上同時施加該應力電壓達 一應力週期； S 39 201214276 該氧化物崩潰偵測電路系統經配置以決定對於每一 晶格而言，是否已出現一氧化物崩潰事件，該氧化物崩 潰事件對應於該氧化物崩潰製程之一預定程度；以及 该隨機化數值表示在該應力週期期間該複數個晶格 中何者已經歷該氧化物崩潰事件。 13.如請求項12所述之資料處理裝置，其中該隨機化數值 決定電路系統經配置以產生作為一二元序列之該隨機化 數值，藉由該複數個晶格中之一相應晶格是否已出現該 氧化物崩潰事件來決定該二元序列中之每一位元。 14. 如請求項12所述之資料處理裝置，其中該應力電壓電 路系統經配置以隨時間增量施加該應力電壓；以及 該隨機化數值決定電路系統經配置以在每一時間增 量之後決定已經歷該氧化物崩潰事件之一組晶格。 15. 如請求項14所述之資料處理裝置，其中該應力電壓電 路系統經配置以當至少一預定比例之該複數個晶格已經 歷該氧化物崩潰事件時終止該等時間增量。 1 6.如請求項15所述之資料處理裝置，其中該預定比例為 該複數個晶格中之一半。 17.如請求項14所述之資料處理裝置，其中該隨機化數值 S 40 201214276 決定電路系統經配置以決定來自該複數個晶格中一減少 晶格組中的該組晶格。 18.如請求項12所述之資料處理裝置，其中該應力電壓電 路系統經配置以在該應力週期之後向已經歷該氧化物崩 潰事件之彼等晶格再次施加該應力電壓達一預定額外週 期。 19.如請求項12所述之資料處理裝置，其中該資料處理裝 置進步包含晶格s買取電路糸統，該晶格讀取電路系統 系統經配置以在該複數個晶格中之每一晶格之該介電氧 化層上施加一非應力電壓，以讀取該隨機化數值。 2〇.如請求項19所述之資料處理裝置，其中該資料處理裝 置經配置以提供該隨機化數值作為該資料處理裝置之— 唯一識別符。 21.如請求$ 12所述之資料處理裝置，其中該氧化物崩潰 摘測電路系統經配置以量測該介電氧化層對該應力電麗 之該回應，乃在該應力電壓電路系統已自該晶格之該介 電氧化層移除該應力電壓之後。 其中該複數個晶格經 .如明求項1所述之資料處理裝置， 佈置為一陣列， £ 41 201214276 其中4陣列包含列及行選擇電路系統，該列及行選擇電路 系統系統經配置以使得可存取一個別晶格。 23·如叫求項22所述之資料處理裝置，其中該陣列中之每 行具有—相關聯位.元線，其中在每一行中，彼行中該 等晶格經選擇性耦接至該相關聯位元線；以及 其中該陣列中之每一列具有一相關聯字線，其中該相 關恥字線之一字線訊號之判定選擇彼列中該等晶格，以 使得彼等晶格連接至各別位元線。 24. 如請求項23所述之資料處理裝置，其中每一晶格包含： 5又備’該設備具有該介電氧化層； 一厚氧化物開關’該厚氧化物開關經配置以選擇性隔 離具有該介電氧化層之該設備；以及 一子線開關，該字線開關經配置以當判定一相應字線 訊號時’將該設備選擇性連接至各別位元線。 25. 如請求項1所述之資料處理裝置，其中該晶格包含一薄 氧化物電容器。 26. 如請求項25所述之資料處理裝置，其中該薄氧化物電 容器包含一薄氧化物SVT電晶體，該薄氧化物SVT電 晶體具有一源極-没極编接。 42 201214276 ’其中該氧化物崩潰製 不可逆改變。 ’其中該氧化物崩潰製 的—非暫態改變。 27.如請求項1所述之資料處理裝置 程包含該介電氧化層之電阻的— 置’其中該氧化物崩潰製 的一非暫態改變。 28.如請求項1所述之資料處理裝 程包含該介電氧化層之該電阻 29.如請求項【所述之資料處理裝置 程包含該介電氧化層之實體結構 3〇·-種在包含一晶格之一資料處理裴置中產生一隨機化 數值之方法，該晶格包含-介電氧化層，該方法包含以 下步驟： 在該晶格之該介電氧化層上施加—應力電壓，以使一 氧化物崩潰製程出現； 藉由量測該介電氧化層對該應力電壓之一回應來決 定該氧化物崩潰製程之一當前程度；以及 根據該氧化物崩潰製程之該當前程度決定一隨機化數值。 3 1 · —種資料處理裝置，包含： —晶格，該晶格包含一介電氧化層； 應力電壓構件，該應力電壓構件用於在該晶格之該介 電氧化層上知加一應力電麼，以使一氧化物崩潰製程出 現； 氧化物崩潰偵測構件，該氧化物崩漬偵測構件用於藉 £ 43 201214276 由量測該介電氧化層對該應力電壓之一回應來決定該氧 化物崩潰製程之一當前程度；以及 隨機化數值決定構件，該隨機化數值決定構件用於根 據該氧化物崩潰製程之該當前程度決定一隨機化數值。 44