TW201212039A - Voltage regulator for a memory - Google Patents

Description

201212039 六、發明說明： 【發明所屬之技術領域】 本發明係相關於一種記憶體之電壓調整器，尤指一種可穩定輸 出電壓之記憶體之電壓調整器。 【先前技術】 當半導體科技在持續地縮小尺寸以達到更大記憶容量的同 時，為使記憶體具有更高的可靠度以及低功率消耗，晶片上的電壓 调整器就必須要具備對内部電路提供更低供應電壓的功能才能實 現對動態機存取記憶體(DRAM)的位元線感測來說，記憶單元 陣列的復原以及預充操作皆會突然以及嚴重地消耗電流；因此，在 晶片上設計-電壓調整器，可對記憶單元陣列提供具有充足以及適 當供應電流的穩定電壓位準。 。月參考第1圖，第1圖為先前技術之記憶體之電壓調整器之示 意圖。電塵調整H 100包含第一電晶體⑴、第二電晶體112、電感 15^數位提升控制電路以及類比提升控制電路。數位提升控制電路 包:第-控制單元14ι ’類比提升控制電路包含第三電日日日體113、回 授單元】20、比較單元】30以及第二控制單元】42。電感15】之苐一 端電性連接於電屋源VDD，電⑨⑸之第二端電性連接於輸入節點 4 201212039 N卜第-電晶體⑴為PM〇s電晶體，第一電晶體 性連接於輸入節點N1，第一電晶艚n 之第—端電 點心第一電晶體⑴之控制端電性；：=:於:出節 晶體112為觸s電晶體，第二電晶體m 二電 入節點N1，第二電晶體112之第 知電性連接於輸 二電晶_顧梅_— 113為NMOS電晶體，第三電晶體 弟—電曰曰體 =制端，第，"二 二電曰日體113之控制端電性連接於第二控制單元μ 包含電阻121、122，輸出節⑽之_ VCCSA可藉由;阻，2〇 122產生回授訊號WB。味單元130包含運算放地31 、 p單ΓΓΓΓ號VFB與參考電壓咖以產生控制訊號又 PDRV一ACT用來控制第一電晶體lu，使輸出節㈣之電壓 VCXSA達到穩定。電壓調整請之輸出節點 , 16〇，, vccsa 〇 ^ 連接於感測放大器16〇。第一控制單元⑷根據輸入訊號IN產生第 :=:A以控制第二電晶體112，第二控制單元142根據輸入 « IN產生第二控制訊號B以控制第三電晶體（工3。 請參考第2圖，第2圖為第1圖之操作波形之示意圖。第一控 制单疋⑷根據輸入訊號IN產生第一控制訊號A，當輸入訊號取 由低準位L上升至高準位Η時，第__訊號A由高準位Η下降 至低準位L將第二電晶體112開啟，此時電流藉由第二電晶體ιΐ2 201212039 由輸入即點N1流至輸出節點N2，所以輸人節點N1之電壓 下降’而輸出節點N2之電壓VCCSA上升。第二控制單元142根 據輸入訊號IN產生第二控制訊號B，第二㈣訊號B在第一控制 减A為低準位[時將第三電晶體113開啟，使得第—電晶體川 之控制端電錢接於地端，所以㈣喊pDRV—ACT會被拉至低 準位L j：匕時第一電晶體⑴被完全開啟。當第三電晶體a3關閉 時’控制訊號PDRV_ACT由比較單元no所決定，然而，控制訊號 PDRV-ACT會根據節點N2之電壓VCCSA而改變。因此，節點N1 之電壓VDDSA可龄在㈣贿歧㈣產生缝造成電流不連 續，而輸出節點N2之電壓VCCSA也會越來越大或產生很大的壓 降。此外，當第二電晶體112的大小或控制訊號A、B的訊號寬度 設計不當時，也會造成電流不連續。由上述可知，先前技術之電壓 調整器主要是同時啟動類比提升控制電路以及數位提升控制電路， 往往在咼壓時有數位提升控制電路之驅動脈衝寬度過大，造成回授 失效而產生振盥。 【發明内容】 因此，本發明之一目的在於提供一種記憶體之電壓調整器。 本發明係提供一種記憶體之電壓調整器，包含一第一電晶體、 一回授單元、一比較單元、一第二電晶體、一第一控制單元、一第 三電晶體以及一第二控制單元。該第一電晶體具有一第一端電性連 201212039 接於-輸人_ ’-第二端電性連接於—輸出節點，以及—控制端。 該回授早70電性連接於該輸出節點。該比較料具有—第一輸 電性連接魏賴單元，―第二輸人端时接收—參考電壓，以及 -輸出端電性連接於該第—電晶體之控制端。該第二電晶體具有一 第-端電性連接於該輸人_，—第二端電性連接於該輸出節點， 以及-控制端。該第一控制單元電性連接於該第二電晶體之控制 端’用來根據-輸人訊號產生—第—控制訊號以控制該第二電晶 體。該第三f晶體具有-第—端電性連接於該第—電晶體之控= U-端電性連接於—地端，以及—控制端。該第二控制單元 電性連接於該第三電晶體之控制端’用來根據該第—控制訊號產生 一第二控制訊號以控制該第三電晶體。 〃本發明另提供—種記龍之電壓調整器，包含—第—電晶體、 -第二電晶體、—數位提升控制電路以及—類比提升控制電^曰。該 第-電晶體具有—第—端電性連接於—輸人節點，—第二端電性連 接於-輸㈣點，以及—控制端，該輸人節點電性連接於—電壓源。 該第二電晶體具n端電性連接於該輸人節點，-第二端電性 連接於销出節點，以及—控綱。該數位提升控制電路電性連接 於該第二電晶體之控制端，該數位提升控制電路根據—第一輸入訊 號控制4第二電晶體。該類比提升控制電路電性連接於該第一電晶 體之控制端與該輸出節點’該類比提升控制電路根據 號與該輪㈣狀縣控繼第1晶體。其中，當魏=升控 制電路根據該第一輸入訊號使該第二電晶體開啟一預定時間後，該 7 201212039 類比提升控制電路接受該第二輸人魏絲_第二輸人訊號與該 輸出節點之電壓控制該第—電晶體，之後該數位提升控制電路再使 該第二電晶體_ ’使得該第—電晶體控觀之電齡該第二輸入 訊號觸發後趨向-第-電壓準位並於該第二電晶體關閉後趨向一第 二電壓準位。 【實施方式】 本毛明之電廢調整器藉由先啟動數位提升控制電路再啟動類 比提升控制電路’使電流連續以避開之前所遇到的問題。 "月參考第3圖’第3圖為本發明之記憶體之電壓調整器之第一 實施例之示意圖。電壓調整器3G0包含第-電晶體31卜第二電晶 f 312、電感35卜數位贿控制電路以及類比提升控制電路。數位 提升控制電路包含第一控制單元34卜類比數位提升控制電路包含 第三電晶體313、回授單元320、比較單元330以及第二控制單元 342。電感351之第一端電性連接於電壓源VDD，電感35ι之第二 端電性連接於輸人節點N卜第-電晶體311為PMOS電晶體，第 電BB體311之第一端電性連接於輸入節點N1，第一電晶體311之 第—端電性連接於輸出節點N2，第-電晶體311之控制端電性連接 於比較單元33G。第二電晶體312為PMOS電晶體，第二電晶體312 之第-端電性連接於輸入節點N1，第二電晶體312之第二端電性連 接於輸出節點N2’第二電晶體犯之控制端電性連接於第一控制單 201212039 元341。第三電晶體313為NMOS電晶體，第三電晶體313之第一 端電性連接於第一電晶體311之控制端，第三電晶體313之第二端 電性連接於地端，第三電晶體313之控制端電性連接於第二控制單

元342。回授單元320包含電阻32卜322,輸出節點]sf2之電壓VCCSA T藉由電阻321、322產生回授訊號VFB。比較單元33〇包含運算 放大器331，比較單元330比較回授訊號VFB與參考電壓以產 生控制訊號PDRV—ACT用來控制第一電晶體311，使輸出節點Ν2 φ之電壓^0：(^八達到穩定。電壓調整器300之輸出節點Ν2電性連 接於記憶體之感測放大器360，用來提供穩定之電壓vccsa。電感 352電性連接於感測放大器36〇。在本實施例中，第一控制單元糾 根據輸入訊號IN產生第一控制訊號A以控制第二電晶體312，第二 控制單元342根據第一控制訊A號產生第二控制訊號B以控制第三 電晶體313。 睛翏考第4圖 _ ，第4圖為第3圖之操作波形之示意圖。第一控

’早疋341根據輸入訊號W產生第一控制訊號A 上升至高準位Η時，第一控制訊號.由高:位= ^ 將第二電晶體312開啟，此時電流藉由第二電晶體3U 下^入即點Ν1流至輸出節點Ν2，所以輸入節點νι之電壓卿认 據第二，節‘_之電壓VCCSA上升。第二控制單元342根 位L ‘ϋ #U產生第二控制訊號B，當第—控制訊號A由低準 位時，第二控制訊_由低準就上升至高準 、曰曰體313開啟，使得第一電晶體3η之控制端電性連 201212039 接於地端，所以控制訊號PDRV_ACT會被拉至低準虹，此時第一 電晶體311被完全開啟。當第三電晶體313關閉時，控制訊號 PDRV—ACT由比較單元33〇所決定，由於此時第二電晶體^已經 關閉’所以控制訊號PDRV一ACT不會回到高準位H，控制訊號 PDRV_ACT將根據回授單元32〇使得第一電晶體3〗丨部分開啟產生 穩定之電壓VCCSA。也就是說，當數位提升㈣電路根據第一控 制Λ號A使第一電日日體312開啟-預定時間後，類比提升控制電路 根據第二控制訊號B與節點N2之電壓控制第一電晶體311，之後 數位提升控制電路再使第二電晶體312關閉，使得第—電晶體3ιι 控制端之龍於第二控槪郎觸發後趨向低賴準位[並於第二 電晶體312 _後趨向高電壓準位H。在本實施例中，帛二控制訊 號B由第一控制訊號A觸發，第一控制訊號A在由低準位l上升 至南準位Η時具有斜率，以使第二電晶體在第三電晶體313開 啟之後才晒。由於_訊號PDRV_ACT不會齡至高準位Η， 因此輸入節點Ν1之電壓VDDSA不會因為電流的改變而產生振 盪’而輸出節點Ν2之電壓VCCSA也可以藉由控制訊號PDRV_ACT 保持穩定。 。月參考第5圖，第5圖為本發明之記憶體之電壓調整器之第二 實施例之示意圖。電壓調整器5〇〇包含第一電晶體511、第二電晶 體515、第三電晶體513、第四電晶體514、回授單元52〇、比較單 元53〇、第一控制單元541、第二控制單元542、第三控制單元543 以及電感551。在本實施例，電壓調整器5〇〇多了第四電晶體514 201212039 =及第二控制單元543，其餘的電路則與第—實施例相同。第四電 山: 第^電性連接於輸入節點N1，第四電晶體514之第二 端電^接於輸出節點N2，第四電晶體5M之控制端電性連接於第 二控制早tl 543。第三控制單元343根據輸入訊號w產生第三控制 =虎日c，以控制第四電晶體514，當第一控制訊號八開啟第二電雜 第-控制5凡號C同時觸發開啟第四電晶體514，而第三控 制訊號C在第—控制訊號A關閉第二電晶體512經過預定時間^ 鲁之後才關閉第四電晶體514。 …月/考第6圖’第6圖為第5圖之操作波形之示意圖。當輸入 ^虎二由低準位L上升至高準位Η時，第-控制訊號a以及第三 Γ制訊號C同時由^準位H下降至低準位L分別將第二電晶體5i2 ^第四電晶體514開啟’此時電流藉由第二電晶體M2以及第四 電::二由輸入節點N1流至輸出節點N2 ’所以輸入節點N1之 單卿叫第二控制 號A由低準位L上;= 第二控制赠L控制訊

輕醉位Η時，第二控制訊號B由低準位L 繼雷二位Η將第三電晶體513開啟’使得第一電晶體311之控 主接於地端，所以控制訊號PDRV—ACT會被拉至低準位 fM5u被完全開啟。當第三電晶體_閉時， ^二控制_c才將第四電晶體514關閉，如此 :時間X可綱崎DRV_ACT辑，接著: 减PDRV—ACT彻細授單元別使得第—電晶㈣部分開啟 201212039 產生穩定之電壓VCCSA。在本實施财，第二控制訊號B由第— 控制訊號A觸發，第-控制訊號a在由低準位L上升至高準位h 時具有斜率，以使第二電晶體512在第三電晶體513開啟之後才關 閉。再者’第二控制訊號c在第三電晶體513關閉後觸發，第三控 制訊號在由低準位L上升至高準位η時同樣具有斜率，以使控制訊 號PDRV—ACT更快速的被拉高。 綜上所述’本發明提供—種記憶體之電壓調整器。電壓調整器 包合第-電晶體、第二電晶體、第三電晶體、回授單元、比較單元、φ 第控制單7C以及第二控制單元。第一電晶體由回授單元以及比較 單元所控制’用來穩定輸出節點之電壓。當第—控解元開啟第二 電晶體時’輸出節點之電壓上升’當第一控制單元關閉第二電晶體 時’將觸發第二控制單元開啟第三電晶體，以將第一電晶體完全開 啟。因此，當第三電晶體關閉時，第一電晶體可再次受到回二 以及比較單元所控制以穩定輸出節點H另外，電壓調^器= 加上第四電晶體以及第三控制單元，第四電晶體與第二電晶體同時鲁 開啟’當第三電晶體關閉時，第三控制單元將關閉第四電晶體，以 使比較單元更快的產生穩定之控制電壓。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 12 201212039 第1圖為先前技術之§己憶體之電壓調整器之示音圖 第2圖為第1圖之插作波形之示意圖。 第3圖為本發明之記_之電壓輕器之[倾例之示意圖。 第4圖為第3圖之操作波形之示意圖。 τ思 第5圖為本發明之記Μ之電壓調奸之第二實細之示意圖。 第6圖為第5圖之操作波形之示意圖。 【主要元件符號說明】 100 ' 300 > 500 電壓調整器 111、 311、511 帛一電晶體 112、 312、512 第二電晶體 113、 313、513 帛三電晶體 514 第四電晶體 φ 120 ' 320'520 回授單元 12卜 122、32卜 322、52卜 522 電阻 130、330、530 13 卜 33卜 531 141、 341、541 142、 34 卜 541 543 比較單元 運算放大器 第一控制單元 第二控制單元 第二控制單元 15卜 152、35卜 352、55卜 552 電感 13 201212039 感測放大器 160 ' 360 ' 560

14

Claims (1)

1. 201212039 七、申請專利範圍： 1.

   一種記憶體之電壓調整器，包含： 一第一電晶體，具有—第—端電性連接於-輸人節點，-第二 端電性連接於一輸出節點，以及一控制端； 回授單元，電性連接於該輸出節點； 比車乂單7C具有一第—輸入端電性連接於該回授單元，一第 ;二輸入端用來接收一參考電壓，以及一輸出端電性連接於 έ亥第一電晶體之控制端； 第電曰曰體具有一第一端電性連接於該輸入節點，一第二 二電性，於該輸出節點，以及一控制端； 第控制單7G ’電性連接於該第二電晶體之控制端，用來根 據輪入況號產生一第—控制訊號以控制該第二電晶體； 。電a曰體具有-第—端電性連接於該第一電晶體之控制 端帛—端電性連接於—地端，以及—控制端；以及 控制單兀，電性連接於該第三電晶體之控制端 ，用來根 z第控制如虎產生—第二控制訊號以控制該第三電晶 體。 ^麯1所述之賴霞器，其中該回授單元包含： 山電阻’具有-第1電性連接於該第—電晶體之第一 端’以及一第二端電性連接於該比較單元之第-輸入端； 以及 15 201212039 -第二電阻，具有-第-端電性連接於該第_電阻之第一端， 以及一第二端電性連接於該地端。 3. 如請求項1所述之電壓輕n，其中槪較單元包含： -運算放大器’具有-正輪人端電性連接於該回授單元，一負 輸入端用來接收該參考電壓，以及—輪出端電性連接於該 第一電晶體之控制端。 4. 如請求項1所述之電壓調整器，另包含： -電感，具有-第-端電性連接於一電壓源，以及—第二端電 性連接於該輸入節點。 5· 所述之_整器’其中該輪出節點電性連接於一 感測放大器。 6· 所述之電壓調整器，其中該第—電晶體以及第二電 日日體為PMOS電晶體，該第三電晶體為nm〇s電晶體。 7. 所！之電壓調整器，其中當該第-控制訊號由-低 高準位。至冋準位時’該第二控制訊號由該低準位上升至該 8.如請求項7所述之電壓咖，其中該第—控制訊號由該低準 201212039 位上升至該高準位具有一斜率。 9·如請求項1所述之電屋調整器，另包含： 一第四電晶體’具有—第—端電性連接於該輸人節點，一第二 端電性連接於該輸出節點，以及一控制端；以及 一第f控制單元’電性連接於該第四電晶體，用來根據該輸入 °孔號產生第二控制訊號以控制該第四電晶體。 鲁10.如請求項9所述之電壓調整器，其中該第一電晶體、第二電晶 體以及該第四電晶體為PM〇s電晶體，該第三電晶體為刪 雷忌艚。 11·如請求項10所述之電壓調整器，其中當該第—控制訊號由一低 2位上升至-高準位時，該第二控制訊號由該低準位上升至該 位；在該第-控制訊號由該低準位上升至該高準位經過一 • 予頁定時間之後’該第二控制訊號由該低準位上升至該高準位。 L月求項11所述之電壓調整器，其中該第一控制訊號由該低準 位上升至該高準位具有—斜率。 _ 13’種5己‘丨思體之電壓調整器，包含： 一=-電晶體，具有—第—端電性連接於—輸人節點，一第二 端電性連接於-輸出節點，以及—控制端，該輸人節點電性 17 201212039 連接於一電壓源； 第 ’m端㈣她版節點，一 電連接於該輸出節點，以及-控制端； 以及 數4提升控制電路電性連接於該第二 位提升控制電路根據+輪入喊控制該=晶體玄數 類比提升控制電路電性連接於該第一電晶體之控制端與該輸 出郎點’該類比提升控制電路根據一第二輸入訊號與該輸 出節點之電壓控制該第一電晶體； 其中’當該數位提升控制電路根據該第一輸入訊號使該第二電 晶體開啟一預定時間後，該類比提升控制電路根據該第二 輸入訊號與該輸出節點之電壓控制該第一電晶體，之後該 數位提升控制電路再使該第二電晶體關閉，使得該第一電 晶體控制端之電壓於該第二輸入訊號觸發後趨向一第一電 壓準位並於該第二電晶體關閉後趨向一第二電壓準位。 八、圖式：