TW201110125A - Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof - Google Patents

Description

201110125 六、發明說明： 【發明所屬之技術領域】 本發明係有關於快閃記憶體（FlashMemory)之存取（Access)， 尤指一種用來管理一快閃記憶體的複數個區塊之方法以及相關之記 憶裝置及其控制器。 【先前技術】 近年來由於快閃記憶體的技術不斷地發展，各種可攜式記憶裝置 (例如：符合SD/MMC、CF、MS、XD標準之記憶卡）被廣泛地 實施於諸巾。因此’這些可攜式記憶裝置中之快閃記憶體的 存取控制遂成為相當熱門的議題。 以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞 (Single Level Cell，SLC)與多階細胞（Multiple Level Cell，MLC) 兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶單 元的電晶體只有兩種電荷值，分別用來表示邏輯值〇與邏輯值i。 另外，多階細胞快閃記憶體中之每個被當作記憶單元的電晶體的儲 存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別 的電壓在一個電晶體中記錄兩組位元資訊（例如：〇〇、〇1、丨卜1〇) ·， 理淪上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記 憶體的e錄密度之兩倍以上，這對於曾經在發展過程中遇到瓶頸的 NAND型快閃記憶體之相關產業而言，是非常好的消息。 201110125 她於單’驗閃記紐，㈣錯細驗敝細之價格較 便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記 憶體很快地成為市面上之可攜式記絲置競相的主流。然而， 多階細胞快閃記顏的㈣定騎導朗_也--浮現。針對這 諸多問題，雖然相關技術中提供了一些解決方式，卻總是無法兼^ 運作效能與线資源使用控制。於是，不論採取哪個解決方式往 φ往會有對應的副作用。因此，需要一種新穎的方法來加強控管快1 記憶體之㈣存取，以兼顧運作效能與㈣魏使用控制。、 【發明内容】 因此’本發明之目的之一在於提供一種用來管理一快閃記憶體 (FlaShMemGry)的複數舰塊之方法錢侧之記㈣置及其 制器，以解決卜沭p。^。 、工 本發明之P目的在於提供來管理〜_記憶體的複數 個區塊之方法以及侧之記憶裝置及其控織，轉到最佳運 能並動態地減少運作負擔。 本發明之又-目的在於提供—_來管理―_記憶體的複數 個區塊之綠以及侧之記憶錢及其控湘，喃祕避免吨頁 鏈結架構關題與純區塊鏈結架構的問題。此外，藉由利用本發明 所實現之可攜式記憶裝置會擁有較長的使用壽命。 201110125 本發明之較佳實施例中提供一種用來管理一快閃記憶體的複數 麵塊之方法，财法包含有：依駐少—欺縣（Criterion) 來動態地決定針對一邏輯區塊位址之一鏈結種類，其中該鏈結種類 係選自於複數個職麟麵；以及針觸賴H躲址記錄/更 新該鏈結種類以及對應於該鏈結種類之鏈結資訊。 本發明於提供上述方法之同時，亦對應地提供—種記憶裝置， 其包含有：一快閃記憶體，該快閃記憶體包含複數個區塊；以及一 控制器，用來存取（Access)該快閃記憶體以及管理該複數個區塊， 八中》玄控制器依據至少一判定標準來動態地決定針璧卜邏輯區塊位 址之一鏈結種類，而該鏈結種類係選自於複數個預定鏈結種類；其 中該控制H針對該賴區塊位址記錄/更新觸結麵以及對應於 該鏈結種類之鏈結資訊。 本發月於&供上述方法之同時，亦對應地提供一種記憶裝置之 控制器，雜繼侧來存取_快閃記憶體，該快閃記憶體包含複 數個區塊，該控㈣包含有：„_唯讀記憶體（ReadG)nlyMem〇^， ROM) ’用來儲存_程式碼；以及—微處理器，用來執行該程式碼 以控制對雜閃記碰之存取以及管理該複數個區塊；其中透過該 ，處理器執行雜式碼之該控制H依據至少—欺標準來動態地決 定針對邏輯區塊位址之一鏈結種類’而該鍵結種類係選自於複數 個預定鏈結麵；以及透麟微處理器執行該程式碼之該控制器針 201110125 對5玄邏輯區輪觀錄/更新賴結觀以及舰於賴結種類之 鏈結資訊。 【實施方式] 凊參考第1圖，第1圖為依據本發明一第一實施例之一種記憶 裝置100的示意圖，其中本實施例之記憶裝置1〇〇尤其係為可攜式 °己憶裝置（例如：符合SD/MMC、CF、MS、XD標準之記憶卡）。

隐裝置1〇〇包含有：一快閃記憶體（FlashMemory) 120 ;以及一 控制益’肖來存取（Access)快閃記憶體12〇 ’其中該控制器例如 一記憶體_器11G。依據本實施例，記憶體控制器11G包含一微 °" 2 唯續記憶體（Read Only Memory，ROM ) 112M、一 ^ 、輯14 緩衝δ己憶體116、與一介面邏輯118。唯讀記憶體

係用來儲存—程式碼112C，而微處理器II2則用來執行程式碼112C ，制對㈣讀體12G之存取。請注意，程式碼η%亦得儲存 緩衝n己1%體116或任何形式之記憶體内。 =、觀町，卿_ 12Q包含細_ (β_)，而該 二:Γ透過微處理器112執行程式碼mc之記憶體控制 進行扶卜德體12G進行抹除㈣之她細區塊為單位來 ΐ:::二記錄特定數量的頁(¥)，其中該控制 入。1己隐體120進仃寫入資料之運作係以頁為單位來進行寫 201110125 可Γ立本t 12執行程式碼ii2c之記憶體控制器⑽ :M 來進行諸多控制運作，例如:利用控制邏 12G之存取運作（尤其是對至少一區塊或 ^ 子取運作）、利用緩衝記憶體116進 理 以及利用介㈣輯U响—=衝處理、 依據本實施例，除了能存取快閃記憶體12 地管理該魏_塊。μ確㈣，在寫v更崎 =了依據y-般標準（CriteriQn)來動態地決定針對一邏輯區 鏈結種類，其中該鏈結種類係選自於複數個預定鏈处種 類。另外，該控制器可針對該邏輯區塊位址記錄 2 以及對應於該騎觀之舰資I 種類 第2圖為依據本發明—實施例之—觀來管理—快閃記憶 :二 、疋上述之控制器（例如：透過微處理器112執、 ^式碼U2C之記憶體控繼間。另外，該方法可藉 ^ 圖所示之記憶裝置⑽來實施，尤幻 施°該方法說明如下： ❹㈣來實 於步驟912中，上述之控制器（例如：透過微處理器⑴執行 =^12C之記憶體控㈣⑽域至少—欺標準來動態地^ ，卜·區塊位址之一鏈結種類’其中該鏈結種類係選自於複^ 201110125 個預定鏈結翻H賴數個駭魏麵包含_第—鏈結種 類、-第二鏈_類、與_第三鏈結麵。尤其是，當該判定標準 指出邏輯頁與實體頁之間的鏈結做必要時，則在該控㈣之控制 下，該鏈結種齡及顯f與實體頁之間的鏈結（_為頁鍵結）； 否則’該鏈結觀可僅涉及賴區塊與實體區塊之關鏈結（簡稱 為區塊鏈結）。依據本實施例，在該控彻之控制下，該鏈結種類可 動態地在屬頁齡之_觸區塊鏈結之種類之間切換。 於步驟9M中’該控制器針對該邏輯區塊位址記錄/更新賴結 麵以及對·_結_之鏈結f訊n當賴結種類係為 4第鏈結種類時，該鏈結資訊包含一實體區塊位址。又例如：當 〇鏈、、’σ種類係為該第—鏈結種類時，該鏈結資訊包含—實體區塊位 止Γ目二實體頁位置資訊’而該目前實體頁位置資訊係用來指出針 u區塊位址最新寫人之實體頁的位置。又例如：當該鍵結種 類係為該第三鏈__，該繼#訊包含頁鏈結資訊。 第3圖至第6圖為第2騎示之方法於-實施射所涉及之預定 鏈結種類的示意圖，其中第3圖與第4圖分別對應於上述之第一、 第:鍵結種類’而第5圖與第6圖則對應於上述之第三鏈結種類。 二：Γ不’當該控制器於步驟912中決定該鍵結種類係為該第 、羅短辦’則在雜制器之控制下’賴輯區塊位址所代表之 邏^區塊魏至—個實魏塊，且控_邏輯區塊之所有的邏輯頁 ..與ζ分別鏈結至該實體區塊之各個實體頁〇、卜、與 201110125

Z 在此’該第—繼麵可稱為「直接鏈結 j (Direct Link ) mm第4圖所不，當該控制器於步驟912中決紐鏈結翻 3結種類時，則在該控制器之控制下，該邏輯區塊位址 部分邏^ i ^塊鏈結至1實體區塊，但是該邏輯區塊+只有一 12 ...、與x分別鏈結至該實體區塊之一部分實體頁

Dh=r此’财二麟觀可解_雜」(福 種幢卜，田/亥控制裔於步驟912中決定該鍵結種類係為該第三鏈結 塊選擇性控制11之控制τ ’該邏輯11塊位址所代表之邏輯區 頁Ρ機細^到—個或更辣實塊，且該邏輯11塊中之邏輯 類ΐ稱為「=該（些）實體區塊之實體頁。在此，該第三鏈結種 塊鏈沾至-^鏈結」（RandGmLink)。例如：第5圖所示之邏輯區 P機I,實體區塊，而該邏輯區塊中之邏輯頁卜2、...、與X 二也鏈結至該實體區塊之實體頁i、2、、與x (如第5圖之箭 該邏如：第6圖所示之邏輯區塊鍵結至兩個實體區塊，而 上角的=之邏輯頁0小2、.··、與x隨機地鏈結至第6圖右 塊之實體頁ο、1、...等以及第6圖右下角的實體區塊 屬於 ...、與7(如第6圖之箭頭所示）。在另-實施例中， 邏輯=)邏^塊位址之邏輯頁（例如LB⑹的邏輯頁3、_的 ㈣-她她H的不同邏輯頁 、例如ΡΒΑ(Υ—0)的邏輯頁8、9)。 201110125 請注意，於本實施例中，第5圖與第6圖均對應於上述之第三鏈 結種類。這只是為了說明的目的而已，並非對本發明之限制。依據 本實施例之一變化例，該第三鏈結種類可進一步細分為至少兩個鏈 結種類，分別對應於該邏輯區塊所鏈結之實體區塊的數量。 第7圖為帛2騎示之;法於—實補情涉及之狀鏈結麵 • 以及分別對應於該些預定鏈結種類之鏈結資訊的示意圖，其中預定 鏈結種類Type(l)、Type(2)、與Type(3)分別代表上述之第一、第二、 與第三鏈結種類。於本實施例中，對應於預定鏈結種類丁邓^丨)之鏈 結資訊包含一實體區塊位址以及指向該實體區塊位址之指標。例 如：針對邏輯區塊位址LB(0) ’該鏈結種類係為預定鏈結種類 Type(l)’其中對應於預定鏈結種類Type(l)之鏈結資訊包含實體區塊 位址ΡΒΑ(Χ_0)以及指向實體區塊位址pba(X_〇)之指標。相仿地， 針對邏輯區塊位址LBW，當i = 3、4、…、或η時，該鏈結種類係 • 為預定鏈結種類Type(l) ’其中對應於預定鏈結種類Type⑴之鏈結 資訊包含實體區塊位址PBA(X_i)以及指向實體區塊位址pBA(X_i) 之指標。 另外，對應於預定鏈結種類Type(2)之鏈結資訊包含目前實體頁 位置資訊與一實體區塊位址，且包含指向該目前實體頁位置資訊及 /或該實體區塊位址之指標。例如：針對邏輯區塊位址LBP)，該 鏈結種類係為預定鏈結種類Type(2)，其中對應於預定鏈結種類 201110125

Type(2)之鍵結資訊包含目前實體頁位置資訊current PPage與實體 區塊位址PBA(X_2)，且另包含指向目前實體頁位置資訊 Current_PPage及/或實體區塊位址ΡΒΑ(Χ_2)之指標。尤其是於本 實施例中’第7圖所示之目前實體頁位置資訊Current_ppage排列在 實體區塊位址PBA(X一2)之前，且針對邏輯區塊位址LB(2)之該指標 指向目前實體頁位置資訊Current_PPage。這只是為了說明的目的而 已，並非對本發明之限制。依據本實施例之一變化例，目前實體頁 位置資訊Cmrent—PPage可排列在實體區塊位址ρΒΑ(χ_2)之後，且 針對邏輯區塊位址LB(2)之該指標可指向實體區塊位址ρΒΑ(χ_2)。 此外，對應於預定鏈結種類Type(3)之鏈結資訊包含頁鏈結資訊 以及指向該頁鏈結資訊之指標。例如：針對邏輯區塊位址LB。）， 該鏈結種類係為預定鏈結種類Type(3)，其中對應於預定鏈結種類 Type(3)之鏈結資訊包含一邏輯實體頁鏈結表73〇以及指向邏輯實體 頁鏈結表730之指標。如第7圖所示，該控制器針對邏輯區塊位址 LB⑴圮錄/更新一實體區塊位址PBA(Y)。尤其是，於邏輯實體頁 鏈結表730中，該控制器針對屬於邏輯區塊位址ρΒΑ(γ)之一邏輯 頁位址LPage①記錄/更新相對應之一實體頁位址，以便曰後可以 找到屬於邏輯區塊位址LB⑴之資料，其_』=〇、丨、、或(m _ υ。 於是，邏輯實體頁鏈結表730包含實體區塊位址ρΒΑ(γ)以及分別 對應於屬於邏輯區塊位址LB(1)的邏輯頁位址LPage(〇)、 LPage(l)、…、與LPage(m · 1}之m個實體頁位址。這只是為了說明 的目的而已，並非對本發明之限制。依據本實施例之一變化例，實 201110125 體區塊位址ΡΒΑ(Υ)可置於（儲存於）邏輯實體頁鏈結表730之外。 依據本實施例之另一變化例，該邏輯實體頁鏈結表可包含超過一個 實體區塊位址。 第8圖為第2圖所示之方法於另一實施例中所涉及之預定鏈結種 類以及分別對應於該些預定鏈結種類之鏈結資訊的示意圖。本實施 例為第7圖所示實施例之變化例，其中上述之邏輯實體頁鏈結表73〇 φ 被代換為邏輯實體頁鏈結表830。於邏輯實體頁鏈結表830中，該 控制器針對屬於邏輯區塊位址LB(1)之一邏輯頁位址LPage①記錄 〆更新相對應之一實體區塊位址與一實體頁位址，其中j = 0、1、...、 或(m- 1)。尤其是，該控制器於邏輯實體頁鏈結表83〇中記錄/更 新複數組實體區塊位址與實體頁位址，以便日後可以找到屬於邏輯 區塊位址LB(1)之資料’其中該複數個實體區塊位址彼此可以不相 同，例如该複數個實體區塊位址可以包含實體區塊位址ρΒΑ^”、 鲁PBA(Y—7)、PBA(Y_3：^。如第8圖所示，邏輯實體頁鏈結表83〇 之母歹J (或項目）包含-組實體區塊位址與實體頁位址，且由上 至下的各列（或項目）分別對應於屬於邏輯區塊位址⑴之各個 邏輯頁位址LPage⑼、LPage⑴、·、與叫咖_】）。本實施例與 上述各個實施例/變化例相仿之處不再重複贅述。 本發明的好處之-是，針對該鏈結種類之選用，本發明之方法以 =關之記憶裝置及其控制器可視主裝置的寫入行為動態地在屬頁 鏈m之麵的模式與屬區塊鏈結之種類的模式之間切換，故本發明 13 201110125 地減少運作負擔 最佳運作效能並動態 塊進行寫人時，均祕邏輯區 主裝置係連續地且部分地對某-邏輯區塊連行tit當 某-邏輯區塊進行寫入連續地對 二機：：「部分直接銳」的模式動態地改變 為«鏈結」的模式。另外，相較於習知技術，本發明之方法以 及相關之記憶裝置及其控制器不但具備較佳效能，且可動態地避免 純頁鏈結架構的問題與純區塊鏈結架構的問題1外，藉由利 發明所實現之可赋雜錢麵錄⑽制壽命。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所 做之均㈣化與修飾’皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為依據本發明-第-實施例之—種記憶裝置的示意圖。 第2圖為依據本發明—實施例之—種用來f理—快閃記憶體⑽sh Memory)的複數個區塊之方法的流程圖。 第3圖至第6圖為第2賴示之方法於-實施例中所涉及之預定鍵 結種類的示意圖。 第7圖為第2圖所示之方法於一實施例中所涉及之預定鏈結種類以 及分別對應於該些預定鏈結種類之鏈結資訊的示意圖。 201110125 第8圖為第2圖所示之方法於 /'乃一實施例中所涉及之預定鏈結種類 以及分別對應於該些預定鏈結種類之鏈結資訊的示意圖。 【主要元件符號說明】 100 記憶裝置 110 記憶體控制器 112 微處理器 112C 程式碼 112M 唯讀記憶體 114 控制邏輯 116 緩衝記憶體 118 介面邏輯 120 快閃記憶體 730, 830 邏輯實體頁鏈結表 910 用來管理一快閃記憶體 的複數個區塊之方法 912,914 步驟 CurrentPPage 目刖實體頁位置資訊 LB(0)，LB(1)，LB(2), LB(3)，…， 邏輯區塊位址 LB(n) LPage(O)，LPage(l)，...， 邏輯頁位址 LPage(m - 1) PBA(X_0), PBA(X_2), 實體區塊位址 15 201110125 PBA(X_3)，…，PBA(X_n)， PBA(Y)

Type(l), Type(2), Type(3) 預定鏈結種類

16

Claims (1)

1. 201110125 七、申請專利範圍： 種用來苔理一快閃記憶體（Flash Memory )的複數個區塊之 方法，該方法包含有： 依據至少一判定標準（Criteri〇n)來動態地決定針對一邏輯區 塊位址之一鏈結種類，其中該鏈結種類係選自於複數個預 定鏈結種類；以及 針對該邏輯區塊位址記錄/更新該鏈結種類以及對應於該鏈 鲁 結種類之鏈結資訊。 2·如申請專利範圍第1項所述之方法，其中該複數個預定鏈結種 類包含一第一鏈結種類；以及當該鏈結種類係為該第一鏈結種 類時，該鏈結資訊包含一實體區塊位址。 如申請專利範圍第1項所述之方法，其中該複數個預定鏈結種 • 類包含一第二鏈結種類；以及當該鏈結種類係為該第二鏈結種 類時，該鏈結資訊包含一實體區塊位址與目前實體頁位置資 衹，而該目前實體頁位置資訊係用來指出針對該邏輯區塊位址 最新寫入之實體頁的位置。 如申請專利範圍第1項所述之方法，其中該複數個預定鏈結種 類包含一第三鏈結種類；以及當該鏈結種類係為該第三鏈結種 類時，該鏈結資訊包含頁鏈結資訊。 17 201110125 5. 如申請專利範圍第4項所述之方法，其中該頁鏈結資訊包含— 邏輯實體頁鏈結表；以及針對該邏輯區塊位址記錄/更新^鏈 結種類以及對應於該鏈結種類之鏈結資訊之步驟另包含有. 針對該邏輯區塊位址記錄/更新一實體區塊位址；以及 於該邏輯實體頁鏈結表中，針對屬於該邏輯區塊位址之一邏輯 頁位址記錄/更新相對應之一實體頁位址。 6. 如申請專利範圍第4項所述之方法，其中該頁鏈結資訊包含一 邏輯實體頁鏈結表；以及針對該邏輯區塊位址記錄/更新該鍵 結種類以及對應於該鏈結種類之鏈結資訊之步驟另包含有： 於該邏輯實體頁鏈結表中’針對屬於該邏輯區塊位址之一邏輯 頁位址記錄/更新相對應之一實體區塊位址與一實體頁 位址。 八如申請專利範圍第1項所述之方法，其另包含有： 依據該鏈結種類以及對應於該鏈結種類之鏈結資訊，針對該邏 輯區塊位址存取（Access)資料。 8.如申請專利範圍第1項所述之方法，其中當該判定標準指出邏 輯頁與實體頁之間的鏈結係有必要時，則該鏈結種類涉及邏輯 頁與實體頁之間的鏈結；否則’該鏈結種類涉及邏輯區塊與實 體區塊之間的鍵結。 201110125 9. 一種記憶裝置，其包含有： 一快閃記M (FlashMemory)，該快閃記憶體包含複數個區 塊；以及 一控制器，絲存取（Ae漏）該快閃記鐘以及管理該複數 個區塊，其中該控制器依據至少—判定標準㈤eH〇n) 來麟地枚辦區触狀-賴麵，而該鏈 結種類係選自於複數個預定鏈結種類； 鲁 =“控制器針對該邏輯區塊位址記錄/更新賴結種類以 及對應於該鏈結種類之鏈結資訊。 10. 11. 專利範圍第9項所述之記憶裝置，其中該複數個預定鏈 3帛―鏈結麵；以及當該鏈結觀係為該第一鏈 、。類時’該鏈結資訊包含—實體區塊位址。 ::::::範圍第9項所述之記憶裝置’其中該複數個預定鏈 3吉^6類包合'一 ^ — X4, 乐一鏈結種類；以及當該鏈結種類係為該第二鏈 二種類時’該=結資訊包含—實體區塊位址與目前實體頁位置 L而該目Μ實體頁位置資訊制來指出針對該邏輯區塊位 址最新寫人之實體頁的位置。 如申請專利範圍第 結種類包含一第三 結種類時，該鏈結 9項所述之記憶裝置’其中該複數個預定鍵 鏈結種類；以及當該鏈結種類係為該第三鏈 資訊包含頁鏈結資訊。 12. 201110125 •包範圍第12項所述之爾置’其中該頁鏈結資訊 /更新^實體頁鏈絲；_賄_邏輯區塊位址記錄 制器針對及於該邏輯實體頁鏈結表中，該控 斜雁夕屬於该邏輯區塊位址之一邏輯頁位址記錄/更新相 對應之一實體頁位址。 14· ^申請專利範圍第12項所述之記憶裝置，其中該頁鍵結資气 匕含—邏輯實體頁鏈結表；以及於該邏輯實體頁鏈結表中，該# 控制器針對屬於該邏輯區塊位址之一邏輯頁位址記錄/更新〆 相對應之一實體區塊位址與一實體頁位址。 15.如申請專利範圍第9項所述之記憶裝置，其中該控制器依據該 鏈結種類以及對應於該鏈結麵之鏈結資訊，針對該邏輯區塊 位址存取資料。 如申π專利範圍第9項戶斤述之記憶裝置，其中當該判定標準指 出邏輯頁與實體頁之間的鏈結係有必要時，則在該控制器之控 制下，該鏈結種類涉及邏輯頁與實體頁之間的鏈結；否則，該 鏈結種類涉及邏輯區塊與實體區塊之間的鏈結。 17_ —種記憶裝置之控制器，該控制器係用來存取（Access) 一快 閃記憶體（FlashMemory) ’該快閃記憶體包含複數個區塊， 20 201110125 該控制器包含有： (Read Only Memory, r〇m)> 碼；以及 -微處理H，用來執行雜式碼趨㈣該快閃記憶體之存取 以及管理該複數個區塊； 其中透過該微處理器執行該程式碼之該控制器依據至少一判 定標準（Criterion)來動態地決料對—邏輯區塊位址之一鍵 • 難類，而該鏈結種類係選自於複數個預定鏈結義；以及透 過該微處理器執行該程式碼之該控制器針對該邏輯區塊位址 記錄/更_戦種_輯應___之鏈結資訊。 18.如申請專利範圍第17項所述之控制器，其中該複數侧定鏈 結種類包含-第-鏈結種類；以及當該鏈結麵係為該第一鍵 結種類時，賴結資訊包含—實舰塊位址。 » I9.如申請專利範圍第Π項所述之控制器，其中該複數侧定鏈 種類w帛―鏈結糊，以及當該鏈結種_為該第二鏈 欠種類8^該鏈結祕包含—實體區塊位址與目前實體頁位置 ㈣，而該目前實體頁位置資訊係用來指出針對該邏輯區塊位 址取新寫入之實體頁的位置。 讥=請專利範圍第17項所述之控制器，其中該複數個預定鏈 、、’。種類包含-第三鏈結種類；以及當該鏈結種類係為該第三鍵 21 201110125 結種類時*該鏈結資訊包含頁鏈結資訊。 21. 如申請專利範圍第20項所述之控制器，其中該頁鍵結資訊包 含一邏輯實體頁鏈結表，·透過該微處理器執行該程式碼之該控 制器針對該邏輯區塊位址記錄/更新一實體區塊位址；以及於 該邏輯實體頁鏈結表中’透過該微處理器執行該程式碼之該控 制器針制於該邏輯眺健之—轉頁位址記錄/更新相 對應之一實體頁位址。 22. 如申請專利範圍第20項所述之控制器，其中該頁鍵結資訊包 含一邏輯實體頁鏈結表；以及於該邏輯實體頁鏈結表中，透過 該微處理器執行該程式碼之該控制器針對屬於該邏輯區塊位 址之-邏輯頁位址記錄/更新相對應之一實體區塊位址與一 實體頁位址。 23·如申請專利範圍第17項所述之控制器，其中透過該微處理器# 執行該私式碼之該控制器依據該鏈結種類以及對應於該鍵結 種類之鏈結資訊，針對該邏輯區塊位址存取資料。 24.如申請專利範圍帛17項所述之控制器’其中當該判定標準指 出邏輯頁與實體頁之間的鏈結係有必要時，則在該控制器之^ 制下，該鏈結種類涉及邏輯頁與實體頁之間的鏈結；否則，該 鍵結種類涉及邏輯區塊與實體區塊之間的鏈結。 22