TW200918445A - A microelectromechanical device and its manufacturing method - Google Patents
A microelectromechanical device and its manufacturing method Download PDFInfo
- Publication number
- TW200918445A TW200918445A TW096138918A TW96138918A TW200918445A TW 200918445 A TW200918445 A TW 200918445A TW 096138918 A TW096138918 A TW 096138918A TW 96138918 A TW96138918 A TW 96138918A TW 200918445 A TW200918445 A TW 200918445A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- oxide
- microelectromechanical device
- microelectromechanical
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0714—Forming the micromechanical structure with a CMOS process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Description
200918445 九、發明說明: 【發明所屬之技術領域】 本發明有關於一種微機電元件與其製作方法,特f β 一種與CMOS製程相容的微機電元件製作方法。、疋 【先前技術】 微機電元件有各種應用,例如可製作加速声 (accelerometer)或陀螺儀(gyro sensor)等等。製作微機電= 的製程,以能與CMOS製程相容為佳,因可在前段製= 製作電晶體電路,與後段的微機電元件搭配。 美國專利第6,458,615號案提出-種利用石夕飿 作微機電元件的方法,此方法需要·絲板,在 制上較為困難,不算理想。 x k |專利第6,238,58〇號案提出—種细氧化物勉刻 絲作微機電元件財法,但此方种絲提及如何 微機電元件之細部結構,以及如何避免在氧 ^
及微機電树結構。 J 本案係針對以上先前技術的缺點,提出解決之道。 【發明内容】 明之第一目的在提供一種製作微機電元件的方 電元物^不需要糊石夕基板,且在蝴時不會傷及微機 本^明之第二目的在提供-種微機電元件。 為達上述之目的,就本發明的其中一個觀點而言,提 200918445 =~種_電元件製作方法,包含:提供—個已製 定的基板’在該基板上有—待餘刻區域;沉積並 u層之圖案;沉積並定義金屬層 :成,結構’在該微機電結構中具有區域間 區:向上露出之隔離區、及向下露出之隔離區 = 刻終止層_遮蔽該向上露二 立去除q域間之隔離區;以及去除該待飿刻區域。 來製作nr待糊區域可以由氧化物’如二氧化石夕 iiTtr止層可以由對氧化物具有高選擇比的材料 氣作’如鼠化石夕 '氮氧化石夕、氧化鈦、氮化鈦。 彻較iti該喊線之—部分謂献頂視為密封的防 濩衣,將該待蝕刻區域環繞於内。 tJ本發明的另—個觀點而言,提供了 匕3.基板;在該基板上之元件與内連線,在内 :之間具有空間;在魄線上方之微機電結構;以及在 、線間之空間上方、微機電結構下方之姓刻終止層圖案。 上述元件巾終止層可以由對氧化物選擇 =來製作,如氮化續化石夕、氧化欽、氮化鈦。 部分*形雜賊衫封賭贿,將該空 底下藉由具體實施例詳加說明,當更容易瞭解本發明 的、技術内容、特點及其所達成之功效。 【實施方式】 200918445 以下將參照第1A_U圖來說明本發 :參閱第ia圖,在本實施例中首先提供4第=二 基板1卜此基板11例如可从其如 個第零層晶圓 容。接菩/其姑” 1•為以與CM0S製程相 :接者祕板η以c聰縣製料晶· 不出),再依序以沉積、微影、_ (^ ,中之接觸層12a,第一層金屬層二内= 層广第二層金屬層13b,第二層通道層以等二中所 製程,其接觸層與通道層例如可使用鶴來 製作二金屬賴可使用絲製作,介電材料可使用氧化^ 。但當然,使用其他導電與介電材料來製作内 連線也疋可行的,且金屬層數目健也可以更多,圖 是舉例而已。各層12a-l2c與13a_13b之圖案中,包含重義 的氧化物區域14,·除氧化物區域14外,各層的細部圖g 並未緣示,以求簡化圖面。氧化物區域14的材料例二 使用二氧化矽。
請參閱第2圖之頂視圖’從第二層通道層以之上方 視之,該層包括氧化物區域14、將氧化物區域14包圍在 内的防護環區域l2e心以及其他的通道圖_域仏_2。 各層12a-12c與i3a_i3b之圖案中,宜疊置形成上下相連的 防濩環,以避免在後續钱刻氧化物區域14時,損及通道圖 案區域12c_2内(及下方對應區域内)的介電材料。各層 的防護環只需要上下相連即可,形狀不必要相同,也不必 要完全對齊。 請參閱第1B圖,接續第1A圖製程之後,在基板上方 200918445 "匕,層氮化物’例如氮化石夕,並透過光阻韻刻或其他方 式疋義其圖案,形成分隔開的氮化物區域15a與15b。氮 化物之作岐作域續侧氧化物區域14時之侧終止 層,因此,任何在蝕刻氧化物區域14時具有高選擇比的材 料都可以使用,所述之氮化⑦僅係舉例。其它材料如氮氧 化發、氣化鈦、或氮化鈦等皆可。 再明參閱第1C圖’接下來在基板上方沉積-層氧化 物16 ’例如二氧化石夕,並使用平坦化製程使其平整,例如 可使用化學频研磨。此麵並非_必要,可 選擇性地為之。 再明參閱第1D圖,接下來在基板上方沉積微機電結 構’包括通道層mm與金屬層13c_1;3f。為了機電電路 功能的需求,可能必須將某些區域彼此隔離,圖中舉例顯 示彼此隔離的兩區域L#R,其間以氧化物m來隔離。 此外’結構中也會有某些氧化物區域露出下方、某些氧化 物區域露出上方’圖中分別舉例示出氧化物區域m與 17c。請注意由於餘刻終止層15a之作用,氧化物區域^ 與氧化物區域I4並不树。氧化物輯17a_17e皆是 微機電結構中隔離之用。 /再請參閱第IE ®,接下來在基板上方沉積光阻並顯 影’以在氧化物區域l7c的上方留下光阻】8作為遮蔽。 接著見第IF ® ’以光㈣為料断氧化物餘刻, 去除區域17a _氧化物。_的方式例如可為異向性 (anisotropic)反應式離子蝕刻(ΚΙΕ,Γ_ίνεί〇η_)。 200918445 接著見第1G圖,再沉積一層光阻19,此光阻也填入 區域17a之内。 再請參閲第1H W,接下來進行氧化物侧,其方式 例如可使賴驗蒸氣糊(HFvapcweteh)、或將整體基 板浸入酸油轉衝氧化物侧(BGE,〇硫 etch)方式進行j、式働】。雖然基板上方被光阻a所覆蓋, 但钱刻劑可透縣板财(垂錢面方向)對氧化物區域 Η、16進行飿刻。請注意由於防護環(請參閱第2圖)和 氮化物區域15a、l5b的作用,進行钱刻時,不會損及内連 線金屬層與通道層之介電材料,衫會損及氧化物區域 17b。 最後如第11 ®所示,將光阻18、19 -齊去除,即可 得到所欲的微機電結構,其中區域14、16、%為空心。 "與先前技術相較,本發明並不需要勉刻石夕基板=在 氧化物時不會傷及微機電元件結構,因此較為優越。 以上已針對較佳實施例來說明本發明,唯以上 者,僅係為使熟悉本技術料於了解本發_内容 範圍。對於熟悉本技術者,當 了在本發嶋_,立即思及各種等效變化 第1F-1H圖之兩次氧化物_,係為求較二’ 在某些制中,其亦可僅以― 與1C圖之氮化物和氧化物的形成次序,亦可 雖然實施例所述金屬以鋁為例、介電材料以二化:炎 例,但本發明也可應關和低介電常數材料來製作。除= 200918445 上所述外,還其他有各種等效變化的可能。故凡依本發明 之概念與精神所為之均等變化或修飾,均應包括於本發明 之申請專利範圍内。 【圖式簡單說明】 第1A-1I圖示出本發明的—個實施例。 第2圖示出第1A圖的頂視圖。 【主要元件符號說明】 11第零層矽基板 12a接觸層 12b-12f通道層 12c-l防護環區域 12_2通道圖案區域 13a-13f金屬層 14氧化物區域(空心區域) 15a-15b氮化物區域 16氧化層(空心區域) 17a氧化物區域(空心區域) 17b-17c氧化物區域 18,19光阻
Claims (1)
- 200918445 十、申請專利範圍: h —種微機電it件製作方法,包含: -待 =製作元件與内糊基板’在該基板上有 沉積並定義蝕刻終止層之圖案; 沉積並定義金屬層與通道層,⑽ :微機電結構中具有區域間之隔離區、向上:出 = r 姓刻終止層接觸; 與该 以及遮蔽该向上露出之隔離區,並去除區域間之隔離區; 去除該待蝕刻區域。 2·如申μ專利範m第〗項所述之微機電元件製作 其中該待蝕刻區域係以氧化物製作。 / 3. 如申請專利範圍第1項所述之微機電元件製作方法, 其中該待蝕刻區域係以二氧化矽製作。 / , 4. 如申料利細第1項所述之微機電元件製作方法, 其中該糊終止層材料選自以下之—或多者:氮化长 氧化石夕、氧化鈦、氮化鈦。 、11 5. 如申請專利範圍第1項所述之微機電元件製作方法, 其中該區域間之_區雜用異向性反應_子钱刻方 式去除。 6. 如申請專利範圍第1項所述之微機電元件製作方法, 其中該待侧(1域係㈣氫氟酸蒸氣侧或 ’ 侧方式去除。 # 11 200918445 7审,請專利範圍第e所述之微機電 更包含:在沉積並定義麵刻終止層之圖案後,2方法, 層,並進行平坦化步驟。 〃 ’儿積一材料 ^如申請專利範圍第7項所述之微機電 其中該平坦化步驟包括:化學機械研_ 切法, 9甘如申請專利翻第7項所述之微機電元“ 其中該材料層之材_待_區域之材料_。, 10.如中請專機_丨項所述之微機電 其中該内連線之一部分形成一 I作方法, 繞於内。 4賴伽刻區域環 η. —種微機電元件,包含: 基板; 在該基板上之元件與内連線,仙連線之間具有空間. 在内連線上方之微機電結構;以及 ij 層^内連線間之空間上方、微機電結構下方之韻刻終止 12.如申請專利範圍m項所述之微機電元件,其中該 蝕刻終止層材料選自以下之一或多者: 〔 石夕、氧化鈦、氮化鈦。 13:如申請專利範圍第n項所述之微機電元件,其中該 内連線之一部分形成一防護環,將該空間環繞於内。X 12
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096138918A TWI336313B (en) | 2007-10-17 | 2007-10-17 | Microelectromechanical device and method for making same |
US12/284,234 US7759256B2 (en) | 2007-10-17 | 2008-09-18 | Micro-electro-mechanical system device and method for making same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096138918A TWI336313B (en) | 2007-10-17 | 2007-10-17 | Microelectromechanical device and method for making same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200918445A true TW200918445A (en) | 2009-05-01 |
TWI336313B TWI336313B (en) | 2011-01-21 |
Family
ID=40587277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096138918A TWI336313B (en) | 2007-10-17 | 2007-10-17 | Microelectromechanical device and method for making same |
Country Status (2)
Country | Link |
---|---|
US (1) | US7759256B2 (zh) |
TW (1) | TWI336313B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8877648B2 (en) * | 2009-03-26 | 2014-11-04 | Semprius, Inc. | Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby |
US9499399B2 (en) | 2013-06-14 | 2016-11-22 | United Microelectronics Corp. | Method for forming MEMS structure with an etch stop layer buried within inter-dielectric layer |
TWI657038B (zh) * | 2017-01-24 | 2019-04-21 | 聯華電子股份有限公司 | 半導體結構及其製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3896158B2 (ja) * | 1993-02-04 | 2007-03-22 | コーネル・リサーチ・ファウンデーション・インコーポレイテッド | マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス |
US6635509B1 (en) * | 2002-04-12 | 2003-10-21 | Dalsa Semiconductor Inc. | Wafer-level MEMS packaging |
US6822326B2 (en) * | 2002-09-25 | 2004-11-23 | Ziptronix | Wafer bonding hermetic encapsulation |
SG111972A1 (en) * | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
US7015885B2 (en) * | 2003-03-22 | 2006-03-21 | Active Optical Networks, Inc. | MEMS devices monolithically integrated with drive and control circuitry |
US6979872B2 (en) * | 2003-05-13 | 2005-12-27 | Rockwell Scientific Licensing, Llc | Modules integrating MEMS devices with pre-processed electronic circuitry, and methods for fabricating such modules |
-
2007
- 2007-10-17 TW TW096138918A patent/TWI336313B/zh not_active IP Right Cessation
-
2008
- 2008-09-18 US US12/284,234 patent/US7759256B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7759256B2 (en) | 2010-07-20 |
US20090115046A1 (en) | 2009-05-07 |
TWI336313B (en) | 2011-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5313903B2 (ja) | 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成 | |
US7898081B2 (en) | MEMS device and method of making the same | |
KR20010029859A (ko) | 반도체 장치의 제조 방법 | |
JPH11265982A (ja) | 使い捨てハ―ド・マスクを使用したトレンチ型キャパシタの製造 | |
US8940639B2 (en) | Methods and structures for using diamond in the production of MEMS | |
JP2010508167A (ja) | マイクロマシンデバイスの製造方法 | |
US10889493B2 (en) | MEMS method and structure | |
JP2003273684A (ja) | インダクタとキャパシタを有する素子及びその作製方法 | |
CN105428309A (zh) | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 | |
TW200918445A (en) | A microelectromechanical device and its manufacturing method | |
JP3825314B2 (ja) | 半導体装置の製造方法 | |
CN109638155A (zh) | Mim电容结构及其制作方法 | |
US8529773B2 (en) | Method for making micro-electro-mechanical system device | |
TW201208047A (en) | Manufacturing method for light-sensing structure | |
US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
JPS63271958A (ja) | 多層配線形成方法 | |
US8664099B2 (en) | Micro-electro-mechanical-system device with particles blocking function and method for making same | |
TW434817B (en) | Process to form landing via in the semiconductor devices | |
TWI503950B (zh) | 積體電路的製造方法 | |
US20040018720A1 (en) | Fabrication method for microstructures with high aspect ratios | |
JPH01157556A (ja) | 多層金属配線の形成方法 | |
KR20040059858A (ko) | 반도체의 엠아이엠 커패시터 제작방법 | |
TW201107228A (en) | Structure and method for manufacturing MEMS | |
TW201018641A (en) | Micro-electro-mechanical-system device with particles blocking function and method for making same | |
TW201248684A (en) | Method for manufacturing semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |