TW200841232A - Finite field Montgomery multiplier - Google Patents
Finite field Montgomery multiplier Download PDFInfo
- Publication number
- TW200841232A TW200841232A TW96112329A TW96112329A TW200841232A TW 200841232 A TW200841232 A TW 200841232A TW 96112329 A TW96112329 A TW 96112329A TW 96112329 A TW96112329 A TW 96112329A TW 200841232 A TW200841232 A TW 200841232A
- Authority
- TW
- Taiwan
- Prior art keywords
- matrix
- finite field
- hank
- montgomery
- multiplication
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
200841232 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種蒙哥馬利乘法器,特別是指一種 有限場蒙哥馬利乘法器。 【先前技術】 - 隨著電腦網路、通訊技術及數位資訊的不斷成長與普 ^ 及’如何確保資料傳輸的安全性及正確性也愈來愈重要。 φ 一般是使用密碼學(Cryptography )及錯誤更正碼(Err〇r
Correcting Code)來達到所要的效果,且在加解密及編解碼 過耘中,需要非常大量的乘法計算。然而,由於手持式裝 置的计异資源有限,因此如何降低乘法計算的複雜度成為 一個重要的課題。 L有限場(Finite Field) 有限場具有容易計算及容易以硬體或軟體實現的特性 特別疋在有限場GF(2W)更為明顯,因此在有限場(^F(2W) • 中進行乘法計算可以降低複雜度。 有限场疋一群有限元素(Element)的集合,且該等元 素可以一多項式基底(Polynoniial Basis )來表示。例如: 在有限場GF(2巧中,該多項式基底是 一元素乂〇〇可以表示為: /、 mi 艺α〆或 y = k _2,···,α〇], /=〇 其中’ ^是該元素乂(X)的向量,心是該元素j(x)的係數 且對於㈣,Ι.Ίΐ,AeGF(2)(即〜是〇及1中的一者 5 200841232 有#中元素間的計算是同餘(Congruence )某個 不τ刀解夕項式(irreducible ),以降低計算後的 多項式級數,例如:在有限場GF(2W)中,多項式的級數要 小於m。該不可分解多項式是由有限場決定。 • Π·有限場^(2W)加法計算 . 有限场GF(2 )的加法是將二元素相同權重的係數做互 斥或(XOR)運算(即模數為2 ),且有限場GF(2W)的減法 • 與加法的效果是相同的。 舉一個簡單的例子說明: (Χ6+Χ4+χ2+Χ + 1)+(^7+% + 1)=χ7+χ6+χ4+χ2,或者 [0,1,0,1,0,1,1,1]+ [1,0,0,0,0,051,1] = [1,1,〇,1,〇,1,〇,〇]。 III.有限場(?F(2W)乘法計算 舉一個簡單的例子說明: (x6 + x4 +x2 +x + l)x (x1 +X +1) _ = X13 + X11 + X9 + Xs + X1 + χ7 + χ5 + χ3 + χ2 + χ + χ6 + χ + χ2 + X + \ . =χ13 + χ11 + χ9 + + χ6 + χ5 + χ4 + χ3 +1 在有限場GF(28)中,先利用乘法乘開後,再利用上述 的有限場GF(28)加法相加,會得到一個級數比8大的多項 式。由於有限場GF(28)只包含級數小於8的多項式,因此 使用不可分解多項式;c8+x4+x3+x+l來降低計算後的多項式 級數,如以下所不· 200841232 G W + 〜6 +? +x4 +x3 + l)mod(x8 +x4 +? + m) =x7 +x6 +1 有限場GF(2W)的乘法必須要做降低級數的動作,不像 加法那麼直接。 IV·有限% )蒙哥馬利(Montgomery)乘法計算 蒙哥馬利乘法具有容易計算及容易預估商數的特性, 因此可以降低有限場GF(y)乘法的複雜度。 在1985年,蒙哥馬利提出一種不需要除法計算的整數 扠數乘法。在1998年,學者Koc及Acar將蒙哥馬利乘法 擴展到有限場GF(2W)。有限場GF(2,蒙哥馬利乘法定義為 C(x) = (x)mod Ρ(χ) ^ 其中’户Ο)是一不可分解多項式,且產生有限場 ) ’处)、外)、及⑻、c⑷是有限場GF(2。中的元素 ,及Ιχ)是i?(x)的乘法反元素,且別χ)與ρ(χ)是相對質數。 在2002年,學者Wl^由選擇ρ(中γ+χΛ+1及及⑷¥ ’可以獲得低複雜度的有限場蒙哥馬利乘法器。 V·硬體設計 在超大型積體電路(VLSI )中,心臟收縮陣列( Systolic Array)具有並行(c〇ncurrence)、輸入/輸出平衡 、簡單及有規則的特性,非常適合快速及規則性的電路設 計。 又 200841232 在目w的心臟收縮陣列式有限場GF(2M)蒙哥馬利乘法 器中,大多採用位元並歹(BitParallel)或數位串歹4㈤奶
Sedal)二種架構來實現。位元並列架構-次處理所有位元 ,因此處理速度較快,但面積較大,功率消耗也較大 位串列架構一次處理部分位元,分多次處理完所有位元, 因此處理速度較慢’但面積較小,功㈣耗也較小。 VI.習知的有限場蒙哥馬利乘法器 本申請案的-發明人於2005彳9月在咖 刪act_ on Computers第54卷第9期第ι〇6Η㈣頁揭 =一種有限場蒙哥馬利乘法器,採用位S並列及心臟收 縮陣列架構來實現。 職收 該有限場蒙哥馬利乘法器適用於在由一不 式/+/+1所產生的一有限 解二員 計算,且該有限場卿‘:二進行蒙哥馬利乘法 卜,〜,♦表示。()中的疋素是以一“式基底 該有限場C?F(2W)中的--立 乘積叫如下所示: 疋素雄)、咖及其等的-般 其中 ’〇= , h = α〇^ι + axb^ |=0 200841232 ’m-l = β〇\-1 + % 厶 m-2 + …+ 〜一6〇 ’ 〜=υαΑ-2+··· + ^—Α, 一2=Clm-'K-\ 〇 將^00重新整理成如下所示: +r3(x)xw+rt, … 其中, ^ W = i 卜〆一1 + …+ V +,〇, 該有限場GF(2W)中與該二元素Αχ)、呈蒙哥馬利 乘法關係的一元素C(x)如下所示: m-l cW=Zc/x/ /=1 =A{x)B{x)x^n mod(xm + jc" +l) ^Φ)+Τ2 {χ)χη + T3 {x)xm+n + Tx {xjxm + +1) 'xn =T2 (^)+ T3 {x)xm + Tx {x)xm^n + T} (x) = kM+T,{x)+Tl {x)xm-n ]+W + {x)x^ ] = K(x)+G(x) 式⑴ 其中,G〇)的係數可以從尺⑷的係數中獲得。 舉一個簡單的例子說明。假設所=5且,尺(X)及G〇) 分別如下所示: 200841232 ί=0 G(x)=(a4Z>3 +a3b4)x2 +a0b0 + a4b4x3 +{α0^ +d}b0)x y 其中, k2 = axb3 + a4b0 + a3bx + a2b2 + a0bA ^ k0 = a4b3 + axbx + a2b0 + a3b4 +a0b2 ^ k3 = a4b} + a2b3 + axb4 + a0bQ + a3b2 ^ kl = a2bl + a4b4 + a0b3 + a}b2 + a3b0 y k4 = a2b4 + a0bx + a4b2 + a3Z>3 + axb0, 且以雙底線標示的部分是尺(x)及(?〇)的係數中相同的 部分。 參閱圖1與圖2,當以硬體實現時,該乘法器1包含十 九個第一計算單元11、六個第二計算單元12、五個第三計 异單元U及八個延遲元件14。該第一計算單元u包括一 互斥或閘in、一及(AND)閘112及四延遲元件113。該 第二計算單元12包括二互斥或閘121、—及閘122及四延 遲元件⑵。該第三計算單元13包括_互斥或閘i3i及一 延遲元件132。該等互斥或間ηι、1?1 ^ 卜4閘111 121、131用於執行上述 計异中的相加,而該等及閘 闸112、122用於執行上述計算中 的相乘。 呑亥等第一及第二計算軍 , 开早兀11、12排列成一個5x5心臟 收細陣列,且該等第— ㈣ 1*开早το 11用於計算尺w 10 200841232 係數中相異的部分,而該 — .于罘一汁异早兀u用於計算[(X) 及啊的係數中相同的部分 … 、从〆如 ^寻弟二计异早兀13用於將 W (χ)的係數相加,以得到C⑴的係數。 雖然上述有限場蒙哥馬利乘法器可 馬利乘法計算的複雜度,但仍有精進的空間。劳豕哥 【發明内容】 因此’本發明之目的即 有限場蒙哥馬利乘法器。 ,、-種可以降低複雜度的 :是’本發明有限場蒙哥馬利乘法器適用於在由一不 可項式所產生的_有限場巾進行 ,且:亥有限場中的元素是以一多項式基底來表示。 该有限場蒙哥馬利乘本哭# 去态對由該有限場中一第一开去 轉換出的一第一漢克矩陣及一第- 弟一漢克矩陣進行加法計算 ,以產生一第三漢克矩陣,並對 場中㊣…去“曰並對該弟二漢克矩陣及該有限 琢中1 —力素的向量進行乘法計算,以在 生與該第一元素及該第二元辛 、w 三元素。 "、豕哥馬利乘法關係的—第 【實施方式】 有關本發明之前述及其他技術内容、特點 =配合參考圖式之二個較佳實施例的詳細說明中,將ΐ
清楚地呈現。 T J I·漢克矩陣(Hankel Matrix) 一個mxm漢克矩陣Η如下所示: 11 200841232 Η- Κ hx Κ h2 h Κ h 'm-\ h 其中’第户列第Θ行的實體元素與第/7- 1列第+ _ 實體土素_。該漢克輯Η具有2W]個實體-二+1行的 向量心[«···,v2]。 %’、,且其 "亥’奠克矩陣H可被分解成複數個/x/子矩 ί=1,2,···,2ΐ2),如以下所示: ’ 1 ( H〇 H卜】 H1 h2 • # H, * · ·.· H2々_2 Η 其中,每一子矩陣氏也是一漢克矩陣。 、II·本發明 本發明有限場蒙哥馬利乘法器適用於在由一不可分解 三項式仏"+1所產生的一有限場即⑺令進行蒙哥馬利 乘法計算,且該有限場GF(n中的元素是以_多項式 {^'^'••,入^來表示。 、土- 該有限場奶2Ί中的二元素咐、雄)及與其等呈蒙 哥馬利乘法關係的一元素c〇)如下所示: A{x)^Yjaixl f , 12 200841232 C〇c)= =mod(xw +/+1) /=1 不 · • c"— C,+1 * bx … bm-i~ am-l • Cm〜i C0 =: b2 … b〇 am-2 C1 Pm-X b〇… K-2_ _ ao _ -Cn-1 __ bn+2 · ·· K-x 〇 bn+2 ^n+3 ·· 0 0 根據式(1),該元素c(x)的係數可被重新整理成如下所 ο ο ο ο k 0 ο ο ο ο ο ο
Κ0ΑΤ+ΚΧΑΤ HAT ο ο ο ο κ a m-l a m~2 〇 b〇 b /2—1 ao j..- 式(2) 5〇〇輟拖’錢該元素外)的向量,K〇及Kl是由該元 換出的二漢克矩陣,Η是κ。與&相加所產生的一 二:根據式⑺,可以計算出該元素C〇〇的係數。 U·第一較佳實施例 13 200841232 >閱圖3 ’本發明之第一較佳例包含 及一乘法模組3。該加1 凌杈組2 管的方★ 9 .以力法杈組2用於計算ιι=κ0+Κι,且計 开、工疋·將該二漢克矩陣κ0、Κι的向量$、7加 — 果兄矩陣H的向量孖=尺〇+&。該等向、 K及丹分別如下所示: D里心
該乘法模組3用於計算h,w..,c“,Ci,···,。^ 且^算的方式是:對於㈣丄···,^,^^ • ,其中,Θ代表向量内積,而 <州>=:㈣)modm。 、 參閱圖3、圖4與圖5,當本實施例以硬體實現時,該 加法核組2包括w γ固互斥或閘2卜用於執行相加,而該 乘法杈組.3包括wxm個計算單元31及2w-2個延遲元件32 。茶閱圖5與圖6,每一計算單元31包括一及閘311、一互 斥或閘312及二延遲元件313。該及閘311及該互斥或閘 312分別用於執行内積中的相乘及相加。 值得注意的是,本實施例是採用位元並列及心臟收縮 陣列采構來實現硬體,但也可以採用數位串列架構來實現 硬體’以下將說明如何實現。另外,本實例除了以硬體實 現外’也可以軟體實現。 IV.弟二較佳實施例 該等漢克矩陣KG、K〗及Η分別可被分解成複數個^^ 14 200841232 子矩陣Κ〇,约·、1C〗,叫及JJ⑴,而該元素」⑺的向量2及 分別可被分解成複數個子向量不及
Ci,其中’尸0,1,·.·,々-!,而户=0,1,…>1。因此式(2)可被改 寫成.
ςΓ Κ〇,〇 ^0,1 Κ〇ϊ1 K〇,2 … κ λο,α:-ι • · · JC • ι Γλγ' X ^〇,k-l Κ〇, ...κ av0,2A:-2 J + 、u> Ku κ1>2 … ":Ku V Ατ Ku ·.· Κ12Λ_2_ Λ Η1 Η1 η2 .·· Η Ί ak~\ Η ak • · • · X Η, • * ··· Η η2Λ-2」 ~ΑΤ 」 ,閱圖7,本發明之第:較佳實施例包含—加法模組 乘法模、、且6及—總和模組7。對於... h,」 ςο’ι,···,仏該加法模組」用於計算Hi.+y=K^+K^,言 乘法模組6用於計算Ί而職和模組7用 ,且計算方式如下所示: … 1
k-\ c,=ΣΗ Μ
人匕S 臀存模組4 I 控制模組8’該暫4心料料子矩陣κ ku+;及該等子向量而該控制模組8用於控制時: 15 200841232 外,該加法模組5及該乘法模組6 命 /土每“ 的员現方式與該第一較 4属細例類似,此處不再多加說明。 士值:注意的是,w可以不是/的倍數。當所不是厂的倍 數打’只要將原本的wxm漢克矩陣擴充成w,xw,漢克矩陣 (W’=Ax/)即可。 舉一個簡單的例子說明。假設所二5、”=2、/=2且, 式(2)可被表示為: C2 bQ bi h h b: \ K 0 0 0一 ^41 C3 b' b2 h b4 K a3 K 0 0 0 0 a3 C4 b2 K b〇 bi d2 + 0 0 0 0 0 C0 K 办0 b' b2 a\ 0 0 0 0 K ax -Ci 一 b〇 b' b2 b3· L〇 0 0 La〇 經擴充之後可得: 6 C3 C4 Co cl ζ ^ ^ ^ ^aoiOJ乂 A A “1 A0 一 ΙΑ Ί~.—--* τη^οοοοο ΟΟΑ^-ΟΟΟ 64 60 61 62 63 ο ο ο ο Too ,οι ο ^3 64 60 ,02 ο ο ο ο ο 60 ο 63 Α^4 άο τοι ο 0 0 0 0 0 ^0 δι 62 03 04 60 ο &4 ο ο ο ο ο 61 62、\ 6。、仏❹ ο 010 歸納述’本發明藉由將該元素轉換成二漢克矩 陣κ〇、’當以硬體時,與習知相比,所使用的互斥或閘 16 200841232 及延遲元件的數目可以減少,因此能降低複雜度,確實可 以達到本發明的目的。 惟以上所述者,僅為本發明之較佳實施例而已,當不 能以此限定本發明實施之範圍,即大凡依本發明申請專利 範圍及發明說明内容所作之簡單的等效變化與修飾,皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是一電路示意圖,說明習知的有限場蒙哥馬利乘 法器; 圖2是一電路示意圖,說明習知的有限場蒙哥馬利乘 去為之一第一計算單元、一第二計算單元及一第三計算單 元; 圖3是一方塊圖,說明本發明有限場蒙哥馬利乘法器 之第—較佳實施例; 圖4是一電路示意圖,說明該第一較佳實施例之一加 法模組; 、圖5是一電路示意圖,說明該第一較佳實施例之一乘 法模級; 圖6疋一電路示意圖,說明該乘法模組之一計算單元 ;及 "^ 圖7是一電路示意圖,說明本發明有限馬利 又弟二較佳實施例。 17 200841232 【主要元件符號說明】 2… * 加法模組 32* * * 延遲元件 21… •互斥或閘 * 暫存模組 3… • • 乘法模組 5 ·… 加法模組 31… •計算單元 6 * * 乘法模組 311 * • 及閘 7…· 總和模組 312 ^ • 互斥或閘 8 * * * 控制模組 313 * • 延遲元件 18
Claims (1)
- 200841232 十、申請專利範園: 一種有限場蒙哥馬利乘法器, — 項式所產生的-有限場中進行蒙哥馬由^分解三 有限場t的元素是以—多項式基底來表示:计斤,且該 S亥有限場蒙哥馬利乘法器對由該有限場中_第一 _ 素轉換出的一第一漢昔矩康 一 弟一兀 計算,以產生-第漢克矩陣進行加法 中一/ 車’並對該第三漢克矩陣及 以有、琢中-弟二元素的向量進行乘法計算 限場中產生與該第一元素及該第二元 ;有 承主豕哥馬利乘法 關係的一第三元素。 2.依據申請專利範圍第丨項所述之有限場蒙哥馬利乘法器 ,該有限場是GF(2m) ’該不可分解三項式是 而該多項式基底是{Λ--1/-2,…,x,l},其中,該第一漢克 矩陣K0、該第二漢克矩陣Kl、該第三漢克矩陣η的關 係是Η^Κο+Κ!,而該第一元素5〇)、該第二元素乂⑷及 該第三元素 C〇)的關係是 C(x)= 乂〇)5〇);^1110(1〇^+;^+1) 3·依據申請專利範圍第2項所述之有限場蒙哥馬利乘法器 ,其中: 讲一1 忍(x) = Σ ’ κ〇 = /=〇 bQ b、…bm—' 办2…K * · · • · · bm-\ U 一2 ,而 19 2008412323項所述之有限場蒙 4·依據申請專利範圍第 ,其中: 哥馬利乘法器 ί=0 乙 ctx 而 Cn Π wm-i n Um、2 Cm-\ =H C0 C\ Sn-\ _ -β〇 - .依據申請專利範圍第4項所述之有 限場蒙哥馬利乘法器 ,是以位元並列方式進行計算。 6·依射請專利範圍第5項所:之有限場蒙哥馬利乘法器 包含: -加法模組’將該第一漢克矩陣κ。及該第二漢克矩 陣Κ!相加,以產生該第三漢克矩陣Η = κ〇 + Κι ;及 一乘法模組,將該第三漢克矩陣Η及該第二元素 d(x)的向量相乘,以產生該第三元素C(;c)。 依據申請專利範圍第6項所述之有限場蒙哥馬利乘法器 20 200841232 ,其中,該加法模組產生該第三漢克矩陣H的方式是· 巴該第一漢克矩陣kg及該第二漢克矩陣Κι的向及 尤!相加’以產生該第三漢克矩陣jj的向量 8·依據申請專利範圍帛7制述之有限場蒙哥馬利乘法叫 ,其中: / m—2 · -2 . 9.依據中凊專利範圍帛8項所述之有限場蒙哥馬利乘法 ,其中,該加法模組包括至少一互斥或閘,該/ 用於執行相加。 ^或 10·依據申請專利_ 8項所述之有限場蒙哥馬利乘去 ,其中,該乘法模組產生該第三元素c(x)的方式是\ 於卜〇’1,.’.,讲-1’。—=[认',...人,]〇[ 且<州>=(州)modw。 ㈣,,W η.依據申請專利範圍第10項所述之有限場蒙哥馬 ,其中’該乘法模組包括至少一計算單元,曾二 J括一及閘和一互斥或閘’該及閘用於執行内積中: 乘,而該互斥或閘用於執行内積中的相加。、勺: 12·依料請專利範圍第4項所述之有限場蒙哥 ,疋以數位串列方式進行計算。 去 13.依據申請專利範圍第12項所述之有限場 ,其中’該第一漢克矩陣Κ。、該第矩陳…去 宜m t 1 果t矩陣Κ:ι及 弟一漢克矩陣Η分別包括複數子矩陣 早 Κ〇,㈩、1,/+/ 21 200841232 Η〜·,該第二元素j(x)的向量】及該向量 、’^’···’.^/”…,^^分別包括複數子向量冗及^·, /=0,1,〜夕-1,户=0,1,".夕_1,且該有限場蒙哥馬利乘法器 是以一子矩陣及一子向量為單位進行串列計算: H, H 2k-2 Κ〇,〇 K0J ...κ K〇 = K〇,2 ··· K χν0,Λ 擊 》 • · K〇/ • * ··· K02a_2 X,。 Ku ...κ ~ 〜夕-1 κ1 = Ku K1>2 ... K * « • · Ku-1 • « ...κ AV1,2^2_ - H〇 Hj ... HhI Η Ηι H2 H£ 乂···,疋 ,而 i —· τ 灸一1 c,· =ίΧΆΓ。 j=\ 14.依據申請專利範圍第13項所述之有限尸故 ,包含: 每豕哥馬利乘法器 一加法模組,將該第一漢克矩陣 K〇,/+y及該第二漢克矩陣&的一子矩 〇的子矩陣 U+y相加,以產 22 200841232 生該第三漢克矩陣H的一子矩陣· 一乘,組,將該子矩陣_>及該第1元Γ雄)的 一子向量冷相乘,以產生;及 一總加模組,將H/+y:i;r相加以產生: —,7^ 灸一1 c,,=ΣΗ/+〆/。 Μ !5.依據申請專利範圍帛14項所述之有限場蒙哥馬利乘法器 ’其中’該加法模組產生該第三漢克矩陣Η的子矩陣 的方式是:將該第一漢克矩陣^的子矩陣〜〜及 該第二漢克矩陣Kl的子矩陣、之向量及g相 力二n第三漢克矩陣H的子矩陣〜之向量 只…’ -+ KiJ+j。 16·依據申請專利範㈣15項所述之有限場蒙哥馬利乘法琴 ’其 該加法模組包括至少一互斥或閉,該互斥或閑 用於執行相加。 , 17. 依據巾請專利範圍第15項所述之有限場蒙哥馬利乘法器 ,其中,邊乘法模組利用向量内積來計算Η 。 18. 依據申請專利範圍第17項所述之有限場:馬利乘法器 ,該乘法模組包括至少—計算單S,該計算單元 及閘和—互斥或閘,該及閘用於執行内積中的相 乘,而該互斥或閘用於執行内積中的相加。 23
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96112329A TW200841232A (en) | 2007-04-09 | 2007-04-09 | Finite field Montgomery multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96112329A TW200841232A (en) | 2007-04-09 | 2007-04-09 | Finite field Montgomery multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200841232A true TW200841232A (en) | 2008-10-16 |
TWI340915B TWI340915B (zh) | 2011-04-21 |
Family
ID=44821475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96112329A TW200841232A (en) | 2007-04-09 | 2007-04-09 | Finite field Montgomery multiplier |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200841232A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457751B (zh) * | 2012-07-13 | 2014-10-21 | Univ Feng Chia | Tandem fault tolerant device |
TWI630545B (zh) * | 2016-03-30 | 2018-07-21 | 華邦電子股份有限公司 | 非模數乘法器、用於非模數乘法的方法及計算裝置 |
-
2007
- 2007-04-09 TW TW96112329A patent/TW200841232A/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457751B (zh) * | 2012-07-13 | 2014-10-21 | Univ Feng Chia | Tandem fault tolerant device |
TWI630545B (zh) * | 2016-03-30 | 2018-07-21 | 華邦電子股份有限公司 | 非模數乘法器、用於非模數乘法的方法及計算裝置 |
Also Published As
Publication number | Publication date |
---|---|
TWI340915B (zh) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Bit-parallel systolic multipliers for GF (2/sup m/) fields defined by all-one and equally spaced polynomials | |
Reyhani-Masoleh | Efficient algorithms and architectures for field multiplication using Gaussian normal bases | |
Lee | Low complexity bit-parallel systolic multiplier over GF (2m) using irreducible trinomials | |
Fan et al. | Subquadratic computational complexity schemes for extended binary field multiplication using optimal normal bases | |
Kim et al. | FPGA implementation of high performance elliptic curve cryptographic processor over GF (2163) | |
Wu | Bit-parallel polynomial basis multiplier for new classes of finite fields | |
US20240152331A1 (en) | Residue number system in a photonic matrix accelerator | |
Zhang et al. | Efficient prime-field arithmetic for elliptic curve cryptography on wireless sensor nodes | |
Kim et al. | A new hardware architecture for operations in GF (2/sup n/) | |
Fan et al. | Comments on" Five, six, and seven-term Karatsuba-like formulae | |
Katti et al. | Low complexity multiplication in a finite field using ring representation | |
TW200841232A (en) | Finite field Montgomery multiplier | |
CN106951210B (zh) | 一种基于心动阵列的有限域乘法装置 | |
Lee et al. | Area-efficient subquadratic space-complexity digit-serial multiplier for type-II optimal normal basis of $ GF (2^{m}) $ using symmetric TMVP and block recombination techniques | |
Lee et al. | Area-Delay Efficient Digit-Serial Multiplier Based on $ k $-Partitioning Scheme Combined With TMVP Block Recombination Approach | |
Lee | Low-Latency Bit-Parallel Systolic Multiplier for Irreducible x m+ x n+ 1 with gcd (m, n)= 1 | |
Sakiyama et al. | Reconfigurable modular arithmetic logic unit supporting high-performance RSA and ECC over GF (p) | |
Negre et al. | Efficient modular arithmetic in adapted modular number system using lagrange representation | |
Kim et al. | LFSR multipliers over GF (2m) defined by all-one polynomial | |
Saravanan et al. | Performance analysis of reversible finite field arithmetic architectures over GF (p) and GF (2m) in elliptic curve cryptography | |
Reyhani-Masoleh et al. | Efficient digit-serial normal basis multipliers over GF (2/sup m/) | |
KR100946256B1 (ko) | 다정도 캐리 세이브 가산기를 이용한 듀얼필드상의확장성있는 몽고매리 곱셈기 | |
Mozhi et al. | Efficient bit-parallel systolic multiplier over GF (2 m) | |
TWI330333B (zh) | ||
Trujillo-Olaya et al. | Half-matrix normal basis multiplier over GF ($ p^{m} $) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |